专利名称：制造纵向mos晶体管的方法
着眼于具有较高集成密度的不断加快的元件，集成电路的结构尺寸正在一代一代的减小。在CMOS技术方面也是这样。通常预计{例如，见半导体技术路线图(Roadmap of Semiconductor Technology)，固态技术(Solid State Technology)3，1995}，2010年前后将使用栅长小于100nm的MOS晶体管。
一方面，已经进行标定现代CMOS技术的尝试，以便制造具有这种栅长的平面MOS晶体管(例如，见A.Hori，H.Nakaoka，H.Umimoto，K.Yamashita，M.Takase，N.Shimizu，B.Mizuno，S.Odanaka，“采用5keV离子注入和快速热退火方法制造的具有超浅源/漏结的0.05μm-CMOS”，IEDM 1994，485以及H.Hu，L.T.Su，Y.Yang，D.A.Antoniadis，H.I.Smith，“使用X射线光刻技术的高性能亚0.1μm NMOSFET沟道和源/漏工程”，Symp.VLSI Technology，17，1994)。制造这种沟道长度小于100nm的平面MOS晶体管需要使用电子束光刻技术并且至今仅处于实验规模。电子束光刻技术的使用导致超比例增加开发费用。
与此同时，已经开始纵向晶体管的研制以获得较短的沟道长度(见L.Risch，W.H.Krautschneider，F.Hofmann，H.Schfer，“具有70nm沟道长度的纵向MOS晶体管”，ESSDERC 1995，101至104页)。这样，对应于源，沟道和漏形成层序列，并且层序列由栅介质和栅电极环形围绕。这些纵向MOS晶体管与平面MOS晶体管相比，在高频和逻辑特性方面，到目前为止是不令人满意的。
DE-OS 196 21 244提出一种具有减少的寄生栅电容的MOS晶体管，它适合于高频应用。为了制造这种纵向晶体管，纵向依次包含源区，沟道区和漏区的台面结构形成在半导体基片上。栅电极是这样形成的，它仅在沟道区与台面结构邻接。埋置栅电极的氧化物结构形成在栅电极的下方和上方位于源和漏区。以这种方式栅电容得以最小化。为了制造氧化物结构和栅电极，分别淀积相应的层覆盖台面。光刻胶被施加在顶部并被平面化。随后光刻胶被反刻蚀至去掉台面的上端的程度。这种结构化的光刻胶随后被用作掩膜以便结构化台面的下层。层的厚度分别小于台面的高度。由于平整性受限于平面化光刻胶的变形，用刻蚀进行光刻胶层进一步结构化过程中刻蚀侵蚀的高度难于控制。
因此，本发明的目的在于提出一种制造具有减少的栅极重叠电容的纵向MOS晶体管的方法，主要是改进工艺可靠性。
根据本发明采用权利要求1所述的方法该目的得以实现。本发明的进一步扩展由从属权利要求给出。
含有下层源/漏区，沟道区和上层源/漏区的台面结构，由半导体层序列形成。半导体层序列用外延或用离子注入和退火形成。与半导体层序列一起结构化的第一辅助层，被施加给半导体层序列。下层源/漏区的连接区横向于台面结构形成在半导体基片中。形成基本上覆盖至少下层源/漏区侧壁的绝缘结构。栅介质和栅电极形成在沟道区的侧面上。栅电极的高度基本上等于沟道区的高度。为了形成绝缘结构，施加绝缘层，绝缘层厚度大于或等于半导体层序列的厚度。绝缘层用化学机械抛光平面化。这样，位于台面结构最上层的第一辅助层，用作刻蚀阻挡层。
露出第一辅助层表面的平整区域，用化学机械抛光形成。这为随后的刻蚀步骤提供了参考平面。因此在随后的刻蚀步骤中刻蚀侵蚀的深度可以比现有技术更好地控制。
根据本发明的一个实施结构，以基本上保形的边缘覆层施加绝缘层。在这种情况下其厚度基本上等于半导体层序列的厚度。这意味着，侧向于台面结构，绝缘层表面与台面结构的上层源/漏区表面等高。
施加第二辅助层，它具有与第一辅助层相同的刻蚀特性和基本上相同的厚度，侧向于台面结构，第二辅助层的表面因此被设置为与第一辅助层表面等高。第二辅助层随后被这样结构化，绝缘层表面至少在第一区域内露出。第一区域侧向重叠台面结构。第一区域的侧向尺寸分别比对应于台面结构相应的侧向尺寸大绝缘层层厚度的至少两倍。第二辅助层因此覆盖了绝缘层设置在台面结构外侧的部分，并且在该部分中台面结构的垂直切面对绝缘层的布局没有影响。换句话说在第二辅助层的结构化过程中，第二辅助层表面设置在第一辅助层表面上方的第二辅助层的那部分被除去。第二辅助层结构化后，第一辅助层表面和第二辅助层表面处处设置为同一高度。
第一辅助层的表面随后通过化学机械抛光绝缘层露出。这样第一辅助层和第二辅助层作为刻蚀阻挡层。
随后，第一辅助层和第二辅助层用作掩膜，绝缘层被刻蚀至这样的程度，沟道区的侧壁基本上被露出。绝缘层在沟道区下方不刻蚀，使得，在台面结构的侧壁上，绝缘层延伸至下层源/漏区和沟道区之间的边界。
栅介质形成在露出的沟道区侧壁上。
制造基本上填充了绝缘层和台面结构间的中间空隙的导电层。绝缘层和台面结构间的中间空隙通过刻蚀绝缘层至下层源/漏区的上边界获得。随后栅电极由反刻蚀导电层形成。
第二辅助层优选地这样结构化，绝缘层表面还在第二区域中露出。在刻蚀绝缘层露出沟道区侧壁的过程中，绝缘层同样在第二区域内被刻蚀，以便在第二区域和第一区域中获得连接在一起的开孔。在导电层形成的过程中，该开孔基本上被填充。因此，反刻蚀导电层形成的栅电极含有开孔的断面。在随后的工艺过程中，栅电极的接触孔开在第二区域内。
在第二辅助层的结构化过程中，在第二区域内提供辅助结构特别有利，在结构化绝缘层的过程中，该辅助结构在开孔内导致用绝缘层材料制成的岛。在第二区域中，开孔以及从而栅电极具有栅形断面。对应于开孔尺寸的导电层的厚度则足以用导电层填充开孔。此外，第二区域内栅电极的栅形断面具有的优点是，在开接触孔至栅电极时对准不苛刻。岛优选这样设置，第二区域内相互对置的岛间的距离不大于第一区域内台面结构侧壁和对面绝缘结构侧壁间的距离。这减少了所需要的导电层厚度。
在本发明范围内，在除去第一辅助层和第二辅助层之前施加第三辅助层。第一辅助层和第二辅助层可以相对于第三辅助层被选择性刻蚀。第三辅助层是这样结构化的，第一辅助层露出而第二区域被第三辅助层覆盖。由此获得的效果是，设置在台面结构表面上的第一辅助层可被除去，而第二辅助层保留在第二区域内硅岛表面上。其效果在于，在该结构的制造过程中，至下层源/漏区连接区的接触孔和至栅电极的接触孔可以被单独刻蚀。这避免了刻蚀透第二区域内岛处的绝缘层，从而避免导致半导体基片和栅电极间的短路。
在本发明的范围内，第一辅助层和第二辅助层含有Si3N4，而第三辅助层，如果存在，含有多晶硅。绝缘层和绝缘填料含有SiO2。导电层含有掺杂多晶硅，金属硅化物，金属和/或这些材料的组合物。而适于导电层的材料也适用于栅电极。
在本发明的另一实施结构中，用化学机械抛光将绝缘层腐蚀至第一辅助层的高度。随后用反刻蚀法将其结构化，形成相对于台面结构侧向设置的绝缘结构，其厚度基本上等于下层源/漏区的高度。在这种情况下，沟道区的侧壁同样被露出。栅介质形成在沟道区的侧壁上。淀积并结构化导电层以便形成栅电极。这样，设置在沟道区上方台面侧壁上的，或台面表面上的导电层部分被除去。施加另一绝缘层覆盖栅电极。
在本发明的范围内，绝缘层，另一绝缘层和/或绝缘填料含有SiO2，并且第一辅助层含有氮化硅。通常用作栅电极材料的所有材料均适用于导电层，特别是掺杂多晶硅，金属硅化物，金属和/或这些材料的组合物。
下面借助附图中所示实施例详细说明本发明。
图1示出具有半导体层序列和第一辅助层的半导体基片。
图2示出通过结构化半导体层序列形成台面结构之后，在台面结构的侧壁上形成侧墙之后，并且形成连接区之后的半导体基片。
图3示出施加绝缘层之后并且施加并结构化第二辅助层之后的半导体基片。
图4示出图3的平面图。
图5示出绝缘层已被平面化后的半导体基片剖面图。
图6示出台面结构的侧壁局部露出并且在台面结构露出的侧壁上形成栅介质之后的半导体基片剖面图。
图7示出形成栅电极之后的半导体基片剖面图。
图8示出在栅电极的表面上形成金属硅化物层之后，形成位于栅电极上方且结束在与第一和第二辅助层同高处的绝缘填料之后，并且淀积并结构化第三辅助层之后的半导体基片。
图9示出形成接触之后的半导体基片剖面图。
图10示出具有含有第一辅助层作为最上层的台面结构并在半导体基片中具有连接区的半导体基片剖面图。
图11示出在连接区的表面上形成金属硅化物层之后，并且形成淀积厚度大于台面结构和第一辅助层并随后被平面化的绝缘层之后的半导体基片剖面图。
图12示出绝缘层被反刻蚀之后并且在台面结构的侧壁上形成栅介质之后半导体基片的剖面图。
图13示出在形成其厚度大于相应的露出的台面结构高度的另一绝缘层，并且平面化另一绝缘层之后半导体基片的剖面图。
图14示出绝缘层被反刻蚀之后的半导体基片的剖面图。
图15示出第一辅助层被除去之后，在台面结构露出的表面上形成金属硅化物层之后并且形成接触之后的半导体基片。
第一硅层2，第二硅层3和第三硅层4被施加给基片1，例如单晶硅片或SOI基片的单晶硅层。在这种情况下，用在线掺杂外延的方法，使用含有Si2H2Cl2，B2H6，AsH3，PH3，HCl，H2的工艺气体，在温度700℃～950℃，压力100-10,000Pa的条件下，分别形成第一硅层2，第二硅层3和第三硅层4.第一硅层2由掺杂物浓度为5×1019cm-3的n掺杂硅形成，厚度为200nm。第二硅层3由掺杂物浓度为1018cm-3的p掺杂硅形成，厚度为100nm。第三硅层4由掺杂物浓度为5×1019cm-3的n掺杂硅形成，厚度为100nm。砷或磷用作n掺杂硅的掺杂物，而硼用作p掺杂硅的掺杂物(见图1)。
第一辅助层5被施加给第三硅层4。第一辅助层5由氮化硅形成，厚度为200nm。
采用光刻工艺步骤，第一辅助层5，第三硅层4，第二硅层3和第一硅层2随后用各向异性干刻蚀法结构化，例如用CHF3，O2(用于氮化物)或HBr，NF3，He，O2(用于硅)。这样，形成台面结构6(见图2)。在结构化过程中，使用最小光刻尺寸F＝0.6μm，最大不重合为0.2μm的光刻技术。在基片1内部连续刻蚀约100nm，以便台面结构6外侧的第一硅层2同样被除去。台面结构6具有平行于基片1表面的F×F断面。
在台面结构6的形成过程中，下层源/漏区2’由第一硅层2形成，沟道区3’由第二硅层3形成，而上层源/漏区4’由第三硅层4形成。
台面结构6的侧壁随后被提供有50nm厚的SiO2侧墙7。通过离子注入，例如剂量为5×1015cm-2，能量为40KeV的砷，环形围绕台面结构的连接区8侧向于台面结构6形成在半导体基片1中(见图2)。
SiO2侧墙7被除去后，全表面地施以基本上保形的边缘覆层SiO2绝缘层9(见图3)。形成的绝缘层9的厚度对应于台面结构6的高度，台面结构包括下层源/漏区2’，沟道区3’和上层源/漏区4’。因此，绝缘层9的厚度为，例如，500nm。
随后施加并相对于SiO2选择性地结构化Si3N4第二辅助层10。第二辅助层10基本上具有与第一辅助层5相同的厚度，即，例如，200nm。第二辅助层10被这样结构化，绝缘层9的表面在第一区域11中露出，第一区域侧向重叠台面结构6并且其侧向尺寸至少比台面结构6相应的侧向尺寸大绝缘层9层厚度的两倍。此外绝缘层9的表面在第二区域12中露出，该区域邻接第一区域11。在第二区域12中，第二辅助层10的岛状部分在第二辅助层10的结构化过程中保留(见图3和图4表示的图3的平面图，第一区域11和第二区域12分别以带有相应参考号码的双箭头示出)。图3所示的图4的剖面在图4中表示为III-III。由于设置在其下方的台面结构6，绝缘层9的布局发生变化的区域在图4中用虚线示出。此外在平面图中不能看到的台面结构6的断面用虚线示出。
随后用化学机械抛光平面化绝缘层9。这样，绝缘层9设置在第一辅助层5上方的部分被除去。在这种情况下氮化硅第一辅助层5和第二辅助层10作为刻蚀阻挡层。由此，一旦到达第一辅助层5的或第二辅助层10的表面，绝缘层9的刻蚀就停止(见图5)。保留在部分第二辅助层10和绝缘层9之间的间隙，随后通过保形淀积并结构化SiO2层用绝缘填料13填充。
使用第一辅助层5和第二辅助层10作为刻蚀掩膜，随后绝缘层9和绝缘填料13被刻蚀。例如，相对于氮化硅选择性地用C4F8进行刻蚀。这样，刻蚀的深度的由刻蚀时间决定。绝缘层9被刻蚀至这样的程度，上层源/漏区4’的侧壁和沟道区3’的侧壁露出(见图6)。相反，下层源/漏区2’的侧壁保留由绝缘层9覆盖。然后用热氧化法在沟道区3’和上层源/漏区4’露出的侧壁上形成层厚度为，例如5nm，例如SiO2的栅介质。
在刻蚀绝缘层9获得的开孔中，通过淀积例如400nm厚的n掺杂多晶硅层，并随后用化学机械抛光平面化，并且用HBr，Cl2，He，O2各向异性反刻蚀多晶硅层，随后形成栅电极15。栅电极15覆盖了前面提到的开孔的整个底部。其高度对应于沟道区3’的高度，例如为100nm(见图7)。
在掺杂多晶硅层平面化的过程中，第一辅助层5和第二辅助层10，每个层均含有氮化硅，再次用作规定的刻蚀阻挡层。因此有可能，借助各向异性刻蚀的过程，将栅电极15的高度精确地调整为对应于沟道长度的厚度，例如100nm。
例如SiO2的绝缘侧墙16，随后形成在栅电极15形成在其中的开孔边缘上。绝缘侧墙16由保形淀积50nm厚的SiO2层并且随后，例如用CHF3，O2，相对于硅和氮化硅各向异性选择性地反刻蚀形成。
栅电极15随后通过自对准硅化提供以硅化物连接17(见图8)。这是这样实现的，例如，全表面地施加钛层，钛层在随后的热处理步骤中，与位于下方的栅电极15的硅形成硅化物连接17。相反，钛不与氮化硅或二氧化硅反应，使得它可以随后相对于硅化物连接17被选择性地除去。
绝缘侧墙16间硅化物连接17上方的区域随后被提供以，例如SiO2绝缘填料18。绝缘填料18在与第一辅助层5和第二辅助层10同高处结束(见图8)。为了形成绝缘填料18，全表面淀积厚度为，例如300nm的另一绝缘层。通过化学机械抛光平面化，由此形成绝缘填料18。第一辅助层5和第二辅助层10再次作为刻蚀阻挡层。
施加厚度为100nm的，例如多晶硅第三辅助层19，并这样结构化，第三辅助层19在第二区域12内覆盖第二辅助层10(见图4和图8)。
第一辅助层5和第二辅助层10，除非被第三辅助层19覆盖，随后例如用热H3PO4相对于SiO2和硅选择性地除去。这样，上层源/漏区4’的表面被露出。换句话说，接触自对准地开至上层源/漏区4’。
在第三辅助层19被除去后，采用光刻工艺步骤开接触孔至连接区8及至栅电极15的硅化物连接17。通过形成并结构化金属层，优选Al Si(1％)Cu(0.5％)，形成至连接区8，上层源/漏区4’，和栅电极15的连接区17的接触20(见图9)。在开接触孔至栅电极15的硅化物连接17的过程中，第二辅助层10保留在第二区域内的部分防止了绝缘层9设置在第二辅助层10岛下方的部分被刻蚀透。由于绝缘层9的这部分与形成至连接区8的接触孔的区域内的绝缘层9的厚度相同，栅电极15和连接区8之间的短路由此被避免了。为栅电极15提供接触20区域内的岛使其，即使台面结构6和岛的尺寸在最小光刻尺寸F范围内，也可能具有较大的接触孔。因此至栅电极15的接触的断面可以根据其电学特性进行最佳设计。
如果工艺这样精确地执行，即在栅电极15和连接区8之间不存在短路的危险，则在至栅电极15的接触处保护第二辅助层10的第三辅助层19的使用可被排除。
在另一实施例中，台面结构22，纵向依次包含下层源/漏区23，沟道区24和上层源/漏区25，形成在基片21上，例如单晶硅片或SOI基片的单晶硅层。下层源/漏区23由掺杂物浓度为5×1019cm-3，厚度为100nm的n掺杂硅组成。沟道区24由掺杂物浓度为1018cm-3，厚度为100nm的p掺杂硅组成。上层源/漏区25由掺杂物浓度为5×1019cm-3，厚度为200nm的n掺杂硅组成。砷或磷用作n掺杂硅的掺杂物，而硼用作p掺杂硅的掺杂物(见图10)。
为了形成台面结构22，具有n掺杂第一硅层，p掺杂第二硅层和n掺杂第三硅层的半导体层序列采用外延方法用Si2H2Cl2，B2H6，AsH3，PH3，HCl，H2生长，与第一实施例相似。作为替换，半导体层序列可用离子注入和退火的方法形成。在施加辅助层26后，层序列和辅助层26用各向异性刻蚀结构化以形成台面结构22。形成具有边长为0.6μm基本上正方断面的台面结构22。在这种情况下所采用的光刻法，最小光刻尺寸F＝0.6μm，最大调准偏差为0.2μm。
形成台面结构22的各向异性刻蚀继续进行直到在形成下层源/漏区23的过程中，第三硅层同样可靠地被贯穿。各向异性刻蚀，例如，用CHF3，O2(用于氮化物)或HBr，NF3，He，O2(用于硅)实现。
台面结构22的边缘随后被提供以SiO2侧墙27(见图10)。SiO2侧墙27，例如，通过淀积厚度为50nm的SiO2层并随后各向异性反刻蚀形成。为了形成下层源/漏区23的连接区28，随后用40keV，5×1015cm-2的砷实现离子注入。用热处理的方法，例如，1000℃10秒钟，激活掺杂物。然后通过自对准硅化形成的方法在连接区28的表面上形成硅化物连接29。硅化物连接29，例如，用TiSi2形成。它用来降低连接区28和下层源/漏区23的串联电阻。连接区28环形围绕台面结构22。
随后全表面施加其厚度大于台面结构22和辅助层26的组合高度的绝缘层30。绝缘层30具有，例如600nm的厚度。用化学机械抛光平面化绝缘层30。这样，由氮化硅制成的辅助层26用作刻蚀阻挡层(见图11)。
相对于氮化物选择性地刻蚀绝缘层30至这种程度，由此获得了结束在与下层源/漏区23顶部同高处的绝缘结构31(见图12)。该刻蚀，例如，用NHF4，HF湿化学法实现。由于在平面化后，绝缘层30结束在与辅助层26同高处并且已用化学机械抛光平面化，在形成绝缘结构31的过程中刻蚀深度可以通过刻蚀时间精确控制。这样，沟道区24的边缘和上层源/漏区25的边缘被露出。
随后用热氧化法在沟道区24的边缘和上层源/漏区25的边缘上形成厚度为例如5nm的栅介质32(见图12)。
随后制造掺杂多晶硅层33。掺杂多晶硅层33所具有的厚度至少对应于沟道区24，上层源/漏区25和辅助层26厚度的总和。这意味着掺杂多晶硅层33的厚度为，例如500nm。掺杂多晶硅层33用化学机械抛光平面化。这样，辅助层26用作刻蚀阻挡层。掺杂多晶硅层33用HBr，Cl2，He，O2相对于氮化硅和二氧化硅选择性刻蚀的方法反刻蚀。这样，形成其高度对应于沟道区24的高度的栅电极层33’。这意味着栅电极层33’的高度为100nm(见图14)。
使用光刻工艺步骤，结构化栅电极层33’，形成侧向有界的栅电极33”。根据在这种情况下使用的光刻胶掩膜的对准，则栅电极33”环形围绕台面结构22或只沿台面结构22的部分边缘设置。借助光刻胶掩膜和台面结构22之间的这种重叠，有可能将晶体管的宽度减小至小于最小结构尺寸F。
栅电极33”覆盖有另一绝缘结构34。为了形成另一绝缘结构34，另一例如SiO2绝缘层被形成，它伸出到台面结构22和辅助层26的上方。通过平面化和反刻蚀另一绝缘层形成另一绝缘结构34。随后例如用热H3PO4，相对于SiO2和硅，选择性地除去辅助层26。这样，上层源/漏区25的表面被露出(见图15)。上层源/漏区25露出的表面被提供以，例如TiSi2硅化物连接区35。硅化物连接区35，例如，由钛在自对准硅化工艺中形成。在另一绝缘结构34中，或在另一绝缘结构34和绝缘结构31中，接触孔被开至连接区28的硅化物连接29并开至栅电极33”，并设置接触36。接触36形成至上层源/漏区25的硅化物连接35。
权利要求
1.制造纵向MOS晶体管的方法，-其中，含有下层源/漏区，沟道区和上层源/漏区的台面结构，通过向半导体基片的主表面施加并结构化一半导体层序列形成，-其中，与半导体层序列一起结构化的第一辅助层被施加在半导体层序列上，-其中，下层源/漏区的连接区侧向于台面结构形成在半导体基片中，-其中，形成基本上覆盖至少下层源/漏区侧壁的绝缘结构，-其中，栅介质和其高度基本上等于沟道区高度的栅电极被形成在沟道区的侧壁上，-其中，为了形成绝缘结构，施加一绝缘层，其厚度大于或等于半导体层序列厚度，并且该绝缘层用化学机械抛光被平面化。
2.根据权利要求1所述的方法，其中，为了形成连接区进行离子注入，在注入时台面结构的边缘覆盖有掩膜侧墙。
3.根据权利要求1或2所述的方法，-其中，以基本上保形的边缘覆层施加绝缘层并且其厚度基本上等于半导体层序列的厚度，-其中，施加第二辅助层，它具有与第一辅助层相同的刻蚀特性和基本上相同的厚度，-其中，第二辅助层是这样结构化的，绝缘层的表面至少在第一区域内露出，第一区域侧向重叠台面结构并且其侧向尺寸分别比台面结构相应的侧向尺寸大绝缘层层厚度的两倍，-其中，第一辅助层的表面通过化学机械抛光绝缘层露出，-其中，使用第一辅助层和第二辅助层作为掩膜，绝缘层被刻蚀至这样的程度，沟道区的侧壁基本上被露出，-其中，栅介质形成在沟道区的侧壁上，-其中，制造基本上填充绝缘层和台面结构间中间空隙的导电层，-其中，栅电极由反刻蚀导电层形成。
4.根据权利要求3所述的方法，-其中，在第二辅助层结构化的过程中，绝缘层表面还在邻接第一区域的第二区域中露出，-其中，当暴露沟道区侧壁时，绝缘层同样在第二区域内被刻蚀，以便在第一区域和第二区域中形成一连在一起的开孔，-其中，开孔基本上用导电层填充，-其中，在栅电极形成之后，第一区域和第二区域被提供以绝缘填料，-其中，第一辅助层和第二辅助层被相对于绝缘层和相对于绝缘填料选择性地除去，此时上层源/漏区的表面被露出，-其中，在第二区域中开出一直到栅电极的接触孔。
5.根据权利要求4所述的方法，其中，在第一辅助层和第二辅助层被除去之前，施加第三辅助层，相对于该层第一辅助层和第二辅助层可以被选择性刻蚀，并且该层被这样结构化，第一辅助层露出而第二区域被第三辅助层覆盖。
6.根据权利要求3至5之一所述的方法，-其中，第一辅助层和第二辅助层由氮化硅组成，-其中，第三辅助层由多晶硅组成，-其中，绝缘层和绝缘填料含有二氧化硅，-其中，导电层含有掺杂多晶硅。
7.根据权利要求6所述的方法，其中，连接区的和/或栅电极的和/或上层源/漏区的表面被提供以金属硅化物。
8.根据权利要求1或2所述的方法，-其中，用化学机械抛光和刻蚀结构化绝缘层以便形成绝缘结构，该绝缘结构侧向于台面结构设置并且其厚度基本上等于下层源/漏区的高度，-其中，沟道区的侧壁被露出并被提供以栅介质，-其中，淀积并结构化导电层以便形成栅电极，-其中，施加覆盖栅电极的另一绝缘层，-其中，形成至连接区，栅电极和上层源/漏区的接触。
9.根据权利要求8所述的方法，-其中，绝缘层，另一绝缘层和/或绝缘填料含有二氧化硅，-其中，第一辅助层含有氮化硅，-其中，导电层含有掺杂多晶硅。
10.根据权利要求9所述的方法，其中，连接区的和/或栅电极的和/或上层源/漏区的表面被提供以金属硅化物。
全文摘要
为了制造具有最佳栅极重叠电容的纵向MOS晶体管,形成具有上层源/漏区(2’),沟道区(3’)和下层源/漏区(4’)的台面结构(6)。借助化学机械抛光,形成基本上覆盖下层源/漏区(2’)侧壁的绝缘结构。栅介质(14)和其高度基本上等于沟道区(3’)高度的栅电极(15)被形成在沟道区(3’)的侧壁上。
文档编号H01L29/78GK1251207SQ98803501
公开日2000年4月19日 申请日期1998年3月11日 优先权日1997年3月19日
发明者T·奥格勒, W·勒斯纳, D·贝哈默 申请人:西门子公司, 波鸿鲁尔大学