专利名称：点转换系统的极性切换结构的制作方法
技术领域：
本发明是关于一种显示设备的点转换系统，其尤指一种点转 换系统的极性切换系统。
背景技术：
现今科技蓬勃发展，信息商品种类推陈出新，满足了众多民
众不同的需求。早期显示器多半为阴极射线管(Cathode Ray Tube, CRT)显示器，由于其体积庞大与耗电量大，而且所产生 的辐射线，对于长时间使用显示器的使用者而言有危害身体的疑 虑，因此，现今市面上的显示器渐渐将由液晶显示器(Liquid Crystal Display, LCD )取代旧有的CRT显示器。液晶显示器具 有轻薄短小、低辐射与耗电量低等优点，也因此成为目前市场主流。
在液晶显示器中所使用的液晶材料，在不同位置与不同方向 上具有不同折射率及介电系数，折射率的不同将造成液晶具有改 变光偏振的能力，介电系数的不同将造成液晶因电场的影响而发 生不同角度的转动，因此，改变液晶材料的光偏振的能力，再搭 配上偏光片后就能控制光线的通过量。由于液晶本身并不导电， 而且液晶分子中的正电荷与负电荷是相互分开的，但如果给予液 晶分子电场，就可以驱使液晶站立，进而达到控制液晶的目的。 另夕卜，若给予直流电，液晶分子中的电荷可能被固定，而形成偶 极矩(Dipole)，当正负电荷固定在液晶分子两端时，将造成液晶 的反应速度迟钝，因此，若要使液晶动作，必须以交流电方式驱 动。若是液晶电容内所储存的电荷残留有直流成分，将使液晶分
子中的正负电荷固定在液晶分子的两端，在切换液晶倾斜角度 时，液晶分子反应速度会变得迟钝，造成显示影像发生残影与画 面闪烁的现象。液晶电容的上板与下板中间层夹着有液晶材料， 在交流电的情况下，液晶电容上板与下板之间的电场方向就会不 断产生变化。其中，液晶显示器的交流驱动方法通常分为四种，
其方另'J为图框转换(Frame Inversion)、 线转换(Line Inversion)、行转换(Column/Data/Source Inversion)与点转换 (Dot Inversion)。
承上所述， 一般液晶显示器使用线转换与点转换，请参阅图 IA与图IB,为现有技术的线转换系统的结构示意图。如图所示， 线转换的驱动方式是在驱动液晶分子时，任一相邻水平扫描在线 液晶电容所被充电的电压极性互为相反，此时的共通电极讯号变 换频率为水平扫描频率/ 2,它是显示器每秒从左到右的水平线数 目。每条水平线上液晶电容被充电的极性变换频率与图框转换同 为垂直扫描频率/2,因此，每条水平扫描线的闪烁速率与图框转 换的闪烁速率是相同。由于相邻水平扫描线的极性在任何时刻都 是相反的，使得整个画面在垂直方向上的液晶电容具有高频的极 性交换，这样的平均结果可以使画面闪烁的现象降低。
请参阅图2A与图2B，为现有技术的点转换系统的极性切换 结构。如图所示，点转换的驱动方式是指任一个液晶电容充电的 极性与其四周其他的液晶电容互为相反，点转换可以视为显转换 与行转换驱动方法的组合，此时数据驱动芯片的放置方式与行转 换相同，上半部驱动芯片的讯号输出极性与下半部相反，每经过 一个水平扫瞄周期时，其讯号极性将变换一次，经过一个垂直扫 瞄周期后，讯号极性再变换一次。每个液晶电容的充放电极性交 换频率仍然维持垂直扫描频率/2,在垂直方向与水平方向上液晶 电容的4及性均不相同，在画面的垂直方向与水平方向上的液晶电
容极性变换频率在高频率交换下，因此画面视觉平均的效果较 佳，并可以进一步的降低闪烁现象。
然而， 一般小尺寸的薄膜晶体管液晶显示器(Thin-Film Transistor Liquid-Crystal Display)中的驱动芯片受限于制程 技术，仅能以线转换的方式驱动，而线转换在显示效果上会有条 紋闪烁的现象，以薄膜晶体管液晶显示器而言，点转换的方式可 除去条紋闪烁的现象，但要达到点转换的驱动方式，数据驱动器 (source driver)输出必须能切换电压差达到10~12伏特，但是 目前量产的制程，数据驱动器所使用的中压组件只有约5 6. 5伏 特的耐压能力，故以一般使用而无法达到点转换所需的10~12伏 特的应用。
因此，如何针对上述问题而提出 一种新颖点转换系统的极性 切换系统，其可通过以P型井与N型井之间作电压的切换，使得 耐压5伏特左右的组件，得以切换正负电压差达到10伏特左右 以驱动显示面板，使可解决上述的问题。
发明内容
本发明的目的之一在于提供一种点转换系统的极性切换结 构，其通过切换一P型井与一N型井的电压^1性，以达到大范围
的电压差输出的目的。
为实现本发明的目的及解决其技术问题是通过以下技术方 案来实现的。
本发明提供的 一种点转换系统的极性切换结构，其包含 一P型井；
一第一晶体管，设于该P型井； 一第二晶体管，设于该P型井；
一N型井，设于该P型井内，并位于该第一晶体管与该第二晶 体管之间；
一第三晶体管，设于该N型井，该第三晶体管的一端耦接该第
一晶体管的一端，产生一第一输入端；以及 一第四晶体管，设于该N型井，该第四晶体管的一端耦接该第
二晶体管的一端，产生一第二输入端； 其中，该第一晶体管的另一端、该第二晶体管的另一端、该第
三晶体管的另 一端与该第四晶体管的另 一端相耦接，产生一
输出端。
本发明中，其中该第一输入端接收一第一输入讯号，该第二 输入端接收一第二输入讯号，该第 一输入讯号介于一第 一输入范 围时，该第二输入讯号为一低准位讯号。
本发明中，其中该第一输入范围为0~5伏特。
本发明中，其中该第一输入端接收一第一输入讯号，该第二 输入端接收一第二输入讯号，该第二输入讯号介于一第二输入范 围时，该第一输入讯号为一低准位讯号。
本发明中，其中该第二输入范围为0 -5伏特。
本发明中，其中该第一晶体管包含
一闸极氧化层，位于该P型井上方；
一第一N型掺杂区，位于该P型井中，并位于该闸极氧化层 的一侧边；以及
一第二N型掺杂区，位于该P型井中，并位于该闸极氧化层 的另一侧边。
本发明中，其中该第一N型掺杂区耦接于该第三晶体管，该 第二N型掺杂区耦接于该第二晶体管、该第三晶体管与该第四晶 体管。
本发明中，其中该第二晶体管包含
一闸极氧化层，位于该P型井上方；
一第一N型掺杂区，位于该P型井中，并位于该闸极氧化层 的一侧边；以及
一第二N型掺杂区，位于该P型井中，并位于该闸极氧化层 的另一侧边。
本发明中，其中该第一N型掺杂区耦接于该第四晶体管，该 第二 N型掺杂区耦接于该第一晶体管、该第三晶体管与该第四晶体管。
本发明中，其中该第三晶体管包含 一闸极氧化层，位于该N型井上方；
一第一P型掺杂区，位于该N型井中，并位于该闸极氧化层 的一侧边；以及
一第二P型掺杂区，位于该N型井中，并位于该闸极氧化层 的另一侧边。
本发明中，其中该第一P型掺杂区耦接于该第一晶体管，该 第二P型掺杂区耦接于该第一晶体管、该第二晶体管与该第四晶体管。
本发明中，其中该第四晶体管包含 一闸极氧化层，位于该N型井上方；
一第一P型掺杂区，位于该N型井中，并位于该闸极氧化层 的一侧边；以及
一第二P型掺杂区，位于该N型井中，并位于该闸极氧化层 的另一侧边。
本发明中，其中该第一P型掺杂区耦接于该第二晶体管，该 第二P型掺杂区耦接于该第一晶体管、该第二晶体管与该第三晶体管。
本发明中，其更包括 一基底，位于该P型井的下方；以及 一隔离层，位于该基底与该P型井之间。 本发明中，其中该输出端耦接一输出焊垫。 本发明中，其中该第一晶体管、该第二晶体管、该第三晶体 管与该第四晶体管为 一金氧半场效晶体管。
本发明中，其中该第一晶体管与该第三晶体管形成一互补式 金属氧化层半导体。
本发明中，其中该第二晶体管与该第四晶体管形成一互补式 金属氧化层半导体。
本发明的有益效果是，本发明的转换系统的极性切换结构其 通过切换P型井与N型井的电压极性，以达到利用5伏特的中压 组件，而可使用到电压差IO伏特的输出的目的。
图1A为现有技术的线转换的结构示意图1B为现有技术的线转换的结构示意图2A为现有技术的点转换的结构示意图2B为现有技术的点转换的结构示意图3为本发明较佳实施例之一的数据驱动器的示意图4为本发明较佳实施例之一的切换电路的示意图5为本发明较佳实施例之一的切换电路的结构示意图；以
及
图6为本发明较佳实施例之一的切换电路的输出电压表格。 图号i兌明
10 第一 Gamma电路 11 第二 Gamma电路
12 第一数字转模拟模块 13 第二数字转模拟模块 200810146921.3
说明书第7/ll页
14内存16切换模块
160切换电路161P型井
162第一晶体管1620第一闸极氧化层
1622第一N型掺杂区1624第二N型掺杂区
163第二晶体管1630第二闸极氧化层
1632第三N型掺杂区1634第四N型掺杂区
164N型井165第三晶体管
1650第三闸极氧化层1652第一P型掺杂区
1654第二P型掺杂区166第四晶体管
1660第四闸极氧化层1662第三P型掺杂区
1664第四P型捧杂区167基底
168隔离层
具体实施例方式
为使审查员对本发明的结构特征及所达成的功效有更进一 步的了解与认识，用以较佳的实施例及配合详细的说明，说明如
下
请参阅图3，为本发明较佳实施例之一的数据驱动器的示意 图。如图所示，本发明的数据驱动器包含一第一 Gamma电路10、 一第二 Gamma电路ll、 一第一数字转模拟模块12、 一第二数字 转模拟模块13、 一内存14与切换模块16。第一 Gamma电路10 与第二 Gamma电路11依据Gamma曲线而切割为64电压准位，其 中，第一Gamma电路10切割为64个正电压准位，并可介于0~5 伏特的电压范围，第二 Gamma电路11切割为64个负电压准位， 并可介于0 -5伏特的电压范围。再者，第一 Gamma电路10与第 二 Gamma电路11是分别将正电压准位讯号与负电压准位电压准
位讯号传送至第一数字转模拟模块12与第二数字转模拟模块 13,第一数字转模拟模块12与第二数字转模拟模块13是分别包 含64组数字转模拟电路，以分别接收并转换64个不同的电压准位。
接上所述，第一数字转模拟模块12与第二数字转模拟模块 13除了接收Gamma电路所传送的讯号外，更读取内存14所储存 的讯号而得知第一数字转模拟模块12与第二数字转模拟模块13 中的哪一个数字转模拟电路进行转换电压讯号，即内存14会暂 存显示设备所欲显示的影像讯号，并由第一数字转模拟模块12 与第二数字转模拟模块13读取影像讯号而得知第一数字转模拟 模块12与第二数字转模拟模块13中所要转换那一个电压准位的 极性所对应的的哪一个数字转模拟电路，并由切换模块16对应 内存14所储存的影像讯号而分别针对64个电压准位而转换极 性，并传送数字转模拟电路所转换过后的讯号至数据线，以供显 示面板进行显示影像。其中，由于在点转换系统下的数据驱动器 的输出电压范围为IO伏特左右，但是使用一般制程中的中压组 件只有约5伏特左右，所以本发明的切换模块16是由晶体管中 的井(well)切换，而达到以5伏特切换10伏特的目的，以下是 以切换模块16中的切换电路进行说明。
请一并参阅图4与图5，为本发明较佳实施例之一的切换电 ^^的示意图与结构示意图。如图所示，本发明的点转换系统的极 性切换结构包含一P型井161、 一第一晶体管162、 一第二晶体 管163、 一N型井164、 一第三晶体管l65与一第四晶体管l66。 第一晶体管162设置于P型井161内，第二晶体管163设置于P 型井161内，N型井164设置于P型井161内，并位于第一晶体 管162与第二晶体管163之间，第三晶体管165设置于N型井
164内，并第三晶体管165的一端耦接第一晶体管162的一端， 而产生一第一输入端A，第四晶体管166设置于N型井164内， 并第四晶体管166的一端耦接第二晶体管163的一端，而产生一 第二输入端B，其中，第一晶体管162的另一端、第二晶体管163 的另一端、第三晶体管164的另一端与第四晶体管165的另一端 相耦接，产生一输出端，而该输出端是连接一输出焊垫(Outout PAD)。
承上所述，本发明的极性切换结构是由第一输入端A接收一 第一输入讯号时，第二输入端B接收一第二输入讯号，第一输入 讯号介于一第一输入范围时，第二输入讯号为一低准位讯号，其 中，第一输入范围为0 5伏特，使切换结构通过P型井161切换 为正电压输出；若第二输入讯号介于一第二输入范围时，第一输 入讯号为低准位讯号，其中，若第二输入范围为0~-5伏特，即 切换结构通过N型井164切换为负电压输出，如此，本发明的极 性切换结构通过切换P型井161与N型井164的电压极性，以达 到大范围的电压差输出的目的，也就是如图6所示，通过切换P 型井161为正电压范围(+V0 V63)输出，即正电压0 5V的极性输 出与N型井164负电压范围(-V0 V63)输出，即负电压0~-5V的 极性输出，使输出端(PAD)达到电压差IOV的输出。
再者，第一晶体管162包括一第一闸极氧化层1620、 一第 一N型掺杂区1622与一第二N型掺杂区1624。闸极氧化层1620 位于P型井161上方，第一 N型掺杂区1622，位于P型井161 中，并位于第一闸极氧化层1620的一侧边，第二 N型掺杂区1624 位于P型井161中，并位于第一闸极氧化层1620的另一侧边。 同理，第二晶体管163包括一第二闸极氧化层1630、 一第三N 型掺杂区1632与一第四N型掺杂区1634。第二闸极氧化层1630
位于P型井161上方，第三N型掺杂区1632,位于P型井161 中，并位于第二闸极氧化层1630的一侧边，第四N型掺杂区1634 位于P型井161中，并位于第二闸极氧化层1620的另一侧边。
又，第三晶体管165包括一第三闸极氧化层1650、 一第一P 型掺杂区1652与一第二P型掺杂区1654。第三闸极氧化层1650 位于N型井164上方，第一 P型掺杂区1652，位于N型井164 中，并位于第三闸极氧化层1650的一侧边，第二P型掺杂区1654 位于N型井1641中，并位于第三闸极氧化层1650另一侧边。同 理，第四晶体管166包括一第四闸极氧化层1660、 一第三P型 掺杂区1662与一第四P型掺杂区1664。第四闸极氧化层1660 位于N型井164上方，第三P型#^杂区1662,位于N型井164 中，并位于第四闸极氧化层16 6 0的 一 侧边，第四P型掺杂区16 6 4 位于N型井164中，并位于第四闸极氧化层1660另一侧边。基 于上述，第二N型掺杂区1624耦接于第一P型掺杂区1652,第 二P型掺杂区1654耦接于第三P型掺杂区1662,第四P型掺杂 区1664耦接于第三N型掺杂区1632,而第一N型掺杂区1622、 第二P型掺杂区1654、第三P型掺杂区1662与第四N型掺杂区 1634。
此外，本发明的极性切换结构更包括一基底167与一隔离层 168。基底167位于P型井161的下方，以作为显示设备中其他 电路所使用，隔离层168位于基底167与P型井161之间，以和 其他电路隔离而避免受其他电路影响。
因此，本发明的点转换系统的极性切换结构其藉由切换P型 井与N型井的电压极性，以达到利用5伏特的中压组件，而可使 用到电压差IO伏特的输出的目的。
综上所述，仅为本发明的一较佳实施例而已，并非用来限定
本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、 特征及精神所为之均等变化与修饰，均应包括于本发明的权利要
求范围内。
权利要求
1. 一种点转换系统的极性切换结构，其特征在于，其包含一P型井；一第一晶体管，设于该P型井；一第二晶体管，设于该P型井；一N型井，设于该P型井内，并位于该第一晶体管与该第二晶体管之间；一第三晶体管，设于该N型井，该第三晶体管的一端耦接该第一晶体管的一端，产生一第一输入端；以及一第四晶体管，设于该N型井，该第四晶体管的一端耦接该第二晶体管的一端，产生一第二输入端；其中，该第一晶体管的另一端、该第二晶体管的另一端、该第三晶体管的另一端与该第四晶体管的另一端相耦接，产生一输出端。
2. 根据权利要求1所述的极性切换结构，其特征在于，其中该第 一输入端接收一第 一输入讯号，该第二输入端接收一第二 输入讯号，该第一输入讯号介于一第一输入范围时，该第二 输入讯号为 一低准位讯号。
3. 根据权利要求2所述的极性切换结构，其特征在于，其中该 第一输入范围为0~5伏特。
4. 根据权利要求1所述的极性切换结构，其特征在于，其中该第一输入端接收一第一输入讯号，该第二输入端接收一第二 输入讯号，该第二输入讯号介于一第二输入范围时，该第一 输入讯号为 一低准位讯号。
5. 根据权利要求4所述的极性切换结构，其特征在于，其中该 第二输入范围为0~-5伏特。
6. 根据权利要求1所述的极性切换结构，其特征在于，其中该 第一晶体管包含一闸极氧化层，位于该P型井上方；一第一N型掺杂区，位于该P型井中，并位于该闸极氧化层的 一侧边；以及一第二N型掺杂区，位于该P型井中，并位于该闸极氧化层的 另一侧边。
7. 根据权利要求6所述的极性切换结构，其特征在于，其中该 第一N型掺杂区耦接于该第三晶体管，该第二N型掺杂区耦 接于该第二晶体管、该第三晶体管与该第四晶体管。
8. 根据权利要求1所述的极性切换结构，其特征在于，其中该第二晶体管包含 一闸极氧化层，位于该P型井上方；一第一N型掺杂区，位于该P型井中，并位于该闸极氧化层的 一侧边；以及一第二N型掺杂区，位于该P型井中，并位于该闸极氧化层的 另一侧边。
9. 根据权利要求8所述的极性切换结构，其特征在于，其中该 第一N型掺杂区耦接于该第四晶体管，该第二N型掺杂区耦 接于该第一晶体管、该第三晶体管与该第四晶体管。
10. 根据权利要求1所述的极性切换结构，其特征在于，其中该 第三晶体管包含一闸极氧化层，位于该N型井上方；一第一P型掺杂区，位于该N型井中，并位于该闸极氧化层的 一4则边；以及一第二P型掺杂区，位于该N型井中，并位于该闸极氧化层的 另一侧边。
11. 根据权利要求IO所述的极性切换结构，其特征在于，其中该 第一P型掺杂区耦接于该第一晶体管，该第二P型掺杂区耦 接于该第一晶体管、该第二晶体管与该第四晶体管。
12. 4艮据权利要求1所述的极性切换结构，其特征在于，其中该 第四晶体管包含一闸极氧化层，位于该N型井上方；一第一P型掺杂区，位于该N型井中，并位于该闸极氧化层的 一侧边；以及一第二P型掺杂区，位于该N型井中，并位于该闸极氧化层的 另一侧边。
13. 根据权利要求12所述的极性切换结构，其特征在于，其中该 第一P型掺杂区耦接于该第二晶体管，该第二P型掺杂区耦 接于该第一晶体管、该第二晶体管与该第三晶体管。
14. 根据权利要求1所述的极性切换结构，其特征在于，其更包 括一基底，位于该P型井的下方；以及 一隔离层，位于该基底与该P型井之间。
15. 根据权利要求1所述的极性切换结构，其特征在于，其中该 输出端耦接一输出焊垫。
16. 根据权利要求1所述的极性切换结构，其特征在于，其中该 第一晶体管、该第二晶体管、该第三晶体管与该第四晶体管 为一金氧半场效晶体管。
17. 根据权利要求l所述的极性切换结构，其特征在于，其中该 第一晶体管与该第三晶体管形成一互补式金属氧化层半导 体。
18.根据权利要求1所述的极性切换结构，其特征在于，其中该 第二晶体管与该第四晶体管形成一互补式金属氧化层半导体。
全文摘要
本发明是关于一种点转换系统的极性切换结构，其是由一第一晶体管与一第二晶体管皆设置于一P型井，一N型井设置于P型井内，并位于第一晶体管与第二晶体管之间，N型井包含一第三晶体管与一第四晶体管，其中，第三晶体管的一端耦接第一晶体管的一端，产生一第一输入端，第四晶体管的一端耦接第二晶体管的一端，产生一第二输入端，并且第一晶体管的另一端、第二晶体管的另一端、第三晶体管的另一端与第四晶体管的另一端相耦接，产生一输出端。如此，通过切换P型井与N型井的电压极性，以达到大范围的电压差输出的目的。
文档编号H01L27/098GK101388393SQ20081014692
公开日2009年3月18日 申请日期2008年8月26日 优先权日2008年8月26日
发明者廖敏男 申请人:矽创电子股份有限公司