专利名称：形成非易失性存储器件的栅极的方法
技术领域：
本发明涉及一种形成非易失性存储器件的方法，并且更具体地涉及形 成具有电荷俘获层的非易失性存储器件的栅极的方法。
背景技术：
通常，用于存储数据的半导体存储器件分为易失性存储器件或非易失 性存储器件。当不施加电源时，易失性存储器件丟失其存储的数据，而非 易失性存储器件在不施加电源时仍保持其存储的数据。非易失性存储器件 广泛用于移动电话系统、用于存储音乐和/或图像数据的存储卡，以及在其 中可以不必始终提供功率或仅仅需要小功率的务fr下的其它适用的器件。 非易失性存储器件的一个代表性的例子是程序块可擦除(block erasable) 的快闪存储器。
和常规的非易失性存储器件相同，快闪存储器件具有通常包括堆叠极 极结构的单元晶体管。堆叠栅极结构的一个代表性的例子是利用多晶硅间
氧化物(inter poly oxide, IPO)覆盖多晶硅膜的浮置栅极结构。由于浮置 栅极快闪存储器件具有极好的可扩展性，近来正在开发多层式芯片。然而， 由于浮置栅极快闪存储器件近来急剧地高度集成，干扰或耦合严重地成为 问题，其根据相邻单元的电荷状态急剧地改变阈值电压。因此，已经尝试 新的单元结构以解决相邻单元之间的干扰。
具有电荷俘获层的非易失性存储器件在半导体工业中正在引起广泛的 关注。即使高度集成，在电荷俘获层中在各单元之间也较少发生干扰。具 有电荷俘获层的非易失性存储器件通常具有如下结构在具有沟道区的衬 底上依次地堆叠随道层、电荷俘获层、阻挡层以及控制栅电极。
另一方面，由于半导体器件的设计规则逐渐降低，用于形成栅极图案的蚀刻工艺变得更加困难和复杂。例如，为了形成电荷俘获非易失性存储 器器件的栅极结构，在依次地堆叠随道层、电荷俘获层、阻挡层和控制栅 电M之后，在根据设计规则的所需要的凡变上使堆叠结构图案化的工艺 是必要的。该图案化工艺包括通常需要高能量的干刻蚀工艺。在该图案化 工艺期间，可能损伤栅极结构的多个层。具体地，损伤可能会主要发生在 结构的边缘部分、在电荷俘获层和隧道层之间。
在电荷俘获非易失性存储器件中，电荷储存特性(即，保持性)是确 定器件特性的非常重要的因素。电荷储存特性防止在电荷俘获层中俘获的 电子在重复编程或擦除操作的循环期间朝向相邻单元或层的上部泄漏。如
单元，则存储单元的阈值电压发生改变。结果，会制造有缺陷的器件。在 栅极图案化工艺期间发生的电荷俘获层或随道层的损伤导致电荷损失。因 此，需要实施在栅极图案化工艺之后用于通过热处理除去损伤的工艺。
近来，除了常规多晶珪或硅化鵠(WSi)之外，还使用新的低电阻栅 极材料诸如钨(W )、氮化钛(TiN )、氮化钽(TaN)和钌(Ru )来解决 由于随着设计规则降低使得栅极线宽变得更小而出现的电阻限制。因此， 栅极蚀刻工艺的困难急剧增加，用于除去在蚀刻工艺期间对桶f极图案的损 伤的工艺变得更加复杂。
一种用于除去在栅极蚀刻工艺期间发生的对栅极图案损伤的方法是通 过使用高温等离子体来氧化栅极图案的侧壁。然而，由于在低电阻栅极导 体中氧化反应发生非常迅速，所以当施加高温等离子体时尤其难以选择性 地仅仅氧化损伤部分。尤其是，当鴒用作栅极导体时，鴒的氧化反应容易 发生而JL^t速。因此，即使氮化硅用作钝化层，也会劣化栅极的特性。
发明内容
本发明的实施方案涉及用于形成非易失性存储器件的栅极的方法，该 方法能够除去在栅极蚀刻工艺期间发生的栅极图案的蚀刻损伤而不使器 件特性劣化。
在一个实施方案中， 一种用于形成非易失性存储器件的栅极的方法包 括在半导体衬底上形成隧道层、电荷俘获层、阻挡层和控制栅极层；在 控制^fr极层上形成硬^t模，所述硬4^模限定其上形成^fr极的区域；蚀刻控 制栅极层、阻挡层、电荷俘获层和隧道层以形成初f极图案；对栅极图案的侧面施加约lmT (毫托)~约100mT压力的超低压等离子体以形成损伤 补偿层。
控制栅极层可包括以下之一多晶硅膜、鵠(W)膜、硅化鴒(WSi) 膜、氮化钨(WN)膜、氮化钽(TaN)膜、氮化钛(TiN)膜、钌(Ru) 膜、及其堆叠结构。
损伤补偿层的形成可包括使用高密度等离子体(HDP)方法氧化栅极 图案的侧面，可优选在约1 mT 约100 mT的压力下和在约200" ~约 500。C的温度下，使用氧(02)、氦(He)、氩(Ar)、氢(H2)及其组合 中的一种来实施氧化。
补偿层可允许在栅极图案的侧面上形成氧化物层，所述氧化物层具有 约10A 约100人的厚度。
电荷俘获层可包括化学计量的氮化硅(Si3N4)膜、富硅(Si)的氮化 硅(SixNy)膜或所述化学计量的氮化硅(Si3N4)膜和所述富硅(Si)的氮 化硅(SixNy)膜的堆叠结构。
图1至3说明根据本发明一个实施方案的用于形成具有电荷俘获层的 非易失性存储器件的栅极的方法。
具体实施例方式
以下，将参考附图详细描述根据本发明的用于形成具有电荷俘获层的 非易失性存储器件的栅极的方法。
本发明特征在于通过采用超低压等离子体(ultra low pressure plasma)产生氧自由基强制氧化栅极图案的侧面，然后在超低压下取出副 产物。
参考图1，在其中形成器件隔离层102的半导^H"底100上形成随道 层IIO。隧道层110可以是通过使用湿氧化工艺、干氧化工艺或自由基氧 化工艺形成的氧化物。在形成隧道层110后，可通过在一氧化氮(NO)或 一氧化二氮(N20)气氛下进行退火，改善半导M底100和随道层110 之间的界面特性。
然后，在隧道层110上形成电荷俘获层120。电荷俘获层120可包括化学计量的氮化硅(Si3N4)膜、富硅(Si)的氮化硅(SixNy)膜或所述 化学计量的氮化硅(Si3N4)膜和所述富硅(Si)的氮化硅(SixNy)膜的 堆叠结构。
然后，在电荷俘获层120上形成阻挡层130,从而防止在电荷俘获层 120中俘获的电子通过控制栅电极(示于图2 )逃逸。阻挡层130可具有包 括高-k材料膜如氧化铝(A1203 )膜和氧化铪(Hf02 )或铪铝氧化物(HfAlO ) 膜的结构。
参考图2，在阻挡层130上形成控制栅电极140和低电阻层150。控制 栅极电极140可包括以下之一通过使用n-型杂质进行高浓度掺杂的多晶 珪膜和高功函的金属膜如钨(W)膜、珪化鴒(WSi)膜、氮化钨(WN) 膜、氮化钽(TaN)膜、氮化钛(TiN)膜、钌(Rn)膜、及其堆叠结构。 低电阻层150用于降低控制栅极电极140的电阻，并可具有多晶>^/珪化 钨(WSi)膜结构或氮化钨(WN)膨鴒(W)膜结构。
在低电阻层150上形成硬掩模160以形成栅极图案。所述硬掩模160 可包^5定厚度的氮化硅膜。然后，4吏用硬*^模160作为蚀刻*^模，蚀刻 低电阻层150、控制栅极电极140、阻挡层130、电荷俘获层120和随il;i: 110。通过利用高能量等离子体的干蚀刻实施蚀刻工艺。在该工艺期间，构 成栅极结构的上述层的侧面受到损伤，由此对器件特性产生不适当的影 响。由于该损伤作为在电荷俘获层120中俘获的电荷的泄漏路径，所以在 电荷俘获层120的侧面发生的所述损伤是器件数据存储特性(即，保持特 性)劣化的主要因素。
在栅极图案化工艺后通常实施清洗工艺，以除去对桶f极图案的损伤。 但是，由于新引入的用于降低栅极电阻的栅极导电材料，所以在实施清洗 工艺中存在许多限制，由此清洗工艺变得更加复杂。因此，由于没有充分 除去对栅极图案的损伤，从而出现漏电流，产品的可靠性会劣化。可实施 如下所述的工艺以除去由蚀刻工艺所导致的对栅极图案的损伤。
参考图3，当栅极图案被干蚀刻损伤时，通过实施低温、低压等离子 体氧化工艺以薄薄地氧化栅极图案的侧面，从而形成氧化物层170。等离 子体氧化工艺通过高密度等离子体(HDP)方法实施，然后在约200 *€ ~ 约500 。C的温度下发生氧化反应。工艺压力可为约1毫托(mT) ~约 100mT。在氧化工艺期间用于形成等离子体的材料是氧(02)、氦(He)、
6氩(Ar)、氢(H2)及其组合中的一种。根据对栅极图案的损伤程度或栅 极导电层的种类，通过等离子体氧化工艺在栅极图案的侧面上形成的氧化 物层170的厚度可不同。基于硅单晶，氧化物层170的厚度可以为约10 A ~ 约100 A。
通过等离子体氧化工艺氧化并除去在初f极图案的侧面的损伤部分。
根据本发明，使用低温、超低压等离子体以产生氧自由基，从而强制 地氧化栅极图案的侧面。因此，在栅极图案化工艺期间发生的蚀刻损伤可 有效地除去而没有劣化器件特性。
虽然本发明已经对于具体的实施方案进行了描述，但是显而易见的是， 本领域技术人员可做出各种变化和改变而未脱离在所附的权利要求中限 定的本发明的精神和范围。
权利要求
1. 一种用于形成非易失性存储器件的栅极的方法，所述方法包括在半导体衬底上形成隧道层、电荷俘获层、阻挡层和控制栅极层；在所述控制栅极层上形成硬掩模，所述硬掩模限定其上形成栅极的区域；蚀刻所述控制栅极层、所述阻挡层、所述电荷俘获层和所述隧道层以形成栅极图案；和对所述栅极图案的侧面施加压力为约1mT～约100mT的超低压等离子体，以在所述栅极图案的侧面上形成损伤补偿层。
2. 根据权利要求1所述的方法，其中所述控制栅极层包括以之一多晶硅膜、钨(W)膜、硅化钨(WSi)膜、氮化钨(WN)膜、氮化钽(TaN)膜、氮化钛(TiN)膜、钌(Ru)膜、及其堆叠结构。
3. 根据权利要求1所述的方法，其中形成所述损伤补偿层的步骤包括通过使用高密度等离子体(HDP)方法氧化所述栅极图案的所述侧面。
4. 根据权利要求3所述的方法，其中所述氧化在约1 mT ~约100 mT的压力下实施。
5. 根据权利要求3所述的方法，其中所述氧化在约200 'C 约500 。C的温度下实施。
6. 根据权利要求3所述的方法，其中所述氧化使用氧(02 )、氦(He )、氩(Ar)、氢(H2)及其组合中的一种来实施。
7. 根据权利要求1所述的方法，其中所述损伤补偿层允许在所述栅极图案的所述侧面上形成氧化物层，所述氧化物层具有约10 A ~约100 A的厚度。
8. 根据权利要求1所述的方法，其中所述电荷俘获层包括化学计量的氮化硅(Si3N4)膜、富硅(Si)的氮化硅(SixNy)膜或所述化学计量的氮化硅(Si3N4)膜和所述富硅(Si)的氮化硅(SixNy)膜的堆叠结构。
全文摘要
本发明提供用于形成非易失性存储器件的栅极的方法。在半导体衬底上形成隧道层、电荷俘获层、阻挡层和控制栅极层。在控制栅极层上形成硬掩模。所述硬掩模限定其上形成栅极的区域。通过蚀刻控制栅极层、阻挡层、电荷俘获层和隧道层形成栅极图案。使用约1毫托(mT)～约100mT压力的超低压等离子体在栅极图案的侧面上形成损伤补偿层。
文档编号H01L21/28GK101465291SQ20081014690
公开日2009年6月24日 申请日期2008年8月26日 优先权日2007年12月21日
发明者宋锡杓, 朴吉在, 朴基善, 李美梨, 皮升浩, 辛东善, 黄善焕 申请人:海力士半导体有限公司