专利名称：具有低导通电阻的沟槽dmos器件的制作方法
技术领域：
本发明涉及的是一种电器元件，具体地说是一种MOSFET晶体管，特别是一种具有沟槽结构的DMOS晶体管。
背景技术：
功率DMOS (双扩散金属-氧化物-场效应晶体管)是采用大规模集成电路精细工艺制造的分立器件。由于DMOS比双极型功率器件具有许多优良性能如高输入阻抗，低驱动电流，开关速度快，具有负的电流温度系数，并有良好的电流自调节能力，热稳定性好，没有二次击穿等，目前已广泛应用于各种电子设备中，在高压大电流的电路应用中逐步取代了许多原来为双极型功率器件所占据的领域。
一种特定的DMOS品体管称为沟槽DMOS晶体管，其中的沟道是垂直形成的，而栅极形成于在源和漏之间延伸的沟槽中。内衬氧化层并填充多晶硅的沟槽结构相比普通DMOS晶体管结构，对电流的限制更少，从而提供了较低的导通电阻值。沟槽DMOS晶体管的例子在美国专利5,541，425和5,072,266中公开。
传统的沟槽DMOS器件如图l所示，栅电极3—般采用多晶硅材料。器件导通时，靠近沟槽的体区部分形成导电沟道，使源极和漏极导通，形成通路。沟槽DMOS器件在低压应用领i或，可以获的较理想的开关特性，此时的导通电阻主要由沟道和外延层电阻构成，但是随着耐压的升高，外延层电阻开始占据主导地位，因此如何最大限度地降低外延层电阻一直是沟槽DMOS器件发展的一个方向。
文献Tsengyou Syau， Prasad Venkatraman， and B. Jayant Baliga， Comparison ofUltralow Specific On-Resistance UMOSFET Stmct廳:The ACCUFET, EXTFET,INVFET, and Conventional UMOSFET's, 0018-9383/94$04.00, 1994 IEEE提供了一种称为EXTFET的沟槽DMOS器件，如图2所示，和图l传统沟槽DMOS结构不同的是，沟槽延伸进入了N+衬底中。当器件反偏时，P-base/N-drift承担反偏电压；当器件开启导通时，N-外延层靠近沟槽处形成积累层，有利于载流子的流动，从而降低了导通电阻。但是此种结构的器件在反偏时，由于沟槽距离漏极较近，沟槽底部的电场比较高，为了防止栅氧发生击穿，沟槽底部的氧化层一般比较厚，这就增加了工艺难度，同时对栅氧化层的质量要求也比较高。
文献Hidefumi Takaya, Kyosuke Miyagi， Kimimori Hamada, Yasushi Okura,Norihito Tokura, Akira Kuroyanagi, Floating island and thick bottom oxide trenchgate MOSFET(FITMOS)-A 60V ultra low on-resistance novel MOSFET withsuperior internal body diode, 0-7803-8889-5/05/$20.00, 2005 IEEE又提供了一种具有浮岛结构的沟槽DMOS器件，其结构如图3所示，和图l传统沟槽DMOS结构不同的是，外延层中增加了一个称为浮岛结构的P型埋层。对于传统沟槽DMOS器件，电场的峰值出5见在与N-外延层接触的P型体区的底部或者沟槽底部拐角处，引入浮岛后，同样的电场尖峰被分成两部分，另一个尖峰出现在P型浮岛表面，这样，漂移区的最大电场被分成两部分，从而在同样的外延层惨杂浓度下，击穿电压可以有所上升；或者说，在保持原有的击穿电压下，N-外延层的掺杂浓度可以适当提高。但是这种结构器件相邻的浮岛会形成JFET效应，当器件工作在高频开关的交流状态时，通态压降会增大，因此限制了其应用范围。
发明内容
本发明的目的在于提供一种具有低导通电阻的沟槽DMOS器件，具体结构如图5所示。
本发明的目的是这样实现的该沟槽DMOS晶体管单元包括第一导电类型的衬底46、第一导电类型的外延层45和位于其上的体区42，体区42具有第二导电类型；至少一个沟槽48贯穿体区并延伸进入外延层；沟槽内壁衬有隔离介质层38，导电电极40位于沟槽中覆盖隔离介质层；第一导电类型的源区39位于邻近沟槽的体区上部；它还具有位于紧邻沟槽48下端的第二导电类型掺杂区43，并且所述第二导电类型掺杂区43被第一导电类型掺杂区44包围，第一导电类型掺杂区44的掺杂浓度高于外延层45。
所述第二导电类型掺杂区43的形状是规则矩形、非规则矩形、规则圆形或非规则圆形。
所述第二导电类型掺杂区43的，其横向宽度、纵向深度以及掺杂浓度可以根据器件具体导通特性、击穿特性的要求来具体设定。第一导电类型掺杂区44的掺杂浓度及其在第一导电类型外延层45中的扩散距离也可以根据器件具体导通特
4性、击穿特性的要求来具体设定。 本发明的工作原理本发明提供的一种沟槽DMOS器件，其工作原理和传统沟槽DMOS器件结构 类似，现以N沟道为例说明，其结构如图4所示，当器件开启导通时，来自N+源 区28的载流子经沟道进入外延区，由于N+掺杂区33的浓度比外延区高出很多， 因此电子主要沿着掺杂区33的侧壁流动，使得外延区的导通电阻大大降低。当器 件反偏时，由于P+掺杂区32和N+掺杂区33之间的相互耗尽作用，器件耐压并没 有因为N+掺杂区33的存在而降低，因此和传统结构相比，本发明可以在相同的 耐压下，获的更低的导通电阻，同时由于掺杂区33的—杂质浓度较高，抑制了浮岛 结构中的JFET效应，降低了高频开关工作状态时的导通电阻。
图1是传统沟槽DM0S结构示意图。其中，l是隔离介质、2是N+源极、3是栅极、4是源电极、5是P型体区、6是 N-外延、7是N+衬底、8是漏电极、9是沟槽。 图2是EXTFET结构示意图。其中，IO是隔离介质、11是N+源极、12是栅极、13是源电极、14是P型体区、 15是N-外延、16是N+衬底、17是漏电极。图3是具有浮岛结构的沟槽DM0S结构示意图。其中，18是隔离介质、19是N+源极、20是栅极、21是源电极、22是P型体区、 23是P+浮岛、24是N-外延、25是N+衬底、26是漏电极。 图4是本发明提供的一种N沟道沟槽M0S结构示意图。其中，27是隔离介质、28是N+源极、29是栅极、30是源电极、31是P型体区、 32是P+掺杂区、33是N+掺杂区、34是N-外延层、35是N+衬底、36是漏电极、37 是沟槽。图5是本发明提供的一种沟槽DM0S结构示意图。其中，38是隔离介质、39是第一导电类型源极、40是栅极、41是源电极、42 是第二导电类型体区、43是第二导电类型掺杂区、44是第一导电类型掺杂区、45 是第一导电类型外延、46是第一导电类型衬底、47是漏电极、48是沟槽。图6 (a)是对传统沟槽DMOS器件进行的仿真。图中所示为外延区在导通状态时的电流线轨迹。 图6 (b)是对本发明的一个具体实施例进行的仿真。 图中所示为外延区在导通状态时的电流线轨迹。
具体实施方式
下面以本发明提供的N沟道沟槽DMOS器件为例，进一步说明本发明的具体实 施方式。采用本发明的在沟槽下面引入P型和N型埋层结构，可以获得较低的导通 电阻，减少器件的导通功率损耗。引入P型和N型埋层结构，如图4所示，包括隔离介质27、 N+源极28、多晶硅 栅极29、源电极30、 P型体区31、 P+掺杂区32、 N+掺杂区33、 N-外延层34、 N+衬 底35、漏电极36、沟槽37。在具体实施过程中，可以根据具体情况，在不脱离本发明的实质和范围内， 可做些许的调整和优化，制作器件时还可以用砷化镓、硅锗等半导体材料代替 + 埋层材料等，本发明的保护范围以权利要求为准。对传统沟槽DMOS器件和本发明提出的新结构进行了仿真比较。其中传统结 构的击穿电压为80.8 V，比导通电阻为91.0mQ'mm、新结构的击穿电压为82.0V， 比导通电阻为72.8mdmm2，和传统结构相比，新结构的比导通电阻减小了20%。 图6 (a)是对传统结构进行的仿真，图6 (b)是对新结构进行的仿真，图中所示 为外延区在导通状态时的电流线轨迹，经对比可见，新结构的载流子从沟道进入 外延区后，相当大一部分是沿着N+掺杂区7的侧壁流动的，由于掺杂区7电阻率 很低，因而器件整体的导通电阻也因此下降。
权利要求
1、一种具有低导通电阻的沟槽DMOS器件，该沟槽DMOS晶体管单元包括第一导电类型的衬底(46)、第一导电类型的外延层(45)和位于其上的体区(42)，体区(42)具有第二导电类型；至少一个沟槽(48)贯穿体区并延伸进入外延层；沟槽内壁衬有隔离介质层(38)，导电电极(40)位于沟槽中覆盖隔离介质层；第一导电类型的源区(39)位于邻近沟槽的体区上部；其特征是它还具有位于紧邻沟槽(48)下端的第二导电类型掺杂区(43)，并且所述第二导电类型掺杂区(43)被第一导电类型掺杂区(44)包围，第一导电类型掺杂区(44)的掺杂浓度高于外延层(45)。
2、 根据权利要求l所述的具有低导通电阻的沟槽DMOS器件，其特征是所 述第二导电类型掺杂区(43)的形状是规则矩形、非规则矩形、规则圆形或非规 则圆形。
全文摘要
本发明提供的是一种具有低导通电阻的沟槽DMOS器件，该沟槽DMOS晶体管单元包括第一导电类型的衬底、第一导电类型的外延层和位于其上的体区，体区具有第二导电类型；至少一个沟槽贯穿体区并延伸进入外延层；沟槽内壁衬有隔离介质层，导电电极位于沟槽中覆盖隔离介质层；第一导电类型的源区位于邻近沟槽的体区上部；它还具有位于紧邻沟槽下端的第二导电类型掺杂区，并且所述第二导电类型掺杂区被第一导电类型掺杂区包围，第一导电类型掺杂区的掺杂浓度高于外延层。本发明提供的沟槽DMOS器件相比传统沟槽DMOS器件具有更低的导通电阻，更易满足功率电子系统的应用要求。
文档编号H01L29/66GK101656269SQ200910072919
公开日2010年2月24日 申请日期2009年9月18日 优先权日2009年9月18日
发明者菲 曹, 杨晓冬, 颖 王, 超 程 申请人:哈尔滨工程大学