专利名称：芯片的布局结构与方法
技术领域：
本发明涉及一种芯片的布局结构与方法，特别是涉及堆叠芯片的布局结构与方 法。
背景技术：
在目前晶体管制造于单一芯片的技术正处于发展中，通过垂直方向布局堆叠芯 片，可让不同功能或不同工艺技术的芯片达到整合的目的，解决不同功能或不同种类晶体 管制造整合于单一芯片的困难。然而现今堆叠芯片中信号连线的布局方式为，在芯片正面 或背面利用线路重布技术(Redistribution Layer,RDL)绕线藉以改变信号接点位置，之后 再利用微凸块(Micro Bump)藉以使得堆叠芯片之间接合。据此，多个芯片之间的信号便可 以顺序通过这些绕线、接点、微凸块，以及穿透硅通孔(Through Silicon Via, TSV)来上下 传递。一般而言，这样技术在连接方式上可能会固定了堆叠芯片之间信号的传递模式。 也就是说，如果设计要求改变堆叠芯片的信号传递模式，除了需要改变微凸块的布局之外， 另一方面则必须重新全部改变芯片正面与背面的RDL绕线，藉以符合另一设计的要求。更 进一步而言，RDL的重新设计代表增加制造成本。
发明内容
本发明的目的是提供一种芯片布局结构，其两个导电通孔贯穿于芯片，芯片两侧 具有四个接点与四个导线，至少一个导电凸块耦接于上述至少一个接点，藉以使得四个接 点具有各种相互连接。本发明的目的是提供一种芯片布局方法，其两个导电通孔贯穿形成于芯片中，芯 片两侧形成四个接点与四个导线，至少一个导电凸块形成于上述至少一个接点，藉以使得 四个接点具有各种相互连接。为达到上述目的，本发明提供一芯片的布局结构，包括第1导电通孔、第2导电通 孔、第1芯片，以及第1接点至第8接点。第1导电通孔贯穿于第1芯片，其中第1导电通 孔包括第1接点与第2接点，第1接点位于第1芯片的第1侧，第2接点位于第1芯片的第 2侧，第1接点与第2接点在第1芯片的垂直方向部分或全部重叠。第2导电通孔贯穿于第 1芯片，其中第2导电通孔包括第3接点与第4接点，第3接点位于第1芯片的第1侧，第4 接点位于第1芯片的第2侧，第3接点与第4接点在第1芯片的垂直方向部分或全部重叠。 第5接点位于第1芯片的第1侧，第5接点与第3接点导通。第6接点位于第1芯片的第 2侧，第6接点与第2接点导通，且第6接点与第5接点在第1芯片的垂直方向部分或全部 重叠。第7接点位于第1芯片的第1侧，第7接点与第1接点导通。第8接点位于第1芯 片的第2侧，第8接点与第4接点导通，且第8接点与第7接点在第1芯片的垂直方向部分 或全部重叠。示范实施例揭露一芯片的布局方法，包括形成第1导电通孔于第1芯片，第1导电通孔贯穿于第1芯片，第1导电通孔包括第1接点与第2接点，第1接点位于第1芯片的 第1侧，第2接点位于第1芯片的第2侧，第1接点与第2接点在第1芯片的垂直方向部分 或全部重叠。形成第2导电通孔于第1芯片，第2导电通孔贯穿于第1芯片，第2导电通孔 包括第3接点与第4接点，第3接点位于第1芯片的第1侧，第4接点位于第1芯片的第2 侧，第3接点与第4接点在第1芯片的垂直方向部分或全部重叠。形成第5接点于第1芯 片的第1侧，第5接点与第3接点导通。形成第6接点于第1芯片的第2侧，第6接点与第 2接点导通，且第6接点与第5接点在第1芯片的垂直方向部分或全部重叠。形成第7接点 于第1芯片的第1侧，第7接点与第1接点导通。形成第8接点于第1芯片的第2侧，第8 接点与第4接点导通，且第8接点与第7接点在第1芯片的垂直方向部分或全部重叠。基于上述，在芯片布局结构上提出导电通孔的元件结构以及导线与导电凸块配置 方式。信号在堆叠芯片中，可通过各种导线与导电凸块所形成的路径中传输。当更新设计 时，仅需更新导电凸块配置方式即可达成需求。
图1A是一示范实施例芯片布局结构的示意图。图1B是图1A的局部放大立体图。图1C是图1A的局部放大另一立体图。图1D是图1A的局部放大另一立体图。图2A是现有芯片布局结构的示意图。图2B是现有芯片布局结构的另一示意图。图3A图是一示范实施例芯片布局结构的另一示意图。图3B图是一示范实施例芯片布局结构的另一示意图。图4是一示范实施例芯片布局结构于单接模式的示意图。图5是一示范实施例芯片布局结构于传输模式的示意6是一示范实施例芯片布局结构于广播模式的示意图。图7是一示范实施例芯片布局结构于交换模式的示意图。图8是一示范实施例芯片布局方法。主要元件符号说明100 芯片布局结构101 108、201 208 接点115、215、125、225 芯片216、217:导电凸块109、110、209、210、251 导电通孔241 输出元件242,243 输入元件111 114,211 214、231、232、233 导线221、222、223 信号线
具体实施例方式为让上述特征和优点能更明显易懂，下文特举示范实施例，并配合附图作详细说 明如下。图1A绘示一示范实施例芯片布局结构的示意图。图1B绘示图1A的局部放大立 体图。参照图1A与图1B，芯片布局结构100包括第1导电通孔109与第2导电通孔110， 其中导电通孔109与110贯穿于芯片115。在本实施示范例中，导电通孔109与110可为 穿透硅通孔(Through Silicon Via, TSV)，而形成双股穿透硅通孔(Twisted TSV)的元件 结构。导电通孔109包括第1接点101与第2接点105，而上述两个接点分别位于芯片115 上下侧。除此之外，接点101与接点105在芯片115的垂直方向呈现部分或全部重叠，而图 1A以全部重叠为例。另一方面，导电通孔110包括第3接点104与第4接点108，上述两个 接点也分别位于芯片115上下侧。更进一步而言，接点104与接点108在芯片115的垂直 方向呈现部分或全部重叠，而图1A也以全部重叠为例。芯片115的上侧配置第5接点102与第7接点103，其中接点102与接点104导通， 而接点103与接点101导通。导通的方式可利用第3导线113连接接点102与接点104，另 利用第1导线111连接接点103与接点101。另一方面，芯片115的下侧配置第6接点106 与第8接点107，其中接点106与接点105导通，而接点107与接点108导通。导通的方式 可利用第2导线112连接接点106与接点105，第4导线114连接接点107与接点108。更 进一步而言，接点102与接点106在芯片115的垂直方向呈现部分或全部重叠，而接点103与 接点107在芯片115的垂直方向呈现部分或全部重叠，在图1A中所示的是以全部重叠为例。据此，通过多个接点、多个导电通孔与多个导线所形成的各种路径，信号(未绘 示)可由芯片115上侧传输至芯片115下侧。除此之外，导线111 导线114在芯片115的 垂直方向可有各种布局的方式，藉以形成各种信号传输路径。例如在芯片115的垂直方向 上，导线111与导线112可成任意角度、非平行、或是90度。导线113与导线114也可在芯 片115的垂直方向根据上述方式布局。更进一步而言，在芯片115的垂直方向上，布局方式 也可为导线111与导线112垂直、导线112与导线113垂直，且导线113与导线114垂直。除了图1B所绘示的局部放大立体图之外，芯片布局结构100也有其他可能的布局 方式。图1C与图1D绘示图1A的局部放大另一立体图。参照图1C，接点101 104在芯片 115上侧，以及接点105 108在芯片115下侧，皆以直线排列的方式布局，因此导线111可 以采用弯曲布局的方式绕过接点102，而导线113可以利用弯曲布局的方式绕过接点104。 另一方面，参照图1D，接点101 104在芯片115上侧，以及接点105 108在芯片115下 侧，皆以图1D所示的方式布局，因此导线111 114也有相对应的布局。更进一步而言，图 1C、图1D与图1B在芯片115的垂直方向可采用相同的设计方式。换句话说，在芯片115的 垂直方向上，接点101与接点105部分或全部重叠，接点104与接点108部分或全部重叠， 接点102与接点106部分或全部重叠，而接点103与接点107部分或全部重叠。根据上述本示范实施例所述的芯片布局结构，相比于现有技术在实际芯片布局的 应用上可减少布局成本。图2A绘示现有芯片布局结构的示意图。参照图2A，芯片125包 括输出元件241，其中输出元件241可为芯片125内部的输出电路。输出元件241要送出 信号(未绘示)至芯片225的输入元件243，则信号可通过芯片125中的信号线221、导线 231与导电通孔251传送至芯片125的下侧。继而，信号再通过导线232、导电凸块216与导线233传送至芯片225的上侧，并在最后经由信号线223传送至输入元件243。图2B绘示现有芯片布局结构的另一示意图。参照图2B，在电路设计的过程中可能 会需要更新原本的设计。对照图2A与图2B，在图2A原本的设计为输出元件241要送出信 号至芯片225的输入元件243。更新的设计如图2B，此时输出元件241要送出信号至芯片 225的输入元件242。因此需要更新的部分包括导线232、导线233与导电凸块216。更进 一步而言，更新设计必须改变图2A针对导线232与导线233的RDL绕线，并且更新导电凸 块216的配置，藉以符合图2B的布局，增加制造成本。另一方面，本示范实施例所述的芯片布局结构，实际芯片布局的应用上可减少制 造成本。图3A绘示一示范实施例芯片布局结构的另一示意图。参照图3A，芯片115包括如 前述所说明的本示范实施例芯片布局结构，而芯片215包括接点205 208。更进一步而 言，输出元件241要送出信号(未绘示)至芯片215的输入元件243，则信号可通过芯片115 中的信号线221、导线231、接点101、导电通孔109、接点105与接点106传送至芯片115的 下侧。继而，信号再通过导电凸块216、接点206与信号线223传送至输入元件243。图3B绘示一示范实施例芯片布局结构的另一示意图。在电路设计的过程中可能 会需要更新原本的设计，原本的设计如图3A所示，而更新的设计如图3B所示。对照图3A 与图3B，此时输出元件241要送出信号至芯片215的输入元件242。因此需要更新的部分 仅包括导电凸块216的布局。相比于现有技术可以减少制造成本。根据前述芯片布局结构所述，当多个芯片进行堆叠时，为了要让信号穿透于堆叠 的芯片之间，因此需要形成导电凸块于各层芯片之间，并利用导电凸块耦接于各层芯片的 接点，藉以使得信号可具有各种路径穿透于堆叠芯片间。更进一步而言，在单一芯片的设计 上，可以采用导电凸块达成耦接接点的目的。本示范实施例中以堆叠上下两个芯片115与 215为例，并在芯片115与215的对应位置各自配置有上述双股穿透硅通孔结构(即芯片布 局结构100)。依据导电凸块的安排方式分为以下五种连接模式。单接樽式图4绘示一示范实施例芯片布局结构于单接模式的示意图。在单接模式下，两个 芯片之间仅利用一个导电凸块连接。参照图4，芯片115的下侧与芯片215的上侧之间具有 导电凸块216，其中导电凸块216可选择性地耦接于两个接点之间，例如接点106与第5接 点202之间，或接点108与第3接点204之间，或接点107与第7接点203之间。在本实施 示范例中，导电凸块216耦接于接点105与第1接点201之间。根据图4所绘示单接模式，芯片115的接点101、103、105、106与芯片215的接点 201、203、205、206相互连接，因此在芯片115的信号(未绘示)可从接点101 (或接点103) 经由导电通孔109与导电凸块216而被传送到芯片215的接点201与203，甚至进一步地经 由第3导电通孔209而被传送到第2接点205与第6接点206。更进一步而言，当仅将导电 凸块216改耦接于接点106与接点202之间，或改耦接于接点107与接点203之间，或改耦 接于接点108与接点204之间时，上述耦接方式形成的路径可以被对应地改变。传输模式图5绘示一示范实施例芯片布局结构于传输模式的示意图。在传输模式下，两个 芯片之间利用两个导电凸块连接，每个导电凸块耦接两个芯片的导电通孔。参照图5，芯片 115的下侧与芯片215的上侧之间具有导电凸块216与导电凸块217，其中导电凸块216耦
8接于导电通孔109的接点105与导电通孔209的接点201之间，而导电凸块217耦接于导 电通孔110的接点108与第4导电通孔210的接点204之间。据此，芯片115的接点101、 接点103、接点105、接点106与芯片215的接点201、接点203、接点205、接点206相互连 接。另一方面，芯片115的接点102、接点104、接点107、接点108与芯片215的接点202、 接点204、第8接点207、第4接点208相互连接。广播樽式图6绘示一示范实施例芯片布局结构于广播模式的示意图。在广播模式下，两个 芯片之间利用两个导电凸块216与217连接，其中一导电凸块216耦接于接点105与201 之间，而另一导电凸块217则耦接于接106与202之间。据此，在芯片115的信号可从接点 101 (或接点103)经由导电通孔109、导电凸块216与导电凸块217而被传送到芯片215的 接点201、202、203与204，甚至进一步地经由导电通孔209与210而被传送到接点205、206、 207 与 208。通过改变导电凸块216与217的位置，可以实现不同的广播路径。例如，将导电凸 块216改配置于接点107与203之间，而将导电凸块217改配置于接点108与204之间，则 在芯片115的信号可从接点104(或接点102)经由导电通孔110而被传送到芯片215的接 点201、202、203与204。又例如，若将导电凸块216配置于接点105与201之间，而将导电 凸块217改配置于接点107与203之间，则在芯片215的信号可从接点205 (或接点206) 经由导电通孔209而被传送到芯片115的接点105、106、107与108，甚至进一步地经由导电 通孔109与110而被传送到接点101、102、103与104。交换模式图7绘示一示范实施例芯片布局结构于交换模式的示意图。在交换模式下，两个 芯片之间利用两个导电凸块连接，其中两个导电凸块所有耦接的接点皆不是导电通孔的接 点。参照图7，导电凸块216耦接于接点106与接点202之间，而导电凸块217耦接于接点 107与接点203之间，其中接点106、接点202、接点107与接点203皆不是导电通孔的接点。 据此，芯片115的接点101、接点103、接点105、接点106与芯片215的接点202、接点204、 接点207、接点208相互连接。此外，芯片115的接点102、接点104、接点107、接点108与 芯片215的接点201、接点203、接点205、接点206相互连接。空接模式基于芯片布局结构的设计考虑，空接模式为在两芯片之间不存在导电凸块。参照 图4，空接模式中芯片115与芯片215不存在导电凸块216，因此芯片115的接点便不会与芯 片215的接点相互连接。更进一步而言，芯片115的接点上的信号便不会传输至芯片215。除了上述各种连接模式之外，芯片布局结构也可以有其他的设计。例如至少一个 导电凸块耦接于一个芯片的至少一个接点。以图3A为例，芯片115包括一个导电凸块216， 而进一步的设计则可以在芯片115上的接点101 108耦接至少一个导电凸块。另一方面， 基于设计考虑，两个芯片之间可形成至少一个导电凸块，藉以耦接两个芯片至少一个接点。 图4的芯片布局结构仅包括一个导电凸块，而图5 图7的芯片布局结构可包括两个导电 凸块。而进一步的设计可以在两个芯片之间可形成三个或四个导电凸块，藉以使两芯片的 接点耦接。根据前述芯片布局结构所述，图8绘示一示范实施例芯片布局方法。参照图8，贯穿形成导电通孔109于芯片115，导电通孔109包括接点101与接点105，上述两个接点分 别位于芯片115的上下侧，并且在芯片115的垂直方向部分或全部重叠(步骤S600)。贯穿 形成导电通孔110于芯片115，导电通孔110包括接点104与接点108，上述两个接点分别 位于芯片115上下侧，并且在芯片115的垂直方向部分或全部重叠(步骤S602)。形成接点 102于芯片115上侧，接点102与接点104导通(步骤S604)。形成接点103于芯片115上 侧，接点103与接点101导通(步骤S606)。形成接点106于芯片115下侧，接点106与接点105导通，且接点106与接点102 在芯片115的垂直方向部分或全部重叠(步骤S608)。形成接点107于芯片115下侧，接点 107与接点108导通，且接点107与接点103在芯片115的垂直方向部分或全部重叠(步 骤S610)。贯穿形成导电通孔209于芯片215，导电通孔209包括接点201与接点205，上 述两个接点分别位于芯片215的上下侧，并且在芯片215的垂直方向部分或全部重叠(步 骤S612)。贯穿形成导电通孔210于芯片215，导电通孔210包括接点204与接点208，上 述两个接点分别位于芯片215上下侧，并且在芯片215的垂直方向部分或全部重叠(步骤 S614)。形成接点202于芯片215上侧，接点202与接点204导通(步骤S616)。形成接点 203于芯片215上侧，接点203与接点201导通(步骤S618)。形成接点206于芯片215下 侧，接点206与接点205导通，且接点206与接点202在芯片215的垂直方向部分或全部重 叠(步骤S620)。形成接点207于芯片215下侧，接点207与接点208导通，且接点207与 接点203在芯片215的垂直方向部分或全部重叠(步骤S624)。形成至少一个导电凸块耦 接于上述接点的至少一个接点(步骤S626)。根据前述芯片布局结构，以及所形成各种连接模式的说明，在实际芯片布局的应 用设计上可减少布局成本。以图5的传输模式与图7的交换模式为例，传输模式与交换模 式形成不同的路径。若是原本的芯片布局结构采用图5的传输模式，则接点102可通过接 点104、接点108、接点204、接点208，进而连接至接点208。此时若是要更新设计，使得接 点102连接至接点206，则现有技术会使得芯片115与芯片215的正面与背面全部重新进行 RDL绕线，并且更新导电凸块的布局，藉以符合改变设计的要求。根据本实施示范例的说明， 则仅需改变导电凸块配置的方式便可达到更新设计的要求。详而言之，只要把更新图5传 输模式中的导电凸块配置，并形成图7交换模式的导电凸块配置，此时接点102便可通过、 接点108、接点107、接点107、接点203、接点201、接点205，进而连接至接点206，达到更新 设计的要求。综上所述，上述的芯片布局结构提供了导电通孔的元件结构以及导线与导电凸块 配置方式。通过导线的配置与导电通孔的元件结构，信号在芯片中具有各种的传输路径。通 过芯片布局结构与导电凸块配置方式，信号在堆叠芯片中，可通过各种连接模式所形成的 路径中传输。当更新设计时，仅需更新导电凸块配置方式即可达成需求。虽然已以示范实施例公开如上，但其并非用以限定本发明，任何所属技术领域中 的技术人员，在不脱离本发明的精神和范围内，当可根据上述的示范实施例所教导、公开或 暗示的内容作些许的更动与润饰，故专利保护范围应当以权利要求所界定的范围为准。
10
权利要求
一种芯片的布局结构，其特征在于，包括一第1导电通孔，贯穿于一第1芯片，其中该第1导电通孔包括一第1接点与一第2接点，该第1接点位于该第1芯片的一第1侧，该第2接点位于该第1芯片的一第2侧，该第1接点与该第2接点在该第1芯片的垂直方向部分或全部重叠；一第2导电通孔，贯穿于该第1芯片，其中该第2导电通孔包括一第3接点与一第4接点，该第3接点位于该第1芯片的该第1侧，该第4接点位于该第1芯片的该第2侧，该第3接点与该第4接点在该第1芯片的垂直方向部分或全部重叠；一第5接点，位于该第1芯片的该第1侧，该第5接点与该第3接点导通；一第6接点，位于该第1芯片的该第2侧，该第6接点与该第2接点导通，且该第6接点与该第5接点在该第1芯片的垂直方向部分或全部重叠；一第7接点，位于该第1芯片的该第1侧，该第7接点与该第1接点导通；以及一第8接点，位于该第1芯片的该第2侧，该第8接点与该第4接点导通，且该第8接点与该第7接点在该第1芯片的垂直方向部分或全部重叠。
2.根据权利要求1所述的芯片的布局结构，其特征在于，更包括至少一个导电凸块，上 述导电凸块耦接于该第1接点至该第8接点的至少一个接点。
3.根据权利要求1所述的芯片的布局结构，其特征在于，更包括一第3导电通孔，贯穿于一第2芯片，其中该第3导电通孔包括一第9接点与一第10 接点，该第9接点位于该第2芯片的一第1侧，该第10接点位于该第2芯片的一第2侧，该 第9接点与该第10接点在该第2芯片的垂直方向部分或全部重叠；一第4导电通孔，贯穿于该第2芯片，其中该第4导电通孔包括一第11接点与一第12 接点，该第11接点位于该第2芯片的该第1侧，该第12接点位于该第2芯片的该第2侧， 该第U接点与该第12接点在该第2芯片的垂直方向部分或全部重叠；一第13接点，位于该第2芯片的该第1侧，该第13接点与该第11接点导通； 一第14接点，位于该第2芯片的该第2侧，该第14接点与该第10接点导通，且该第14 接点与该第13接点在该第2芯片的垂直方向部分或全部重叠；一第15接点，位于该第2芯片的该第1侧，该第15接点与该第9接点导通；以及 一第16接点，位于该第2芯片的该第2侧，该第16接点与该第12接点导通，且该第16 接点与该第15接点在该第2芯片的垂直方向部分或全部重叠。
4.根据权利要求3所述的芯片的布局结构，其特征在于，更包括一导电凸块，该导电凸 块耦接于该第2接点与该第9接点之间。
5.根据权利要求3所述的芯片的布局结构，其特征在于，更包括一导电凸块，该导电凸 块耦接于该第4接点与该第11接点之间。
6.根据权利要求3所述的芯片的布局结构，其特征在于，更包括一导电凸块，该导电凸 块耦接于该第6接点与该第13接点之间。
7.根据权利要求3所述的芯片的布局结构，其特征在于，更包括一导电凸块，该导电凸 块耦接于该第8接点与该第15接点之间。
8.根据权利要求3所述的芯片的布局结构，其特征在于，更包括至少一个导电凸块，上 述导电凸块耦接于该第1接点至该第8接点的至少一个接点与该第9接点至该第16接点 的至少一个接点之间。
9.根据权利要求1所述的芯片的布局结构，其特征在于，更包括一第1导线与一第2导 线，其中该第7接点与该第1接点利用该第1导线导通，该第6接点与该第2接点利用该第 2导线导通。
10.根据权利要求9所述的芯片的布局结构，其特征在于，其中该第1导线与该第2导 线在该第1芯片的垂直方向非平行。
11.根据权利要求10所述的芯片的布局结构，其特征在于，其中在该第1芯片的垂直方 向该第1导线与该第2导线相互垂直。
12.根据权利要求9所述的芯片的布局结构，其特征在于，更包括一第3导线与一第4 导线，其中该第5接点与该第3接点利用该第3导线导通，该第8接点与该第4接点利用该 第4导线导通。
13.根据权利要求12所述的芯片的布局结构，其特征在于，其中在该第1芯片的垂直方 向上，该第1导线与该第2导线相互垂直，该第3导线与该第4导线相互垂直，该第2导线 与该第3导线相互垂直。
14.一种芯片的布局方法，其特征在于，包括形成一第1导电通孔于一第1芯片，该第1导电通孔贯穿于该第1芯片，该第1导电通 孔包括一第1接点与一第2接点，该第1接点位于该第1芯片的一第1侧，该第2接点位于 该第1芯片的一第2侧，该第1接点与该第2接点在该第1芯片的垂直方向部分或全部重 叠；形成一第2导电通孔于该第1芯片，该第2导电通孔贯穿于该第1芯片，该第2导电通 孔包括一第3接点与一第4接点，该第3接点位于该第1芯片的该第1侧，该第4接点位于 该第1芯片的该第2侧，该第3接点与该第4接点在该第1芯片的垂直方向部分或全部重 叠；形成一第5接点于该第1芯片的该第1侧，该第5接点与该第3接点导通；形成一第6接点于该第1芯片的该第2侧，该第6接点与该第2接点导通，且该第6接 点与该第5接点在该第1芯片的垂直方向部分或全部重叠；形成一第7接点于该第1芯片的该第1侧，该第7接点与该第1接点导通；以及形成一第8接点于该第1芯片的该第2侧，该第8接点与该第4接点导通，且该第8接 点与该第7接点在该第1芯片的垂直方向部分或全部重叠。
15.根据权利要求14所述的芯片的布局方法，其特征在于，更包括形成一第3导电通孔于一第2芯片，该第3导电通孔贯穿于该第2芯片，该第3导电通 孔包括一第9接点与一第10接点，该第9接点位于该第2芯片的一第1侧，该第10接点位 于该第2芯片的一第2侧，该第9接点与该第10接点在该第2芯片的垂直方向部分或全部 重叠；形成一第4导电通孔于该第2芯片，该第4导电通孔贯穿于该第2芯片，该第4导电通 孔包括一第11接点与一第12接点，该第11接点位于该第2芯片的该第1侧，该第12接点 位于该第2芯片的该第2侧，该第11接点与该第12接点在该第2芯片的垂直方向部分或全部重叠；形成一第13接点于该第2芯片的该第1侧，该第13接点与该第11接点导通；形成一第14接点于该第2芯片的该第2侧，该第14接点与该第10接点导通，且该第14接点与该第13接点在该第2芯片的垂直方向部分或全部重叠；形成一第15接点于该第2芯片的该第1侧，该第15接点与该第9接点导通；以及 形成一第16接点于该第2芯片的该第2侧，该第16接点与该第12接点导通，且该第 16接点与该第15接点在该第2芯片的垂直方向部分或全部重叠。
16.根据权利要求15所述的芯片的布局方法，其特征在于，更包括形成一第1导电凸块于该第1芯片的该第2侧与该第2芯片的该第1侧之间，藉以使 得该第2接点与该第9接点导通。
17.根据权利要求16所述的芯片的布局方法，其特征在于，更包括形成一第2导电凸块于该第1芯片的该第2侧与该第2芯片的该第1侧之间，藉以使 得该第4接点与该第16接点导通、该第6接点与该第13接点导通，或该第8接点与该第15 接点导通。
18.根据权利要求15所述的芯片的布局方法，其特征在于，更包括形成一第1导电凸块于该第1芯片的该第2侧与该第2芯片的该第1侧之间，藉以使 得该第6接点与该第13接点导通。
19.根据权利要求18所述的芯片的布局方法，其特征在于，更包括形成一第2导电凸块于该第1芯片的该第2侧与该第2芯片的该第1侧之间，藉以使 得该第8接点与该第15接点导通。
全文摘要
一种芯片布局结构与方法。芯片布局结构包括第1导电通孔、第2导电通孔、芯片，以及八个接点。第1导电通孔与第2导电通孔贯穿于芯片。第1导电通孔包括第1接点与第2接点，而第2导电通孔包括第3接点与第4接点。第5接点与第3接点导通。第6接点与第2接点导通。第7接点与第1接点导通。第8接点与第4接点导通。在芯片的垂直方向上，第1接点与第2接点部分或全部重叠，第3接点与第4接点部分或全部重叠，第6接点与第5接点部分或全部重叠，第8接点与第7接点部分或全部重叠。
文档编号H01L21/60GK101866892SQ200910135330
公开日2010年10月20日 申请日期2009年4月20日 优先权日2009年4月20日
发明者周永发, 蒯定明 申请人:财团法人工业技术研究院