专利名称：电子元器件的制作方法
技术领域：
本发明涉及电子元器件，特别涉及具备内置了线圈的层叠体的电子元器件。
背景技术：
作为现有的电子元器件，例如，已知有专利文献1中记载的层叠型电感。图6是该层叠型电感100的分解立体图。 如图6所示，层叠型电感100由陶瓷片102a 102h及线圈导体104a 104d构成。陶瓷片102a 102h相互层叠而构成层叠体。在层叠体的彼此相对的侧面中，分别设置未图示的外部电极。 线圈导体104a 104d是将圆环的一部分切除的形状的线状电极，彼此连接而构成线圈。线圈导体104a与具有相同形状的线圈导体104b并联连接。线圈导体104c与具有相同形状的线圈导体104d并联连接。 在具有上述结构的层叠型电感IOO中，线圈导体104a和104b并联连接，且线圈导体104c和104d并联连接。因此，层叠型电感100与未设置线圈导体104b、104d的层叠型电感相比，具有较低的直流电阻值。结果使层叠型电感100的电流容量增大。
然而，层叠型电感100存在下文所述的谐振频率降低的问题。更详细地说，线圈导体104a 104d与未图示的外部电极相对。因此，线圈导体104a 104d和外部电极之间产生寄生电容。特别是层叠型电感100中，由于线圈导体104a 104d并联连接，因此，与未设置线圈导体104b、104d的层叠型电感相比，线圈导体104a 104d与外部电极相对的面积增大。因此，层叠型电感100中，寄生电容的增大而使得谐振频率的降低更加明显。
专利文献1 :日本专利特开平11-97244号公报
发明内容
因此，本发明的目的在于提供一种既可以确保大的电流容量、又可以抑制谐振频率降低的电子元器件。 本发明的一个方式的电子元器件的特征在于，包括层叠体，该层叠体由多个绝缘层层叠形成；两个外部电极，这两个外部电极沿所述层叠体的层叠方向延伸，并且设置于该层叠体的彼此相对的侧面；以及多个线圈导体，这多个线圈导体与所述绝缘层一起层叠而形成线圈，未与所述外部电极连接的所述线圈导体分别与具有相同形状的所述线圈导体相
互并联连接，与所述外部电极连接的所述线圈导体的至少一方不与具有相同形状的所述线圈导体并联连接。 根据本发明，既可以确保大的电流容量，又可以抑制谐振频率的降低。
图1是一个实施方式所涉及的电子元器件的立体图。 图2是一个实施方式所涉及的电子元器件的层叠体的分解立体图。
图3是第一模型的分解图。 图4是第二模型的分解图。 图5是表示仿真结果的曲线图。 图6是专利文献1中记载的层叠型电感的分解立体图。 标号说明 L 线圈 bl bl6 通孔导体 10 电子元器件 12 层叠体 14a、14b 外部电极 16a 16n 绝缘层 18a 181 线圈导体 20a、20b 引出部
具体实施例方式
下面，说明本发明实施方式所涉及的电子元器件。[OO27](电子元器件的结构) 下面，参照
本发明的一个实施方式所涉及的电子元器件10。图1是一个实施方式所涉及的电子元器件10的立体图。图2是一个实施方式所涉及的电子元器件10的层叠体12的分解立体图。下面，将电子元器件10的层叠方向定义为z轴方向，将沿电子元器件10的长边的方向定义为x轴方向，将沿电子元器件10的短边的方向定义为y轴方向。x轴、y轴和z轴相互正交。 如图1所示，电子元器件10具备层叠体12及外部电极14a、14b。层叠体12具有长方体的形状，内置有线圈L。外部电极14a、14b分别与线圈L电连接，沿z轴方向延伸，并且设置于层叠体12的彼此相对的侧面。本实施方式中，将外部电极14a、14b设置成覆盖位于x轴方向两端的两个侧面。 如图2所示，层叠体12由绝缘层16a 16n在z轴方向上层叠而构成。绝缘层16a 16n由以玻璃为主成分的材料制作而成，具有长方形的形状。下面，当指出个别的绝缘层16时，在参考标号的后面添加字母，当对绝缘层16统称时，省略参考标号后面的字母。
如图2所示，线圈L是一边回转、一边沿z轴方向前进的螺旋状线圈，包括线圈导体18a 181及通孔导体bl b16。下面，当指出个别的线圈导体18时，在参考标号的后面添加字母，当对这些线圈导体18统称时，省略参考标号后面的字母。
如图2所示，线圈导体18a 181分别形成于绝缘层16b 16m的主平面上，与绝缘层16a 16n —起进行层叠。各线圈导体18由银(Ag)构成的导电性材料形成，具有3/4圈的长度。另外，如图2所示，设置于z轴方向上最靠正方向一侧的线圈导体18a包括引出部20a，设置于z轴方向上最靠负方向一侧的线圈导体181包括引出部20b。而且，线圈导体18a、181分别通过引出部20a、20b直接与外部电极14a、14b连接。未与外部电极14a、14b直接连接的线圈导体18b、18k中，在z轴方向上相邻的两个线圈导体18彼此具有相同的形状，互相并联连接。与外部电极14a、14b直接连接的线圈导体18a、181在绝缘层16b、16m上形成一层，与外部电极14a、14b的连接也是在一层上进行。即，对于与外部电极14a、 14b直接连接的线圈导体18a、 181，由于并未在z轴方向上与之相邻的位置处设置相同形状 的线圈导体18，因此，未与相同形状的线圈导体18并联连接。 如图2所示，通孔导体bl b16分别形成为在z轴方向上贯通绝缘层16b 161。 当将绝缘层16层叠时，通孔导体bl b16起到作为连接相邻线圈导体18的端部的连接部 的功能。更详细地说，通孔导体bl将线圈导体18a的端部内未设置引出部20a的一个端部、 与线圈导体18b的端部连接。通孔导体b2、 b3分别连接线圈导体18b、18c的两端。从而， 线圈导体18b、 18c相互并联连接。通孔导体b4将线圈导体18c的端部内与通孔导体b3连 接的一个端部、与线圈导体18d的端部连接。通孔导体b5、 b6分别连接线圈导体18d、18e 的两端。从而，线圈导体18d、18e相互并联连接。通孔导体b7将线圈导体18e的端部内与 通孔导体b6连接的一个端部、与线圈导体18f的端部连接。通孔导体b8、b9分别连接线圈 导体18f、18g的两端。从而，线圈导体18f、18g相互并联连接。通孔导体blO将线圈导体 18g的端部内与通孔导体b9连接的一个端部、与线圈导体18h的端部连接。通孔导体bll、 bl2分别连接线圈导体18h、18i的两端。从而，线圈导体18h、18i相互并联连接。通孔导 体bl3将线圈导体18i的端部内与通孔导体bl2连接的一个端部、与线圈导体18j的端部 连接。通孔导体bl4、 bl5分别连接线圈导体18j、18k的两端。从而，线圈导体18j、18k相 互并联连接。通孔导体b16将线圈导体18k的端部内与通孔导体b15连接的一个端部、与 线圈导体181的端部内未设置引出部20b的一个端部连接。 将上述结构的绝缘层16a 16n按照该顺序，沿z轴方向从上到下排列而层叠。从 而，在层叠体12内，形成具有沿z轴方向延伸的线圈轴、且具有双重螺旋结构的线圈L。但 是，线圈L的位于z轴方向最靠正方向一侧及最靠负方向一侧的线圈导体18a、181无双重 螺旋结构。(电子元器件的制造方法) 下面，参照
电子元器件10的制造方法。以下，说明同时制造多个电子元 器件10时的电子元器件10的制造方法。 首先，在薄膜状基材(图2中未图示)上涂布糊状绝缘性材料，对整个面进行紫外 线曝光，从而形成绝缘层16m、16n。然后，在绝缘层16m上涂布糊状导电性材料，对其进行曝 光及显影，从而形成线圈导体181。 接着，在绝缘层16m、线圈导体181上涂布糊状绝缘性材料。然后，通过曝光及显 影，形成绝缘层161，该绝缘层161在通孔导体bl6的位置上设置了通 L。接下来，在绝缘层 161上涂布糊状导电性材料，对其进行曝光及显影，从而形成线圈导体18k及通孔导体b16。 然后，重复进行与形成绝缘层161、线圈导体18k及通孔导体bl6的工序相同的工序，形成绝 缘层16c 16k、线圈导体18b 18j、以及通孔导体b2 b15。 形成了线圈导体18b及通孔导体b2后，在绝缘层16c及线圈导体18b上涂布糊状 绝缘性材料。然后，通过曝光及显影，形成绝缘层16b，该绝缘层16b在通孔导体bl的位置 上设置了通孔。接下来，在绝缘层16b上涂布糊状导电性材料，对其进行曝光及显影，从而 形成线圈导体18a及通孔导体bl。 然后，在绝缘层16b、线圈导体18a上涂布糊状绝缘性材料，对整个面进行紫外线 曝光，从而形成绝缘层16a。由此，制作完成由多个层叠体12构成的母层叠体。
接着，通过切断母层叠体，将其切成分立的层叠体12。然后，以预定的温度及时间 对层叠体12进行烧成。 接着，利用滚磨筒对层叠体12实施研磨，进行边角磨圆或去飞边，并且使引出部 20a、20b从层叠体12露出。 然后，将层叠体12的侧面浸入银浆并进行烧接，从而形成银电极。最后，在银电极 上镀敷Ni、Cu、Zn等，从而形成外部电极14a、14b。经过上述工序，完成电子元器件10。
(效果) 如下文所述，利用电子元器件10，既可以确保大的电流容量，又可以抑制谐振频率 的降低。更详细地说，线圈导体18b 18k中，在z轴方向上相邻的两个线圈导体18彼此 具有相同的形状，且互相并联连接。因此，降低了线圈L的直流电阻值，从而在电子元器件 10中，可以确保大的电流容量。 但是，电子元器件10具有上文所述的双重螺旋结构。因此，线圈导体18b 18k被 设置成每两个线圈导体18具有相同的形状且在z轴方向上相邻。因而，电子元器件10与 通常单重螺旋结构的电子元器件相比，其线圈导体18与外部电极14的相对面积增大。
因此，电子元器件10中，线圈导体18a、181未与具有相同形状的线圈导体18连 接。更具体而言，线圈导体18a与外部电极14b的电位差，在线圈导体18a 181中最大。 因此，线圈导体18a与外部电极14b之间产生的寄生电容，与线圈导体18b 181与外部电 极14b之间产生的寄生电容相比，对谐振频率的影响更大。同样地，线圈导体181与外部电 极14a的电位差，在线圈导体18a 181中也最大。因此，线圈导体181与外部电极14a之 间产生的寄生电容，与线圈导体18a 18k与外部电极14a之间产生的寄生电容相比，对谐 振频率的影响更大。因此，电子元器件10中，线圈导体18a、18b未与具有相同形状的线圈 导体18连接。从而，除了线圈导体18a、181以外，不存在与线圈导体18a、181电位相同的 线圈导体18。其结果，电子元器件10中，可以有效地抑制因寄生电容增大而导致的谐振频 率降低。 为进一步明确电子元器件10具有的效果，本发明申请人进行了下面说明的计算 机仿真。具体而言，制造了具有图3所示结构的电子元器件(第一模型)、以及具有图4所 示结构的电子元器件(第二模型)。图3和图4分别是第一模型和第二模型的分解图。第 一模型相当于现有的电子元器件，具有以下结构即，所有线圈导体每两个具有相同形状， 并且相互并联连接。第二模型相当于电子元器件10，具有以下结构S卩，除了与外部电极连 接的线圈导体以外，其它线圈导体每两个具有相同形状，并且相互并联连接。第一模型和第 二模型的尺寸为0. 6mmX0. 3mmX0. 3mm，线圈导体是厚度为9 y m的银电极。
在本计算机仿真中，通过改变对第一模型和第二模型输入的信号的频率，计算出 第一模型和第二模型的电感值。图5是表示仿真结果的曲线图。纵轴表示电感值，横轴表 示频率。 如图5所示，对于第一模型，当具有6. 6GHz频率的信号输入时，电感值为0。这表 示第一模型的谐振频率为6. 6GHz。另一方面，对于第二模型，当具有7. 2GHz频率的信号输 入时，电感值为0。这表示第二模型的谐振频率为7.2GHz。由此可知，第二模型具有高于第 一模型的谐振频率。因此，通过本仿真可知，电子元器件10可以有效地抑制因寄生电容增 大而导致的谐振频率降低。[OO51](其他实施方式) 此外，电子元器件10并不限于所述实施方式，也可以在其要点范围内进行变更。 例如，线圈导体18的圈数或线圈L的圈数并不限于图2所示的情况。 另外，图2所示的电子元器件10的层叠体12中，线圈导体18a、181的双方均未与 具有相同形状的线圈导体18连接。但只要线圈导体18a、181中至少一方线圈导体18a、181 不与具有相同形状的线圈导体18连接即可。
权利要求
一种电子元器件，其特征在于，包括层叠体，该层叠体由多个绝缘层层叠形成；两个外部电极，该两个外部电极沿所述层叠体的层叠方向延伸，且设置于该层叠体的彼此相对的侧面；以及多个线圈导体，该多个线圈导体与所述绝缘层一起层叠而形成线圈，不与所述外部电极连接的所述线圈导体分别与具有相同形状的所述线圈导体相互并联连接，与所述外部电极连接的所述线圈导体中的至少一个不与具有相同形状的所述线圈导体并联连接。
全文摘要
本发明提供一种既可以确保大的电流容量、又可以抑制谐振频率降低的电子元器件。层叠体(12)由多个绝缘层(16a～16n)层叠形成。外部电极沿z轴方向延伸，且设置于该层叠体(12)的彼此相对的侧面。线圈导体(18a～18l)与绝缘层(16a～16n)一起层叠而形成线圈(L)。多个线圈导体(18a～18l)分别设置成与具有相同形状的线圈导体(18)相邻，并且相互并联连接。与外部电极连接的线圈导体(18a、18l)未与具有相同形状的线圈导体(18)并联连接。
文档编号H01F37/00GK101728055SQ20091020796
公开日2010年6月9日 申请日期2009年10月29日 优先权日2008年10月30日
发明者三好弘己, 杉山真一郎, 竹泽香织, 米田昌行 申请人:株式会社村田制作所