专利名称：具有降低的腐蚀敏感度的工艺套件的制作方法
技术领域：
本发明的实施例一般的涉及半导体处理设备，更具体的涉及用于半导体处理腔室的工艺套件。
背景技术：
在处理腔室中的半导体处理过程中，工艺套件可以放置在衬底周围或衬底支撑件的暴露表面之上，以防止暴露表面受到处理环境(例如形成于处理腔室中的等离子体)的影响。因此，工艺套件可被等离子体所腐蚀。不幸地，有些工艺会受到工艺套件腐蚀的影响。例如，由于工艺套件腐蚀导致在邻近衬底的周围边缘处电场的形状的改变，需要在邻近衬底表面处使用电场的蚀刻工艺会受到工艺套件腐蚀的影响。这些变化会导致不期望的结果，例如在高深宽比的蚀刻工艺中增加倾斜角(定义为与衬底中所蚀刻的特征的垂直方向所夹的角度)。此外，这些传统的工艺套件具有较短的使用寿命且需要频繁的更换以保持在蚀刻工艺中有令人满意的结果。因而，本领域中需要具有降低的腐蚀敏感度和/或提高的使用寿命的工艺套件。
发明内容
本发明提供了用于半导体处理腔室的工艺套件。在一些实施例中，工艺套件包括主体，其构造成放置在衬底支撑件的周缘周围，并且所述主体具有侧壁，所述侧壁限定了与衬底支撑件的中间区域相对应的开口 ；和唇部，其从主体的侧壁延伸至开口中，其中，唇部的上表面的一部分构造成在处理过程中放置在衬底下方，并且其中，主体的相对侧壁之间所测量的第一距离比横跨待放置在开口中的衬底的上表面的宽度大至少约7. 87毫米。在一些实施例中，唇部的上表面和主体的上表面之间所测量的第二距离至少约2. 3毫米。
以可详细了解本发明的前述特征的方式，通过参照实施例，可以对在上面简要概括的本发明进行更加具体的描述，其中部分实施例在附图中示出。但是，应当注意，因为本发明可采用其它等效实施方式，附图仅示出了本发明的典型实施例，因而不应视为对其范围的限制。图1示出了根据本发明的部分实施例的内置有工艺套件的蚀刻反应器的示意性侧视图。图2示出了根据本发明的部分实施例的工艺套件的部分侧视图。图3示出了根据本发明的部分实施例的工艺套件的俯视图。为了清楚起见，附图已简化且并非按照比例绘制。为了便于理解，已尽可能使用相同的附图标记表示各图共用的相同组件。期望一个实施例中的一些组件可有益的结合在其它实施例中。
具体实施例方式在此提供了用于半导体处理腔室的工艺套件。一般而言，在处理过程中，工艺套件可以在邻近衬底的边缘处有利地提供更均勻的电场，从而降低不期望的效果，如轮廓倾斜和均勻性。创造性的工艺套件还可以有利地提供降低的工艺套件的腐蚀敏感度，从而延长工艺套件的使用寿命。根据本发明的工艺套件构造成放置在处理腔室中的衬底支撑件上方。例如，图1 示出了可用于实施在此所述的本发明的实施例的示例性蚀刻反应器102的示意图。反应器
102可单独使用或更常用作集成半导体衬底处理系统的处理模块，或群集工具(未示出)，
㊣
例如可从 Santa Clara，California 的 Applied Materials, Inc.得到的 CENTURA.集成化
半导体晶片处理系统。适当的蚀刻反应器102的示例包括同样可从Applied Materials, Inc.得到的DPS 系列的半导体设备(例如DPS 、DPS II、DPS AE、DPS G3聚蚀刻器等)， ADVANTEDGE 系列的半导体设备(例如AdvantEdge、AdvantEdge G3)，或其它半导体设备 (如ENABLER 、E-MAX 等)。以上所列的半导体设备仅为示例性，其它蚀刻反应器和非蚀
刻设备(例如化学气相沉积(CVD)反应器，或其它半导体处理设备)可与在此描述的创造性工艺套件一起使用。反应器102包括具有导电性腔室壁130的处理腔室110，该导电性腔室壁130连接到电气接地134 ；至少一个螺线管部分112，其放置在腔室壁130外部。腔室壁130包括便于清洁腔室110的陶瓷衬里131。在每片晶片经处理之后，蚀刻工艺的副产物和残余物可轻易地从陶瓷衬里131移除。螺线管部分112由可产生至少5V的直流(DC)电源IM来控制。处理腔室110还包括与喷淋头132间隔分离的衬底支撑件116。衬底支撑件116包括静电卡盘126，该静电卡盘1 用于将衬底100维持在喷淋头132下方。喷淋头132可包括多个气体分布区，因而可使用特定的气体分布梯度来将各种气体提供至腔室110。喷淋头 132安装到与衬底支撑件116相对的上电极128。电极128耦合至射频(RF)源118。静电卡盘126通过与偏压源122耦合的匹配网络124，而由直流电源120和衬底支撑件116来控制。可选的，偏压源122可以是直流或脉冲直流源。上电极118通过阻抗变换器119(例如，四分之一波长的匹配短截线)耦合至射频(RF)源118。偏压源122通常能产生具有50kHz到13. 56MHz的可调谐频率和在0与5000瓦之间的功率的RF信号。射频源118通常能产生具有约160MHz的可调谐频率和在0与2000瓦之间的功率的RF信号。 腔室110的内部空间是经过节流阀127耦合到真空泵136的高真空容器。本领域技术人员将了解，其它形式的等离子体蚀刻腔室可用于实施本发明，包括反应离子蚀刻(RIE)腔室， 电子回旋共振(ECR)腔室等。工艺套件106设置在衬底支撑件116上并在衬底支撑件116上所设置的衬底100 的周围，以保护衬底支撑件116未被衬底100所覆盖的表面。工艺套件106可由适当的材料(例如硅(Si)、碳化硅(SiC)等)制造。在一些实施例中，和由硅(Si)制造的工艺套件相比，由碳化硅(SiC)制造的工艺套件106可延长工艺套件的使用寿命约25到约30个百分比。工艺套件106在图2中更详细的示出，图2示出了设置在衬底支撑件116上方的工艺套件106的部分侧视图。工艺套件106包括主体202，所述主体202构造成放置在衬底
4支撑件116的(或衬底支撑件116的静电卡盘126的)周围边缘上，并且所述主体202具有朝内径向延伸的唇部204，所述唇部204构造成部分的放置于衬底100背侧的下方。主体202可为环状，或可为由衬底支撑件116(和其上所支撑的衬底100)的形状所决定的任何适当形状。例如，衬底100可为圆形，如200毫米或300毫米的半导体晶片；或者，可为正方形，如用于制造太阳能电池或平面显示器的衬底。主体202包括下表面218和上表面210，所述下表面218和所述上表面210限定了工艺套件106的总厚度。下表面218通常构造成放置在衬底支撑件116(或静电卡盘126) 的相对表面上，正因如此，所述下表面218通常可为平面的。上表面210可与衬底100的上表面大致平行，或所述上表面210可构造成与衬底成一角度。例如，上表面可以是倾斜的， 或以其它方式构造，以在处理过程中减少衬底上的污染。例如，当工艺材料沉积在上表面 210上、和迁移并沉积在衬底100上时，污染物会出现。在一些实施例中，上表面210可以织构化，以在处理过程中保持其上沉积的工艺材料。主体202包含内侧壁206，所述内侧壁206限定了与衬底支撑件116的中央区域相对应的开口 208。在一些实施例中，例如，当构造用于直径300毫米的衬底时，开口 208的直径可以在约四7. 66到四7. 76毫米之间。其它直径或尺寸可以用于不同大小和/或几何形状的衬底。在一些实施例中，如图2中所示，衬底支撑件116的上表面(例如静电卡盘1 的一部分)可延伸至开口 208中。当使用不同的衬底支撑件和衬底结构时，主体202的其它构造是可行的。主体202还包括从主体202的下部分径向向内延伸的唇部204。唇部204构造成放置在衬底100的周围边缘的下方。在一些实施例中，唇部204可从主体202的侧壁206 延伸至开口 208内。唇部204具有上表面212，其中上表面212的一部分构造成放置在衬底 100的周围边缘的下方。在一些实施例中，唇部204的上表面212构造成靠近衬底100的背侧，但不接触到衬底100的背侧。在一些实施例中，唇部204的上表面212构造成距离衬底 100的背侧在约1密耳和约5密耳之间(例如，在约0. 03和约0. 13毫米之间)。在一些实施例中，唇部204可具有至少为5. 14毫米的宽度，所述宽度被限定为在唇部的内边缘214和主体的内侧壁206之间。其他宽度可以用于具有不同尺寸的衬底。唇部204可以在衬底100的边缘的下方延伸达约1.27毫米。在一些实施例中，如图2所示， 在唇部214的内边缘和静电卡盘126的边缘之间可以存在间隙。在一些实施例中，间隙可以达到约0. 13毫米。唇部204的宽度减去与衬底100重叠的部分，限定了工艺套件的内侧壁206与衬底100的边缘之间的间隙220(也等于开口 208的宽度或直径减去衬底的宽度或直径)。发明人已发现，当工艺套件106随着时间腐蚀时，在侧壁206和衬底100的边缘之间提供较大的间隙有利地使倾斜角的变化的较小。因此，通过降低工艺套件的腐蚀敏感度，可以延长工艺套件的使用寿命。因此，通过增加衬底100的周围边缘和主体202的侧壁206之间的距离，可以降低倾斜角敏感度。例如，图3A中示出了工艺套件106的俯视图。工艺套件可以构造成，使得在侧壁206的相对的部分之间所测量的第一距离(或直径)302超过衬底100的宽度(或直径)304。在一些实施例中，如图3所示，第一距离302相等于由主体202的侧壁206所限定的圆的直径。在一些实施例中，第一距离302可超过宽度304至少约8毫米。在一些实施例中，第一距离302可超过衬底100的宽度304约7. 87到约8. 13毫米。例如在一些实施例中，当构造用于直径300毫米的衬底时，第一距离302可在约307. 87和约308. 13毫米之间、或可以为约308毫米。在一些实施例中，假定如图所示衬底100与工艺套件106同心，衬底100的周围边缘和侧壁206之间的距离为至少约3. 94毫米。在一些实施例中，衬底100 的周围边缘和侧壁206之间的距离为至少约4毫米。回到图2，在一些实施例中，唇部204的上表面212可与主体202的上表面210大致平行。在一些实施例中，侧壁206在唇部204的上表面212和主体202的上表面210之间的高度216大于或等于约2. 3毫米。在一些实施例中，高度216在约2. 3毫米和约3. 0 毫米之间，或为约2. 65毫米。在一些实施例中，可以优化高度216，以延长工艺套件的使用寿命。例如，发明人发现，可以利用控制高度216，来控制使用工艺套件106的处理所产生的倾斜角。因此，可以优化高度216，以使可接受的倾斜角性能的范围最大。例如，在一些实施例中，工艺套件106可以构造成提供初始的倾斜角，例如向外倾斜约0. 5度，因而经过一段时间工艺套件106的腐蚀导致倾斜角旋转经过垂直方向并最终达到向内倾斜约0. 5度。 因而，工艺套件106可经构造，以得到提高的使用寿命。通过控制高度216并监控工艺套件 106的腐蚀量，也可以获得其它倾斜角范围。结合以上所述，可以优化上表面212的宽度和高度216两者，以降低工艺套件因蚀刻而腐蚀的倾斜角敏感度，并同时优化工艺套件106的倾斜角性能，从而延长工艺套件的使用寿命。回到图1，在操作中，衬底100放置在有工艺套件106置于其上的衬底支撑件116 上。腔室内部空间被抽气达到接近真空环境，并且气体150(例如，氩气)从气体控制板138 经过喷淋头132而被提供至处理腔室110，所述气体150被激发时产生等离子体。通过将来自RF源118的功率施加到上电极128(阳极)，气体150在处理腔室110中被激发成等离子体152。将磁场通过螺线管部分112施加到等离子体152，并且通过施加来自偏压源122的功率来对衬底支撑件116加偏压。在衬底100的处理过程中，使用气体控制板138和节流阀127来控制蚀刻腔室110的内部空间内的压力。例如，等离子体152可用于在衬底100上蚀刻诸如过孔或沟槽之类的特征。当衬底100被蚀刻时，工艺套件106可在邻近衬底100处影响电场的均勻性，从而在邻近衬底边缘处影响衬底中所蚀刻的特征的倾斜角。此外，当工艺套件106由等离子体152蚀刻时，工艺套件106因而被腐蚀。腐蚀可包括例如高度216的降低、侧壁206的蚀刻、间隙220的增加等。但是，如上所述的工艺套件106具有减少的工艺套件106的腐蚀敏感度，并且工艺套件的使用寿命可以增加。使用位于腔室壁内和腔室壁周围的液体导管(未示出)来控制腔室壁130的温度。此外，通过经由冷却板(未示出)来调节衬底支撑件116的温度，来控制衬底100的温度，冷却板中形成通道以循环冷却剂。此外，背侧气体(例如氦(He)气)由气源148提供至通道中，通道由静电卡盘126的表面中的凹槽(未示出)和衬底100的背侧所形成。氦气用于促进支撑件116和衬底100之间的传热。静电卡盘126由卡盘主体内的电阻加热器 (未示出)加热到稳态温度，且氦气促进衬底100的均勻加热。利用对卡盘1 的热控制， 衬底100维持在10和500摄氏度之间的温度。如上所述，可使用控制器140以促进对腔室110的控制。控制器140可以是一种任何形式的用于工业环境以控制各种腔室和子处理器的通用计算机处理器。控制器140包括中央处理器(CPU) 144、存储器142、和用于CPU 144的支持电路146，所述支持电路146耦合至蚀刻处理腔室110的各个部件以便于控制蚀刻工艺。存储器142耦合至CPU 144。存储器142或计算机可读取媒体可以是本地或远程的一个或多个易于得到的存储器，例如随机存取存储器(RAM)、只读存储器(ROM)、软盘、硬盘或其它任何形式的数字储存器。支持电路 146以通常的方式耦合至CPU144以支持处理器。这些电路包含高速缓存、电源、时钟电路、 输入/输出电路和子系统等。软件例程104由CPU 144执行，以使得反应器执行工艺(如蚀刻工艺等)，且软件例程104通常储存在存储器142中。软件例程104也可储存在第二 CPU(未示出)中和/或由第二 CPU执行，第二 CPU放置在由CPU 144控制的硬件的远程。因此，在此提供了用于半导体处理腔室的工艺套件。在处理过程中，创造性的工艺套件在靠近衬底边缘处有利地提供了更均勻的电场，从而降低不期望的效应，诸如轮廓倾斜和均勻性。创造性的工艺套件还可以有利地提供降低工艺套件的腐蚀敏感度，从而延长工艺套件的使用寿命。虽然上文针对本发明的实施例，但是在不脱离本发明的基本范围和由权利要求书所确定的范围的情况下，可以得出本发明的其他和另外的实施例。
权利要求
1.一种用于半导体处理腔室的工艺套件，其包括主体，其构造成放置在衬底支撑件的周围边缘，并且所述主体具有侧壁，所述侧壁限定了与所述衬底支撑件的中央区域相对应的开口 ；和唇部，其从所述主体的所述侧壁延伸至所述开口中，其中，所述唇部的上表面的一部分构造成在处理过程中放置在衬底的下方，并且其中，所述主体的相对的侧壁之间所测量的第一距离比横跨待放置在所述开口中的所述衬底的上表面的宽度大至少约7. 87毫米。
2.根据权利要求1所述的工艺套件，其中，在所述唇部的上表面和所述主体的上表面之间所测量的第二距离至少约2. 3毫米。
3.根据权利要求1所述的工艺套件，其中，所述工艺套件构造成用于直径300毫米的半导体衬底。
4.根据权利要求1所述的工艺套件，其中，所述主体和所述唇部包括硅或碳化硅中的至少一种。
5.根据权利要求1所述的工艺套件，其中，所述唇部的上表面的宽度至少约5.14毫米。
6.根据权利要求5所述的工艺套件，其中，所述唇部的上表面与所述主体的上表面之间的高度至少约2. 3毫米。
7.一种用于处理半导体衬底的设备，其包括半导体处理腔室，在所述半导体处理腔室中设置有衬底支撑件；和由上述任一权利要求所限定的工艺套件，所述工艺套件放置在所述衬底支撑件上方， 使得所述主体放置在所述衬底支撑件的周围边缘并且所述开口与所述衬底支撑件的中央区域相对应。
8.根据权利要求7所述的设备，所述半导体处理腔室还包括RF电源，其耦合至所述半导体处理腔室，并且所述RF电源构造成将RF功率提供到所述半导体处理腔室。
9.根据权利要求8所述的设备，其中，所述工艺套件构造成在邻近置于所述工艺套件上的衬底的周围边缘处提供大致均勻的电场。
10.根据权利要求8所述的设备，其中，所述工艺套件构造成，在置于所述工艺套件中的衬底上形成特征的过程中，提供约-0. 5度至约0. 5度之间的倾斜角敏感度。
11.根据权利要求10所述的设备，其中，所述特征形成于靠近所述衬底的周围边缘处。
12.根据权利要求10所述的设备，其中，所述特征可以包括一个或多个过孔或沟槽。
全文摘要
本发明提供了用于半导体处理腔室的工艺套件。在一些实施例中，用于半导体处理腔室的工艺套件包括主体，所述主体构造成放置在衬底支撑件的周缘周围，并且所述主体具有侧壁，所述侧壁限定了与衬底支撑件的中间区域相对应的开口。唇部从主体的侧壁延伸至开口中，其中，唇部的上表面的一部分在处理过程中放置在衬底的下方。主体的相对侧壁之间所测量的第一距离比横跨待放置在开口中的衬底的上表面的宽度大至少约7.87毫米。
文档编号H01L21/205GK102203919SQ200980143132
公开日2011年9月28日 申请日期2009年10月27日 优先权日2008年10月28日
发明者晓晔·赵, 沙希德·劳夫, 詹森·安德鲁·肯尼, 金钟穆 申请人:应用材料公司