专利名称：一种提高ldmos抗辐照特性的方法
技术领域：
本发明是关于集成电路抗辐照技术，具体涉及一种用于提高功率器件LDMOS抗辐 照性能的方法。
背景技术：
随着射频集成电路的发展以及无线通讯市场的不断增大，射频功率器件在无线通 讯如个人/家庭无线通讯设备，移动通讯设备甚至是军用雷达等方面，受到的关注越来越 多，需求也越来越大。在射频电路的收发系统中，功率放大器是一个非常重要的部分。功率 放大器通常要求处理大信号，并要求稳定性好，这就要求电路的核心功率元件需要有很好 的耐高压能力和可靠性。基于硅材料的横向双扩散LDMOS晶体管，具有击穿电压较高、线 性度较好、可靠性能好以及成本低廉等优势。从器件制备来看，LDMOS的制备工艺与现有的 CMOS工艺兼容，容易实现；LDMOS的尺寸，尤其是沟长，能够随着CMOS工艺的发展而显著减 小，有利于获得更好的高频性能；与CMOS工艺兼容，也就意味着容易与其它电路系统集成， 同时，能够简化射频功率放大器中的阻抗匹配。因此，LDMOS器件是实现集成的射频功率放 大器(PA)的重要选择。采用CMOS兼容技术制备LDM0S，最大的挑战在于提高击穿电压。一 种改善器件的漂移区电场分布，提高耐高压的办法是一种新型的结构，肖韩等提出了一种 横向双扩散场效应晶体管的制备方法，申请号CN200810103871. 0。通过在常规LDMOS器件 的漂移区中同时引入RESURF结构以及介质区，以改善漂移区中电场的分布，提高器件的击 穿电压，我们将这结构称之为 REDI LDMOS (RESURF and Dielectric Inserted LDMOS)。图 1中给出了 η型LDMOS结构的剖面示意图。和常规的LDMOS相比，该结构在器件的漂移区中 引入了 STI介质区以及P型掺杂区。引入P型掺杂区在于引入RESURF结构，以优化器件的 击穿电压和寄生电阻。引入STI介质的作用在于改善漂移区中的电场分布，让漂移区中的 电力线集中在介电常数低于硅材料的介质区中，让STI区域承受较大的电场。从而，降低体 区和漂移区PN结的电势降和电场。半导体器件是组成集成电路的基本元件，χ射线、质子、中子、重粒子等辐照源在器 件中引起的效应直接影响着电路的可靠性。在传统器件受辐照后，主要考虑辐照效应对器 件栅氧化层和隔离区的影响，在氧化层中产生电荷、界面处产生界面态等，例如引起阈值漂 移、跨导下降、亚阈摆幅增加、泄漏电流增加等等，高能粒子也会引起永久损伤如栅击穿等 等。随着器件尺寸的缩小，特征尺寸进入超深亚微米时代，辐照效应的影响会发生变化。栅 氧化层变薄，对辐照来说器件是本征加固的。但是，隔离区由于面积比较大，厚度大，仍然 是辐照的敏感区。由于REDI LDMOS结构功率器件具有很好的射频特性，在无线通讯、军用 雷达、航空航天等方面的应用，受到的关注越来越多，需求也越来越大。但是由于该结构在 漂移区引入了 STI介质区，受到辐照后会俘获空穴，这就增加了电场，降低了器件的击穿电 压，导致性能退化，这就严重地影响了器件以及电路的在空间辐照环境下的可靠性。
发明内容
针对上述超深亚微米器件中漂移区受辐照后引起LDMOS器件击穿电压降低的问 题，为了保证基于超深亚微米制造工艺的集成电路在辐射环境中的安全运行，本发明从漂 移区设计进行创新，提出了一种提高LDMOS晶体管抗辐照的方法，进一步提高半导体器件 和集成电路的抗辐照性能。组成常规CMOS射频集成电路中LDMOS的漂移区STI介质层和器件沟槽隔离介质 层工艺中所用的材料都是相同的，通常选用二氧化硅材料。本发明所用的介质层结构与常 规LDMOS晶体管的结构完全相同，不同的是在先进射频集成电路中N型和P型LDMOS的漂移 区STI介质层和器件隔离区的介质层所选用的材料不同。为了提高LDMOS的抗辐照特性， 避免辐照后的器件击穿电压降低和器件关态泄漏电流增加，N型LDMOS场效应晶体管漂移 区STI介质层和器件沟槽隔离区通常选用辐照后更易俘获电子的材料，例如所有介质层都 为氮化硅介质，而P型LDMOS场效应晶体管漂移区介质层和沟槽隔离区介质层的填充材料 为更容易俘获空穴的材料，比如是二氧化硅介质。本发明的工作原理如下对于N型LDMOS器件，辐照后所有的介质层俘获了大量的 电子。首先分析器件的击穿电压，由于漂移区介质层俘获了电子，从漏端发出的电力线会有较 多的终止于此处，这就降低了漏端电场，提高了器件的击穿特性，而达到器件抗的辐照效果; 对于器件的关态泄漏电流，由于器件隔离区也是俘获了电子，这就使得器件侧面寄生晶体管 的阈值电压增大，大大的降低了器件的关态泄漏。所以本发明不仅提高了 LDMOS的击穿特性， 还降低了器件的关态电流，从而达到抗辐照效果。对于P型LDMOS所有介质层为二氧化硅，由 于辐照后二氧化硅介质层更容易俘获空穴，原理同上，这就相当于P型LDMOS辐照特性是本征 加固的。综上所述，所以对于抗辐照的LDMOS组成的集成电路，与传统工艺相比，P型器件的 漂移区介质层和器件隔离区介质层材料为更容易俘获空穴的材料，如二氧化硅介质；N型器 件的漂移区介质层和器件隔离区介质层为更容易俘获电子的材料，比如氮化硅、氮氧硅等。另 外，器件的抗辐照设计不限于体硅器件，还适用于SOI衬底的LDMOS器件。本发明一种提高LDMOS抗辐照加固技术的优点1简单有效的，和传统LDMOS晶体管的结构相同2.与常规CMOS工艺兼容3.所用的隔离材料都是CMOS工艺常用的材料4.加固技术的使用，没有降低器件的其它性能5.提高抗辐照的同时并没有增加额外的花费因此，本发明所提出的一种提高LDMOS抗辐照加固技术，可以用于半导体器件和 集成电路抗辐照设计，在提高集成电路的抗辐照能力、降低加固费用的应用中，有着明显的 优势和广泛的前景。
图1. REDI LDMOS结构的剖面示意图；图2. CMOS集成电路中，隔离区和漂移区不同材料的抗辐照的N型和P型REDI LDMOS结构的剖面示意图；图3. (a)-(e)为本发明LDMOS场效应晶体管隔离区和漂移区制备方法的工艺流程。具体实施例本发明在集成电路制备中，形成N型和P型LDMOS器件的沟槽隔离区和漂移区介 质层所用的材料不同，因此，N型和P型LDMOS晶体管隔离区和漂移区制备的工艺步骤分开， 工艺如下图3(a)_(e)为本发明N型和P型LDMOS器件隔离区和漂移区制备方法的工艺流 程及各步所对应的剖面示意图。101-—淀积的二氧化硅；102-—P型LDMOS晶体管的N阱体区；103-—P型LDMOS 晶体管的P阱漂移区；104—N型LDMOS晶体管的P阱体区；105—N型LDMOS晶体管的N 阱漂移区；106—光刻胶；107—氮化物介质。沟槽隔离区和漂移区介质层具体工艺A. LPCVD淀积一层二氧化硅，如图3 (a)，填充形成P型LDMOS晶体管的漂移区介质 层和隔离区介质层；B. CMP化学机械抛光，如图3 (b)；光刻，HF湿法腐蚀，形成N型LDMOS沟槽，如图 3(c)；C.去胶，LPCVD淀积氮化物层，如图3 (d)；填充形成N型LDMOS晶体管漂移区介质层和沟槽隔离区介质层，CMP化学机械抛光，使硅片表面平坦化，形成不同 介质的沟槽区，如图3(e)。虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领 域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内 容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此， 凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单 修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
一种提高LDMOS抗辐照特性的方法，该方法是针对射频功率器件中的常规LDMOS晶体管结构，其特征在于，N型LDMOS场效应晶体管漂移区STI介质层和器件沟槽隔离区选用辐照后易俘获电子的材料，P型LDMOS场效应晶体管漂移区介质层和沟槽隔离区介质层的填充材料为易俘获空穴的材料。
2.如权利要求1所述的方法，其特征在于，N型LDMOS场效应晶体管漂移区STI介质层 和器件沟槽隔离区为氮化硅介质。
3.如权利要求1所述的方法，其特征在于，P型LDMOS场效应晶体管漂移区介质层和沟 槽隔离区介质层为二氧化硅介质。
全文摘要
本发明提供了一种提高LDMOS抗辐照特性的方法，属于集成电路抗辐照技术。本发明针对射频功率器件中的常规LDMOS晶体管结构提出N型LDMOS晶体管的漂移区STI介质层和器件隔离区的介质层选用的材料和P型LDMOS晶体管的漂移区STI介质层和器件隔离区的介质层不同，其中N型LDMOS场效应晶体管漂移区STI介质层和器件沟槽隔离区选用辐照后更易俘获电子的材料，而P型LDMOS场效应晶体管漂移区介质层和沟槽隔离区介质层的填充材料为更容易俘获空穴的材料。本发明应用于半导体器件和集成电路抗辐照设计中，可提高集成电路的抗辐照能力、降低加固费用。
文档编号H01L21/762GK101976654SQ20101028067
公开日2011年2月16日 申请日期2010年9月14日 优先权日2010年9月14日
发明者张兴, 杨东, 薛守斌, 黄如 申请人:北京大学