专利名称：半导体装置的制作方法
技术领域：
本发明涉及具有电熔丝电路的半导体装置。
背景技术：
以往，在系统LSI等半导体装置中，作为用于解决存储器冗余等的程序器件而有效利用了电熔丝。在电熔丝的程序动作中，在熔丝元件中流过充分大的电流，通过使其中一部分断线，由此使熔丝元件从低电阻变化为高电阻。在专利文献1中公开了具有熔丝元件的电熔丝电路的构成和动作的一例。另外， 在专利文献2中公开了在系统LSI的电源接通/断开时、电源或地线的一部分断路吋、以及从断路状态恢复吋，未对熔丝元件错误地程序化的电熔丝电路。现有技术文献专利文献专利文献1 日本特开2006-114804号公报专利文献2 日本特开2008-153588号公报
发明内容
(发明要解决的课题)在近年来的数码产品中，ESD(Electrostatic discharge)对策极其重要。S卩、在将系统LSI组合为成套产品的エ序或芯片的检查エ序中，有可能因ESD导致在电源与地线之间施加浪涌，从而流动较大的过电流。并且，在具备电熔丝电路的半导体装置中，若从用于程序化熔丝元件的程序电源施加浪涌电流，则在熔丝元件中会流动较大的电流，故存在着会误程序化的问题。本发明的目的在干在具备电熔丝电路的半导体装置中，即便从程序电源施加了浪涌也可防止熔丝元件的误程序化。(用于解决课题的方法)本发明的ー个方式采用下述构成，作为半导体装置而具备电熔丝电路，其具有 在程序电源与地线之间串联连接地设置的熔丝元件及晶体管、和控制所述晶体管的栅极电位的控制部；和程序防止电路，其在所述程序电源与所述地线之间与所述电熔丝电路并联地设置，并且当在所述程序电源与所述地线之间施加了浪涌时按照流动浪涌电流的一部分的方式构成。根据该方式，在程序电源与地线之间与电熔丝电路并联地设置了程序防止电路， 该程序防止电路当在程序电源与地线之间施加了浪涌时按照流动浪涌电流的一部分的方式构成。因此，即便在从程序电源施加了浪涌的情况下，浪涌电流也被分散至电熔丝电路和程序防止电路，所以能够抑制在电熔丝电路的熔丝元件中流动的电流。因此，可以防止熔丝元件的误程序化。发明效果
根据本发明，在具备电熔丝电路的半导体装置中，即便在从程序电源施加了浪涌的情况下，也能避免对熔丝元件错误地程序化的问题。
图1是表示实施方式涉及的半导体装置的构成的俯视图。图2是图1中的电熔丝电路和程序电路的电路构成例。图3是图2的电路构成的变形例。图4是图2的电路构成的变形例。图5是图2的电路构成的变形例。图6是图2的电路构成的变形例。图7是表示实施方式涉及的半导体装置的其他构成的俯视图。图8是图7中的电熔丝电路和程序电路的电路构成例。图9是图2的电路构成的变形例。图10是表示实施方式涉及的半导体装置的其他构成的俯视图。图11是表示实施方式涉及的半导体装置的其他构成的俯视图。图12是表示实施方式涉及的半导体装置的其他构成的俯视图。图13是表示实施方式涉及的半导体装置的其他构成的俯视图。图14是表示实施方式涉及的半导体装置的其他构成的俯视图。图15是表示实施方式涉及的半导体装置的其他构成的俯视图。图16是表示实施方式涉及的半导体装置的其他构成的俯视图。图17是表示实施方式涉及的半导体装置的其他构成的俯视图。图18是表示实施方式涉及的半导体装置的其他构成的俯视图。图19是表示实施方式涉及的半导体装置的其他构成的俯视图。图20是表示实施方式涉及的半导体装置的其他构成的俯视图。图21是电熔丝电路和程序电路的其他电路构成例。图22是电熔丝电路和程序电路的其他电路构成例。图ぬ是电熔丝电路和程序电路的其他电路构成例。图M是电熔丝电路和程序电路的其他电路构成例。
具体实施例方式以下，參照附图，说明本发明的实施方式。图1是表示作为实施方式涉及的半导体装置的系统LSI的构成的俯视图。在图1 所示的系统LSI中，具备多个IO単元(输入输出単元)的IO単元区域(输入输出単元区域)2配置在芯片的周围。此外，在IO単元区域2中，除了配置IO単元以外，还配置电源单元、虚拟单元等其他単元。在IO単元区域2内，设置有程序电源供给单元6 (电源电压VDD_ C)和地线单元7 (接地电压GND)。并且，在IO単元区域2的内侧的中央区域8，配置有存储器电路4等的逻辑电路。在本申请的说明书中，将被配置于芯片周边的IO単元区域所包围的区域称为半导体装置或系统LSI的“中央区域”。其中，该“中央区域”并不限定于芯片表面区域的中心部，是指从IO単元区域附近的区域到中心部的较宽范围的区域。
并且，对应于各存储器电路4，设置有被用作用于解决存储器冗余的程序器件的电熔丝电路3 (FUSE)。电熔丝电路3具有在程序电源与地线之间设置的熔丝元件。而且，设置有当在程序电源与地线之间施加了浪涌时按照流动浪涌电流的一部分的方式构成的程序防止电路5。程序防止电路5在程序电源与地线之间与电熔丝电路3并联地设置。图2表示电熔丝电路3和程序防止电路5的电路构成的一例。在图2中，电熔丝电路3具备在程序电源6与地线7之间串联连接地设置的熔丝元件11及NMOS晶体管12 ； 输出与NMOS晶体管12的栅极连接的反相器电路13 ；和用于选择进行程序化的熔丝元件11 的控制电路14。通过控制电路14和反相器电路13构成了用于根据是否需要进行熔丝元件 11的程序动作来控制NMOS晶体管12的栅极电位的控制部。程序防止电路5具有多个电路単元5-1。各电路单元5-1具备在程序电源6与地线7之间串联连接地设置的作为第2熔丝元件的熔丝元件21及作为第2晶体管的NMOS 晶体管22 ；输出与NMOS晶体管22的栅极连接的反相器电路23 ；和由与控制电路14相同的结构构成的控制电路对。通过控制电路M及反相器电路23构成了用于控制NMOS晶体管22的栅极电位的第2控制部。在控制电路M中，为使反相器电路23的输出被固定为将 NMOS晶体管22设定成截止状态(非导通状态)的电位(例如接地电位)，其输入与地线连接。此外，如图3所示，也可将规定电位VCl提供给控制电路24，反相器电路23的输出固定为将NMOS晶体管22设定成截止状态的电位。另外，浪涌保护用的NMOS晶体管8设置在程序电源6与地线7之间。其中，反相器电路13、23和控制电路14、24由逻辑晶体管构成，并作为电源而供给程序电源。在图2的构成中，在对熔丝元件11进行程序化的情况下，控制电路14按照从反相器电路13输出将NMOS晶体管12设定成导通状态(ON状态)的电位的方式输出规定电位。 由此，NMOS晶体管12导通，电流从程序电源流向熔丝元件11，熔丝元件11的一部分断线。 之后，熔丝元件11的电阻值不可逆地变化。这样ー来，进行了熔丝元件11的程序动作。另一方面，在未对熔丝元件11进行程序化的情况下，控制电路14按照从反相器电路13输出将NMOS晶体管12保持在截止状态的电位的方式固定输出电位。由此，避免了对熔丝元件 11错误地进行程序化。另ー方面，在程序防止电路5中，控制电路M的输入被固定为将NMOS晶体管22 保持在截止状态的电位。因此，不会对熔丝元件21错误地进行程序化。在此，设在程序电源与地线之间施加了浪涌。这种情况下，浪涌保护用的NMOS晶体管8处于导通状态，而放电浪涌电流。其中，若追随浪涌施加，则在电熔丝电路3的NMOS 晶体管12的栅极电位超过了阈值时，NMOS晶体管12处于导通状态，由此在熔丝元件11中也会流过电流。之后，在熔丝元件11中流动的电流超过切断开始电流、即熔丝元件的程序化所需的电流，则会对熔丝元件11错误地程序化。然而，根据本实施方式，因为在程序电源6与地线7之间与电熔丝电路3并联地设置了程序防止电路5，所以浪涌电流的一部分在程序防止电路5中流动。即、浪涌电流被分散，所以在电熔丝电路3的熔丝元件11中流过的电流，与未设置程序防止电路5的构成相比变得格外少。因此，通过设置程序防止电路5，将产生浪涌时在熔丝元件11中流过的电流减少到不超过切断开始电流的程度，由此能够防止熔丝元件11的误切断、即对熔丝元件11 错误地程序化。
此外，程序防止电路5的电路单元5-1的个数、即熔丝元件21和NMOS晶体管22的组数越多，防止熔丝元件的误切断的效果越大。其中，若电路单元5-1的个数过多，则在成本及电路面积方面不优选。因此，基于NMOS晶体管8的浪涌施加特性，在NMOS晶体管12、 22导通而在熔丝元件11、21中流动电流时，按照在熔丝元件11中流过的电流小于切断开始电流的方式设定电路单元5-1的个数即可。根据本申请发明者们的研究可知，若在通常的系统LSI中设置10个以上的电路单元5-1，则能可靠地防止熔丝元件的误切断。图4 图6表示电熔丝电路3和程序防止电路5的电路构成的一例，各自的程序防止电路5的电路单元5-1的构成与图2、图3的不同。在图4的构成中，从电路単元5-1中省略了控制电路24，按照将NMOS晶体管12 保持在截止状态的电位提供给其栅极的方式，向反相器电路23输入程序电源的电源电压 VDD_C。根据该构成，除了获得浪涌施加时的程序防止效果之外，还获得了电路面积的削減效果。在图5的构成中，从电路単元5-1中省略了熔丝元件21。在该构成中也可获得浪涌施加时的程序防止效果。在图6的构成中，从电路元件単元5-1中省略了熔丝元件21和控制电路24，按照将NMOS晶体管12保持在截止状态的电位提供给其栅极的方式，向反相器电路23输入程序电源的电源电压VDD_C。此外，在图2 图4的构成中，也可取代熔丝元件21而设置其他种类的电阻元件。 在这种情况下，同样地也能够获得浪涌施加时的程序防止效果。另外，在图2 图4的电路构成中，优选电熔丝电路3的熔丝元件11和程序防止电路5的熔丝元件21的材料及包括尺寸的构造相同。由此，能够符合相对于熔丝元件11、 21的浪涌电流的平衡特性，能够可靠地分散浪涌电流。另外，在图2 图6的电路构成中，优选程序防止电路5的NMOS晶体管22的尺寸与电熔丝电路3的NMOS晶体管12的尺寸相等、或者比电熔丝电路3的NMOS晶体管12的尺寸大。由此，浪涌电流能够可靠地流过程序防止电路5，能够可靠地分散浪涌电流。另外，在图2 图6的电路构成中，优选程序防止电路5的NMOS晶体管22的阈值与电熔丝电路3的NMOS晶体管12的阈值相等、或者比电熔丝电路3的NMOS晶体管12的阈值低。由此，浪涌电流能够可靠地流过程序防止电路5，能够可靠地分散浪涌电流。另外，在图2 图6的电路构成中，优选电熔丝电路3的反相器电路13和程序防止电路5的反相器电路23的晶体管尺寸相同。由此，符合电熔丝电路3的NMOS晶体管12 和程序防止电路5的NMOS晶体管22的、相对于浪涌施加的动作变动特性，故能够可靠地分散浪涌电流。此外，在上述的构成中，程序防止电路5作为与电熔丝电路3独立的电路块而构成。另ー方面，也可将程序防止电路组装到与电熔丝电路相同的电路块中而构成。图7是表示实施方式涉及的系统LSI的其他构成的俯视图。在图7的系统LSI中， 程序防止电路被组装到与电熔丝电路相同的电路块3’中而构成。另外，图8表示图7的系统LSI中的电路块3’的电路构成的一例。此外，在图8中也可将程序防止电路的电路单元 5-1的构成如上述的图3 图6所示那样进行变更。另外，在上述的电路构成中，在电熔丝电路3及程序防止电路5中，虽然在程序电源与地线之间设置了 NMOS晶体管，但是也可取而代之设置PMOS晶体管。图9是电熔丝电路3和程序防止电路5的电路构成的其他例，表示采用了 PMOS晶体管的构成。在图9中，电熔丝电路3A具备在程序电源6与地线7之间串联连接地设置的熔丝元件15及PMOS晶体管16 ；输出与PMOS晶体管16的栅极连接的反相器电路17 ；和用于选择进行程序化的熔丝元件15的控制电路18。另外，程序防止电路5A的各电路单元 5-1A具备在程序电源6与地线7之间串联连接地设置的熔丝元件25及PMOS晶体管沈； 输出与PMOS晶体管沈的栅极连接的反相器电路27 ；和由与控制电路18相同的结构构成的控制电路观。此外，关于图9的构成，也可如上述的图4 图6所示那样变更电路単元5-1A的构成，也可如图8所示那样将程序防止电路组装到与电熔丝电路相同的电路块中而构成。 另外，也可电熔丝电路3和程序防止电路5的一方采用NMOS晶体管，另一方采用PMOS晶体管。此外，在图2 图6及图8中，优选NMOS晶体管8由栅极氧化膜厚与NMOS晶体管 12、22相同的晶体管构成。〈布局的其他例〉图10 图20是表示本实施方式涉及的作为半导体装置的系统LSI的其他构成的俯视图。在图10 图20中，对与图1共通的构成要素赋予与图1相同的符号，在此省略其详细说明。在图10 图14的系统LSI中，在IO単元区域2外的区域(这里是指中央区域 8)，多个电熔丝电路3被划分成块来配置。即、在芯片上边的程序电源供给单元6及地线单元7的附近配置了 2个电熔丝电路3，在芯片下边的程序电源供给单元6及地线单元7的附近配置了 4个电熔丝电路3。并且，在图10的系统LSI中，按电熔丝电路3的每个配置块，程序防止电路5与电熔丝电路3相邻地配置。另外，在图10中，电熔丝电路3和程序防止电路5作为独立的电路块而构成，与之相対，在图11的系统LSI中，程序防止电路被组装到与电熔丝电路相同的电路块3’中而构成。另外，在图12的系统LSI中，按电熔丝电路3的每个配置块，程序防止电路5配置在程序电源供给单元6的附近。在图13的系统LSI中，按电熔丝电路3的每个配置块，程序防止电路5配置在地线单元7的附近。在图14的系统LSI中，按电熔丝电路3的每个配置块，程序防止电路5配置在程序电源供给单元6和地线单元7的双方的附近。这样，通过按电熔丝电路3的每个配置块配置程序防止电路5，由此能够更可靠地防止浪涌施加时的误程序化。由此，浪涌电流的电流通路的电阻根据程序电源供给单元6、 地线单元7及电熔丝电路3的配置位置等的布局而不同。然而，如图12 图14所示，通过在成为浪涌电流的电流通路的基点的程序电源供给单元6附近及地线单元7附近配置程序防止电路5，从而与布局无关地，能够更有效地获得熔丝元件的误程序防止效果。此外，在图10 图14的系统LSI中，电熔丝电路3及程序防止电路5配置在中央区域8中的IO単元区域2的附近。与之相対，在图15的系统LSI中，电熔丝电路3及程序防止电路5配置在中央区域8的中心部附近、和IO単元区域2与中心部之间的附近。另外，在图16 图18的系统LSI中，也在IO単元区域2外的区域(这里是指中央区域8)，多个电熔丝电路3被划分成块来配置。即、在芯片上边的程序电源供给单元6及地线单元7的附近配置有2个电熔丝电路3，在芯片下边的程序电源供给单元6及地线单元 7的附近配置有4个电熔丝电路3。并且，在图16 图18的系统LSI中，程序防止电路5在IO単元区域2中配置在程序电源供给单元6与地线单元7之间。在图16的系统LSI中，程序防止电路5配置在程序电源供给单元6的附近。在图17的系统LSI中，程序防止电路5配置在地线单元7的附近。在图18的系统LSI中，程序防止电路5配置在程序电源供给单元6和地线单元7的附近。这样，通过将程序防止电路5配置在IO単元区域2内，从而能够有效地利用IO单元区域2以外的区域。并且，通过将程序防止电路5配置在程序电源供给单元6与地线单元7之间，从而能够更可靠地防止浪涌施加时的误程序化。而且，通过在成为浪涌电流的电流通路的基点的程序电源供给单元6附近及地线单元7附近配置程序防止电路5，从而与布局无关地，能够更有效地获得熔丝元件的误程序防止效果。另外，在图19的系统LSI中，在芯片上边，电熔丝电路3及程序防止电路5的双方配置于IO単元区域2内，在芯片下边，程序防止电路5配置于IO単元区域2内、且电熔丝电路3配置于中央区域8。另外，在图20的系统LSI中，在芯片上边，电熔丝电路3配置于 IO単元区域2内、且程序防止电路5配置于中央区域8。此外，本实施方式中示出的电熔丝电路的构成只是一例，关于具有其他构成的电熔丝电路也可应用本发明。图21 图M是表示其他构成的电熔丝电路和与其对应的程序防止电路的电路构成例的图。在图21 图M中，电熔丝电路加具备在程序电源6与地线7之间串联连接地设置的熔丝元件31及NMOS晶体管32 ；输出与NMOS晶体管32的栅极连接的电平移位器33 ；和用于选择进行程序化的熔丝元件31的控制电路34。控制电路34通过与程序电源 VDD_I不同的逻辑电路用电源VDD_C动作。电平移位器33对控制电路34的输出电压进行电平变换(将低电位VDD_C变换成高电位VDD_I)，并提供给NMOS晶体管32的栅极。通过控制电路34及电平移位器33构成了控制部。另外，程序防止电路5B的各电路单元5-1B具备在程序电源6与地线7之间串联连接地设置的作为第2熔丝元件的熔丝元件41及作为第2晶体管的NMOS晶体管42 ；输出与NMOS晶体管42的栅极连接的电平移位器43 ；和由与控制电路34相同的结构构成的控制电路44。此外，为使电平移位器43的输出被固定为将NMOS晶体管42设定成截止状态的电位，规定电位VC3被提供给控制电路44。通过控制电路44及电平移位器43构成了第2 控制部。另外，在图22中，在电路单元5-1B中省略了控制电路44及电平移位器43，取而代之设置了反相器电路45。在反相器电路45中，按照将NMOS晶体管42保持在截止状态的电位提供给其栅极的方式，输入程序电源的电源电压VDD_I。另外，在图ぬ中，在电路单元5-1B中省略了熔丝元件41。另外，在图M中，在电路单元5-1B中省略了控制电路44、电平移位器43及熔丝元件41，取而代之设置了反相器电路45。在反相器电路45中，按照将NMOS晶体管42保持在截止状态的电位提供给其栅极的方式，输入程序电源的电源电压VDD_I。
此外，在图21 图M中，优选NMOS晶体管8由栅极氧化膜厚与NMOS晶体管32、 42相同的晶体管而构成。另外，在图21 图M中，由于一般情况下电源电压VDD_I与电源电压VDD_C相比为高电位，所以一般而言晶体管32、42的膜厚比构成控制电路34、44的晶体管(逻辑晶体管)要厚。关于晶体管8，与晶体管32、42同样地，一般而言膜厚比逻辑晶体管要厚。此外，本发明涉及的半导体装置并不限于图示那样的IO単元区域配置于周边的系统LSI。另外，电熔丝电路的用途并不限于解决存储器冗余的问题。产业上的可利用性在本发明的半导体装置中，即便在从程序电源施加浪涌的情况下，也未产生熔丝元件的误程序化，所以例如在成套装置的成本削减及品质提高方面有效。符号说明2 IO单元区域3.3A.3B 电熔丝电路5、5A、5B 程序防止电路6程序电源供给单元7 地线单元8 中央区域11 熔丝元件12 NMOS晶体管(晶体管)13反相器电路14 控制电路15 熔丝元件16 PMOS晶体管(晶体管)17反相器电路18 控制电路21熔丝元件(第2熔丝元件)22 NMOS晶体管(第2晶体管)23反相器电路24 控制电路25熔丝元件(第2熔丝元件)26 PMOS晶体管(第2晶体管)27反相器电路28 控制电路31 熔丝元件32 NMOS 晶体管33 电平移位器34 控制电路41 熔丝元件42 NMOS 晶体管
43 电平移位器44控制电路
权利要求
1.一种半导体装置，其具备电熔丝电路，其具有在程序电源与地线之间串联连接地设置的熔丝元件及晶体管、和控制所述晶体管的栅极电位的控制部；和程序防止电路，其在所述程序电源与所述地线之间与所述电熔丝电路并联地设置，并且当在所述程序电源与所述地线之间施加了浪涌时按照流动浪涌电流的一部分的方式构成。
2.根据权利要求1所述的半导体装置，其特征在干，所述程序防止电路具有在所述程序电源与所述地线之间串联连接的电阻元件及第2晶体管。
3.根据权利要求2所述的半导体装置，其特征在干，所述电阻元件是第2熔丝元件。
4.根据权利要求3所述的半导体装置，其特征在干，被串联连接的所述第2熔丝元件及所述第2晶体管设置有至少10组以上。
5.根据权利要求3所述的半导体装置，其特征在干，所述熔丝元件和所述第2熔丝元件的材料及构造相同。
6.根据权利要求1所述的半导体装置，其特征在干，所述程序防止电路在所述程序电源与所述地线之间具有第2晶体管且不具有熔丝元件。
7.根据权利要求2或6所述的半导体装置，其特征在干，所述程序防止电路具备控制所述第2晶体管的栅极电位的第2控制部，所述第2控制部由与所述电熔丝电路的所述控制部相同的结构构成，并且按照作为所述第2晶体管的栅极电位而供给所述第2晶体管为非导通状态的电位的方式设定。
8.根据权利要求2或6所述的半导体装置，其特征在干，所述程序防止电路按照作为所述第2晶体管的栅极电位而供给所述第2晶体管为非导通状态的电位的方式构成。
9.根据权利要求2或6所述的半导体装置中，其特征在干，所述第2晶体管的尺寸与所述晶体管的尺寸相等、或比所述晶体管的尺寸大。
10.根据权利要求2或6所述的半导体装置，其特征在干，所述第2晶体管的阈值与所述晶体管的阈值相等、或比所述晶体管的阈值低。
11.根据权利要求1所述的半导体装置，其特征在干，所述程序防止电路作为与所述电熔丝电路独立的电路块而构成。
12.根据权利要求1所述的半导体装置，其特征在干，所述程序防止电路被组装到与所述电熔丝电路相同的电路块中而构成。
13.根据权利要求1所述的半导体装置，其特征在干，在输入输出元件区域内设置有程序电源供给单元和地线单元，多个所述电熔丝电路配置在所述程序电源供给单元及地线单元的附近。
14.根据权利要求13所述的半导体装置，其特征在干，所述程序防止电路在所述输入输出单元区域外，与所述多个电熔丝电路相邻地配置。
15.根据权利要求13所述的半导体装置，其特征在干，所述程序防止电路在所述输入输出单元区域外，被组装到所述多个电熔丝电路的任意一个电路中而构成。
16.根据权利要求13所述的半导体装置，其特征在干，所述程序防止电路在所述输入输出单元区域外，配置在所述程序电源供给单元和所述地线単元中的至少任意一个单元的附近。
17.根据权利要求13所述的半导体装置，其特征在干，所述程序防止电路在所述输入输出单元区域内，配置在所述程序电源供给单元与所述地线単元之间。
18.根据权利要求17所述的半导体装置，其特征在干，所述程序防止电路在所述输入输出单元区域内，配置在所述程序电源供给单元和所述地线単元中的至少任意一个单元的附近。
19.根据权利要求1所述的半导体装置，其特征在干，在构成了该半导体装置的芯片的周边所配置的输入输出単元区域内，设置有程序电源供给单元和地线单元，多个所述电熔丝电路配置在被所述输入输出单元区域包围的中央区域。
20.根据权利要求19所述的半导体装置，其特征在干，所述程序防止电路在所述中央区域，与所述多个电熔丝电路相邻地配置。
21.根据权利要求19所述的半导体装置，其特征在干，所述程序防止电路在所述中央区域内被组装到所述多个电熔丝电路的任意一个电路中而构成。
22.根据权利要求19所述的半导体装置，其特征在干，所述程序防止电路在所述中央区域，配置在所述程序电源供给单元和所述地线単元中的至少任意一个单元的附近。
23.根据权利要求19所述的半导体装置，其特征在干，所述程序防止电路在所述输入输出单元区域内，配置在所述程序电源供给单元与所述地线単元之间。
24.根据权利要求23所述的半导体装置，其特征在干，所述程序防止电路在所述输入输出单元区域内，配置在所述程序电源供给单元和所述地线単元中的至少任意一个单元的附近。
25.根据权利要求13所述的半导体装置，其特征在干，所述输入输出单元区域配置在构成了该半导体装置的芯片的周边，所述程序防止电路配置在被所述输入输出单元区域包围的中央区域。
26.根据权利要求25所述的半导体装置，其特征在干，所述程序防止电路在所述中央区域，与所述多个电熔丝电路相邻地配置。
27.根据权利要求25所述的半导体装置，其特征在干，所述程序防止电路在所述中央区域内被组装到所述多个电熔丝电路的任意一个电路中而构成。
28.根据权利要求25所述的半导体装置，其特征在干，所述程序防止电路在所述中央区域，配置在所述程序电源供给单元和所述地线単元中的至少任意一个单元的附近。
全文摘要
本发明提供一种半导体装置。电熔丝电路(3)具有在程序电源(6)与地线(7)之间串联连接地设置的熔丝元件(11)及晶体管(12)、和控制晶体管(12)的栅极电位的控制部(13、14)。程序防止电路(5)在程序电源(6)与地线(7)之间与电熔丝电路(3)并联地设置，并且当在程序电源(6)与地线(7)之间施加浪涌时按照流动浪涌电流的一部分的方式构成。
文档编号H01L21/82GK102576690SQ20108004713
公开日2012年7月11日 申请日期2010年10月22日 优先权日2009年10月29日
发明者县泰宏, 川崎利昭, 甲上岁浩, 白滨政则, 荒井胜也 申请人:松下电器产业株式会社