专利名称：半导体器件及其制作方法
技术领域：
本发明涉及集成电路制造エ艺，特别涉及ー种半导体器件及其制作方法。
背景技术：
随着工艺进入45nm节点以后，对光刻技术提出了进ー步的挑战，现在业界比较推 行的做法是采用浸没式光刻技术，其与传统的干式光刻最大的区别在于整个光刻的过程并不是发生在空气中，而是沉浸在ー种光学折射率较大的透明液体(通常为去离子水)中，从而在晶圆上得到线宽更窄的晶体管。对于浸没式光刻技木，由于光阻的疏水性不强，如果直接与水介质接触，曝光时晶圆在水中移动，很容易将晶圆边缘区域的各种颗粒带到晶圆中心区域，晶圆中心区域一般布有各个器件结构层，如果在其器件结构层的关键位置粘有颗粒，很容易导致器件的失效。所以光阻层上需要覆盖ー顶部抗水涂层(Topcoat)，所述顶部抗水涂层为强疏水性有机物层，从而能很好地避免光阻层与水接触产生缺陷颗粒。为了使光阻层完全被顶部抗水涂层覆盖，就需要在光阻层涂布之后进行边圈去除(EBR)，即采用溶剂去除晶圆边缘区域上的光阻，此边缘区域通常为自边缘向内0 5_的区域，使得晶圆的边缘区域没有光阻，从而确保顶部抗水涂层完全覆盖光阻层。而自从半导体エ艺进入深亚微米时代，0. 18um以下的元件例如MOS电路的有源区隔离已大多采用浅沟槽隔离エ艺(STI)来制作。请參考图Ia lf，其为现有的浅沟槽隔离的制作方法的剖面示意图。如图Ia所示，首先，提供半导体衬底10，所述半导体衬底10包括边缘区域100和中心区域101，所述半导体衬底10上顺次形成有垫氧化硅层11、氮化硅层12和底部抗反射膜层13，在所述底部抗反射膜层13上涂覆有光阻层14。如图Ib所示，接着，通过EBRエ艺去除边缘区域100上方的光阻层，即只在中心区域101上方留有剩余的光阻层14’，并在剩余的光阻层14’上覆盖顶部抗水涂层15，同吋，所述顶部抗水涂层15覆盖底部抗反射膜层13的边缘区域。如图Ic所示，然后，通过浸没式光刻和刻蚀エ艺，在中心区域101形成用以隔离有源区102的浅沟槽隔离槽16。由于边缘区域100没有光阻遮挡，因此，在形成浅沟槽隔离槽16的过程中，边缘区域100上的垫氧化硅层、氮化硅层和底部抗反射膜层也会被刻蚀去除。由于刻蚀存在中心区域的刻蚀速率比边缘区域的刻蚀速率快的エ艺特性，边缘区域100的半导体衬底蚀刻的深度往往比中心区域浅。在形成浅沟槽隔离槽16后，即可去除剰余的光阻层和剩余的底部抗反射膜层，即，只在中心区域101留有剩余的垫氧化硅层11’和剰余的氮化娃层12’。如图Id所示，沉积ニ氧化硅层17，所述ニ氧化硅层17覆盖所述有源区102、浅沟槽隔离槽16和边缘区域100。如图Ie所示，对所述ニ氧化硅层17进行化学机械研磨(CMP)，以平坦化所述有源区102，由于在边缘区域没有氮化硅作为阻挡层，化学机械研磨的研磨速率较中心区域(即制作器件的区域)的研磨速率快的工艺特性，最终往往只在中心区域(即制作器件的区域)的浅沟槽隔离槽16内留有剩余的二氧化硅层17’，边缘区域100基本不能留有二氧化硅层或者只能留下极少的一些二氧化硅；如图If 所示，去除剩余的垫氧化硅层11’和剩余的氮化硅层12’，形成浅沟槽隔离结构18。完成浅沟槽隔离结构18后，在后续的工艺中，需要依次沉积应力氮化硅层和层间介质层；并且，为了连接晶圆上的多层器件结构层还需要形成贯穿层间介质层和应力氮化硅层的接触孔，通常来说，在形成接触孔的工艺过程中需要进行高温退火处理的工艺。然而，由上述描述可知，由于目前多采用浸没式光刻技术，因此边缘区域100没有覆盖光阻，由此在后续的刻蚀形成接触孔的工艺过程中，边缘区域100的层间介质层会被全部或部分刻蚀，而层间介质层下的应力氮化硅层会全部或部分保留。其原因在于，刻蚀工艺所固有的中心区域与边缘区域蚀刻速率的差异。因此，当进行接触孔的高温退火处理工艺时，由于是高温过程，边缘区域100保留的应力氮化硅层的应力变化很大，但是其下方为硅材料的半导体衬底10，应力又无法传递，最终导致该部分应力氮化硅层发生劈裂(peeling)现象，劈裂的片层很容易作为杂质缺陷，导致产生接触孔被堵塞等问题。已知二氧化硅材料能够很好地传递应力氮化硅层的应力，因此，如能在半导体衬底的边缘区域保留有二氧化硅层，将有效缓冲后续形成的应力氮化硅层中的应力，解决应力氮化硅层劈裂的问题，提高产品的良率。
发明内容
本发明的目的在于提供一种半导体器件及其制作方法，用以解决现有的半导体器件及其制作方法中不能在半导体衬底的边缘区域保留有二氧化硅层，无法缓冲后续形成的应力氮化硅层中的张应力的问题。为解决上述技术问题，本发明提供一种半导体器件制作方法，包括提供半导体衬底，所述半导体衬底包括边缘区域和中心区域，所述半导体衬底上顺次形成有垫氧化硅层和氮化硅层；去除所述边缘区域的氮化硅层、垫氧化硅层和部分厚度的半导体衬底，形成边缘开口 ；在中心区域形成隔离有源区的浅沟槽隔离槽；沉积二氧化硅层，所述二氧化硅层覆盖所述有源区、浅沟槽隔离槽和边缘开口 ；对所述二氧化硅层进行化学机械研磨，仅在所述浅沟槽隔离槽和边缘开口内留有剩余的二氧化硅层；去除剩余的氮化硅层和垫氧化硅层，形成浅沟槽隔离结构。可选的，在所述的半导体器件制作方法中，所述边缘区域为自边缘向内0 5_的区域。可选的，在所述的半导体器件制作方法中，所述部分厚度的半导体衬底的厚度为100 10000 埃。可选的，在所述的半导体器件制作方法中，去除所述边缘区域的氮化硅层、垫氧化硅层和部分厚度的半导体衬底，形成边缘开口的工艺包括在所述氮化硅层上涂覆第一光阻层；通过EBR或WEE工艺去除边缘区域的第一光阻层；通过于法刻蚀工艺去除所述边缘 区域的氮化硅层、垫氧化硅层和部分厚度的半导体衬底，形成边缘开口 ；去除剩余的第一光阻层。
可选的，在所述的半导体器件制作方法中，所述第一光阻层的厚度为2000 20000 埃。可选的，在所述的半导体器件制作方法中，所述干法刻蚀工艺的刻蚀气体为碳氟化合物和氩气的混合气体。可选的，在所述的半导体器件制作方法中，所述二氧化硅层的厚度为3000 10000 埃。可选的，在所述的半导体器件制作方法中，所述边缘开口内留有剩余的二氧化硅层的厚度为500 4000埃。可选的，在所述的半导体器件制作方法中，所述浅沟槽隔离槽内留有剩余的二氧化硅层的厚度2000 5000埃。可选的，在所述的半导体器件制作方法中，所述垫氧化硅层的厚度为30 200埃，所述氮化硅层的厚度为500 2000埃。可选的，在所述的半导体器件制作方法中，所述在中心区域形成隔离有源区的浅沟槽隔离槽的工艺包括在中心区域的氮化硅层和边缘区域的半导体衬底上形成底部抗反射膜层；在所述底部抗反射膜层上涂覆第二光阻层；通过EBR工艺去除边缘区域的第二光阻层；在剩余的第二光阻层上覆盖顶部抗水涂层；通过浸没式光刻和刻蚀工艺形成浅沟槽隔离槽；去除所述剩余的第二光阻层。本发明还提供一种半导体器件，所述半导体器件包括半导体衬底，所述半导体衬底包括边缘区域和中心区域，所述中心区域形成有隔离有源区的浅沟槽隔离结构，所述边缘区域形成有边缘开口，所述边缘开口内填充有二氧化硅层。可选的，在所述的半导体器件中，所述边缘开口内的二氧化硅层的厚度为500 4000 埃。在本发明提供的半导体器件及其制作方法中，在中心区域形成浅沟槽隔离槽之前，先去除边缘区域的氮化硅层、垫氧化硅层和部分厚度的半导体衬底，以形成边缘开口，以使得边缘区域的半导体衬底高度降低了 ；由此，在对二氧化硅层进行化学机械研磨时，边缘区域的二氧化硅层受到的化学机械研磨的频率和程度减小了，从而使得边缘区域的二氧化硅的去除量变少了；此外，由于去除了边缘区域的氮化硅层、垫氧化硅层和部分厚度的半导体衬底，力口大了边缘区域与中心区域，特别是与边缘区域相邻的有源区的台阶差，即当对二氧化硅层进行化学机械研磨时，所述台阶高度较高的中心区域，特别是与边缘区域相邻的有源区起到了很好的阻挡作用，由此，也减小了边缘区域受到的化学机械研磨的频率和程度，进一步的减小了边缘区域的二氧化硅的去除量。最终，通过本发明提供的半导体器件及其制作方法，能在半导体衬底的边缘区域保留一层二氧化硅层，以缓冲后续形成的应力氮化硅层的应力。
图Ia If是现有的半导体器件制作方法的剖面示意图；
图2是本发明实施例的半导体器件制作方法的流程图；图3a 3f是本发明实施例的半导体器件制作方法的剖面示意图。
具体实施例方式以下结合附图和具体实施例对本发明提出的半导体器件及其制作方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。本发明的核心思想在于，提供一种半导体器件及其制作方法，在中心区域形成浅沟槽隔离槽之前，先去除边缘区域的氮化硅层、垫氧化硅层和部分厚度的半导体衬底，以形成边缘开口，以使得边缘区域的半导体衬底高度降低了 ；由此，在对二氧化硅层进行化学机械研磨时，边缘区域的二氧化硅层受到的化学机械研磨的频率和程度减小了，从而使得边缘区域的二氧化硅的去除量变少了 ；此外，加大了边缘区域与中心区域，特别是与边缘区域相邻的有源区的台阶差，当对二氧化硅层进行化学机械研磨时，所述有源区起到了很好的阻挡作用，由此，也减小了边缘区域受到的化学机械研磨的频率和程度，进一步的减小了边缘区域的二氧化硅的去除量。最终，通过本发明提供的半导体器件及其制作方法，能在半导 体衬底的边缘区域保留一层二氧化硅层，以缓冲后续形成的应力氮化硅层的应力。 请参考图2和图3a至3f，其中，图2为本发明实施例的半导体器件制作方法的流程图，图3a至3f为本发明实施例的半导体器件制作方法的剖面示意图。具体的，该方法包括以下步骤请参考图3a，首先，执行步骤S20，提供半导体衬底30，所述半导体衬底30包括边缘区域300和中心区域301，所述半导体衬底30上顺次形成有垫氧化硅层31和氮化硅层32。在本实施例中，边缘区域300是指自半导体衬底30的边缘向内0 5mm的区域；当然，在本发明的其它实施例中，边缘区域300的范围也可根据工艺要求适当的大一些或者小一些。在本实施例中，所述半导体衬底30的材料为硅。优选的，所述垫氧化硅层31的厚度为30 200埃，通过沉积垫氧化硅31可减少后续制程步骤中的表面应力，从而提高产品可靠性；所述氮化硅层32的厚度为500 2000埃。在本发明的其它实施例中，垫氧化硅层31和氮化硅层32的厚度也可根据不同的产品要求做相应调整，本发明对此并不做限定。此外，为了图示方便，在剖视图中将边缘区域300和中心区域301的分界线表示为水平线，本领域的技术人员应当理解，实际的分界面并不一定是平面。其次，执行步骤S21，去除所述边缘区域300上方的氮化硅层、垫氧化硅层和部分厚度的半导体衬底，即只在中心区域301上保留有剩余的氮化硅层32’和垫氧化硅层31’，以形成边缘开口 302。具体请参考图3b-l至3b-4。如图3b_l所示，首先，在氮化硅层32上形成第一光阻层33 ；如图3b_2所示，其次，通过EBR或WEE工艺去除边缘区域300上的第一光阻层，即只在中心区域301留有剩余的第一光阻层33’ ； 如图3b_3所示，接着，通过干法刻蚀工艺去除边缘区域300上的氮化硅层、垫氧化硅层和部分厚度的半导体衬底，即，只在中心区域301保留有剩余的氮化硅层32’和剩余的垫氧化硅层31’，以形成边缘开口 302 ；如图3b_4所示，最后，去除剩余的第一光阻层33’。
在本实施例中，所述部分厚度的半导体衬底(即去除的半导体衬底)的厚度为100 10000埃，此厚度主要考虑在后续的二氧化硅沉积和化学机械研磨过程的需求，根据需留有的二氧化硅的厚度，去除的部分厚度的半导体衬底的厚度也可略小于或者大于上述范围。其中，所述第一光阻层33的厚度例如为2000 20000埃，所述第一光阻层33主要是为了通过干法刻蚀工艺去除边缘区域300的氮化硅层、垫氧化硅层和部分厚度的半导体衬底时，保护中心区域301的前述各层，因此，所述第一光阻层33的厚度以能够有效保护前述各层为限。具体厚度可十分方便的在实际工艺中做相应的调整。在本实施例中，所述干法刻蚀工艺的刻蚀气体为碳氟化合物和氩气的混合气体。所述碳氟化合物可包括C4F6、CF4、CH2F2中的一种或多种。接下来，执行步骤S22，在中心区域301形成隔离有源区303的浅沟槽隔离槽34。具体请参考图3c-l至图3c-5。如图3c_l所示，首先，在中心区域301的氮化硅层32’和边缘区域300的半导体衬底30’上形成底部抗反射膜层35，通过该底部抗反射膜层35可防止半导体衬底30’的光反射，提高曝光工艺的分辨率；如图3c_2所示，接着，在所述底部抗反射膜层35上沉积第二光阻层36 ；如图3c_3所示，然后，通过EBR工艺去除边缘区域300的第二光阻层，即只有中心区域301留有剩余的第二光阻层36’ ；如图3c_4所示，接着，在剩余的第二光阻层36’上覆盖顶部抗水涂层37，通过所述顶部抗水涂层37将剩余的第二光阻层36’与浸没式光刻中的去离子水隔离；如图3c_5所示，接着，通过浸没式光刻和刻蚀工艺，形成用以隔离有源区303的浅沟槽隔离槽34 ;在形成浅沟槽隔离槽34后，即可去除剩余的光阻层和剩余的底部抗反射膜层。如图3d所示，接着，执行步骤S23，沉积二氧化硅层38，所述二氧化硅层38覆盖有源区303、浅沟槽隔离槽34和边缘开口 302。在本实施例中，所述二氧化硅层38的厚度为3000 10000埃。可以理解的是，所述二氧化硅层38的厚度固然会一定程度的影响到最终边缘开口 302内留有的剩余的二氧化硅层的厚度。但，起关键和决定性作用的还是先前的步骤S21，即去除边缘区域的氮化硅层、垫氧化硅层和部分厚度的半导体衬底，形成边缘开口 302，从而使得最终在边缘区域保留有二氧化硅层。因此，在本步骤中，通常二氧化硅层38的厚度为3000 10000埃，也可以适当的厚一些或者薄一些。请参考图3e，接着，执行步骤S24，对所述二氧化硅层38进行化学机械研磨，仅在所述浅沟槽隔离槽34和边缘开口 302内留有剩余的二氧化硅层38’。由于执行了步骤S21，即，去除了边缘区域的氮化硅层、垫氧化硅层和部分厚度的半导体衬底，使得边缘区域的高度降低了，因此在对二氧化硅层进行化学机械研磨时，边缘区域的二氧化硅层受到的化学机械研磨的频率和程度减小了，从而使得边缘区域300的二氧化硅的去除量变少了 ；此外，去除边缘区域300的氮化硅层、垫氧化硅层和部分厚度的半导体衬底的过程，还加大了边缘区域300与中心区域301，特别是与边缘区域300相邻的有 源区303的台阶差，即当对二氧化硅层进行化学机械研磨时，所述台阶高度较高的中心区域，特别是与边缘区域300相邻的有源区303起到了很好的阻挡作用，由此，也减小了边缘区域300受到的化学机械研磨的频率和程度，进一步的减小了边缘区域300的二氧化硅的去除量。最终，能在边缘开口 302内留有二氧化硅层。若在步骤S23中，沉积的二氧化硅层38的厚度为3000 10000埃；那么，经过步骤S24后，边缘开口 302内留有剩余的二氧化硅层38’的厚度为500 4000埃，浅沟槽隔离槽内留有剩余的二氧化硅层38’的厚度通常为2000 5000埃。请参考图3f，最后，执行步骤S25，去除剩余的氮化硅层31’和垫氧化硅层32’，以形成浅沟槽隔离结构39。至此，即可得到一半导体器件，所述半导体器件包括半导体衬底30’，所述半导体衬底30’包括边缘区域300和中心区域301，所述中心区域301形成有隔离有源区303的浅沟槽隔离结构39，所述边缘区域300形成有边缘开口 302，所述边缘开口 302内填充有二氧化硅层38’。在本实施例中，所述边缘开口 302内有二氧化硅层38’的厚度为500 4000 埃。发明人通过现有技术以及本发明所提供的半导体器件制作方法，同样在半导体器件的制作过程中沉积5000埃的二氧化硅。实际测得，通过现有技术，最终边缘区域I 4_的区域(自边缘向内)基本没有保留二氧化硅；而由于刻蚀工艺的中心区域与边缘区域蚀刻速率的差异，在边缘区域0 Imm和4 5mm范围内分别有100 300埃的二氧化硅残留。而通过本发明实施例的技术方案，最终边缘区域I 4_的区域(自边缘向内)有500 2000埃的氧化娃,而边缘区域0 Imm和4 5mm的范围内则保留有2000 4000埃的氧化硅。由此可见，通过本发明所提供的技术方案可以有效地在边缘区域保留二氧化硅，而二氧化硅材料能够很好地缓冲应力氮化硅层的应力，因此，将有效缓冲后续形成的应力氮化硅层中的应力，解决应力氮化硅层劈裂的问题，提高产品的良率。上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
权利要求
1.一种半导体器件制作方法,包括 提供半导体衬底，所述半导体衬底包括边缘区域和中心区域，所述半导体衬底上顺次形成有垫氧化娃层和氮化娃层； 去除所述边缘区域的氮化硅层、垫氧化硅层和部分厚度的半导体衬底，形成边缘开n ； 在中心区域形成隔离有源区的浅沟槽隔离槽； 沉积ニ氧化硅层，所述ニ氧化硅层覆盖有源区、浅沟槽隔离槽和边缘开ロ ； 对所述ニ氧化硅层进行化学机械研磨，仅在所述浅沟槽隔离槽和边缘开ロ内留有剩余的ニ氧化硅层； 去除剩余的氮化硅层和垫氧化硅层，形成浅沟槽隔离结构。
2.如权利要求I所述的半导体器件制作方法，其特征在于，所述边缘区域为自边缘向内O 5mm的区域。
3.如权利要求I所述的半导体器件制作方法，其特征在于，所述部分厚度的半导体衬底的厚度为100 10000埃。
4.如权利要求I或2或3所述的半导体器件制作方法，其特征在干，形成边缘开ロ的エ艺包括 在所述氮化硅层上涂覆第一光阻层； 通过EBR或WEEエ艺去除边缘区域的第一光阻层； 通过干法刻蚀エ艺去除所述边缘区域的氮化硅层、垫氧化硅层和部分厚度的半导体衬底,形成边缘开ロ ； 去除剰余的第一光阻层。
5.如权利要求4所述的半导体器件制作方法，其特征在干，所述第一光阻层的厚度为.2000 20000 埃。
6.如权利要求4所述的半导体器件制作方法，其特征在于，所述干法刻蚀エ艺的刻蚀气体为碳氟化合物和IS气的混合气体。
7.如权利要求I所述的半导体器件制作方法，其特征在于，所述ニ氧化硅层的厚度为.3000 10000 埃。
8.如权利要求I所述的半导体器件制作方法，其特征在于，所述边缘开口内留有剩余的ニ氧化硅层的厚度为500 4000埃。
9.如权利要求I所述的半导体器件制作方法，其特征在于，所述浅沟槽隔离槽内留有剩余的ニ氧化硅层的厚度2000 5000埃。
10.如权利要求I所述的半导体器件制作方法，其特征在于，所述垫氧化硅层的厚度为.30 200埃。
11.如权利要求I所述的半导体器件制作方法，其特征在于，所述氮化硅层的厚度为.500 2000 埃。
12.如权利要求I所述的半导体器件制作方法，其特征在于，所述在中心区域形成隔离有源区的浅沟槽隔离槽的エ艺包括 在中心区域的氮化硅层和边缘区域的半导体衬底上形成底部抗反射膜层； 在所述底部抗反射膜层上涂覆第二光阻层；通过EBRエ艺去除边缘区域的第二光阻层； 在剰余的第二光阻层上覆盖顶部抗水涂层； 通过浸没式光刻和刻蚀エ艺形成浅沟槽隔离槽； 去除所述剩余的第二光阻层。
13.ー种利用权利要求I所述的半导体器件制作方法制作的半导体器件，其特征在干，包括半导体衬底，所述半导体衬底包括边缘区域和中心区域，所述中心区域形成有隔离有源区的浅沟槽隔离结构，所述边缘区域形成有边缘开ロ，所述边缘开ロ内填充有ニ氧化硅层。
14.如权利要求13所述的半导体器件，其特征在干，所述边缘开ロ内填充的ニ氧化硅层的厚度为500 4000埃。
全文摘要
本发明提供一种半导体器件制作方法和结构，包括提供半导体衬底，所述半导体衬底包括边缘区域和中心区域，所述半导体衬底上顺次形成有垫氧化硅层和氮化硅层；去除所述边缘区域的氮化硅层、垫氧化硅层和部分厚度的半导体衬底，形成边缘开口；在中心区域形成隔离有源区的浅沟槽隔离槽；沉积二氧化硅层，所述二氧化硅层覆盖所述有源区、浅沟槽隔离槽和边缘开口；对所述二氧化硅层进行化学机械研磨，仅在所述浅沟槽隔离槽和边缘开口内留有剩余的二氧化硅层；去除剩余的氮化硅层和垫氧化硅层，形成浅沟槽隔离结构。由此能在半导体衬底的边缘区域保留一层二氧化硅层，有效缓冲后续形成的应力氮化硅层的应力，减少工艺缺陷，提高产品的良率。
文档编号H01L21/02GK102646573SQ20111003963
公开日2012年8月22日 申请日期2011年2月17日 优先权日2011年2月17日
发明者单朝杰, 胡华勇 申请人:中芯国际集成电路制造(上海)有限公司