专利名称：电子部件的制作方法
技术领域：
本发明涉及一种电子部件，尤其涉及具备多个绝缘体层层叠而构成的层叠体的电子部件。
背景技术：
作为现有电子部件，已知有例如专利文献1中记载的层叠陶瓷电容器。专利文献1 记载的层叠陶瓷电容器具备多个电介体层、多个电极及终端。多个电介体层及多个电极交替进行层叠。终端是设在由多个电介体层构成的层叠体的底面的外部电极。以上所述的层叠陶瓷电容器中，在层叠体的底面，通过使电极从电介体层间露出，在露出有电极的部分施行镀敷，形成终端。但是，在所述层叠陶瓷电容器中，有希望减小ESR(等价串联电阻)的愿望。作为减小ESR的方法，例如，可举出增大从层叠体的底面露出有电极的部分的面积的方法。由此， 电极和终端连接的部分的面积变大，ESR降低。但是，当从层叠体的底面露出有电极的面积变大时，容易发生电介体层彼此剥离的分层。更详细地说，电极和电介体层用不同的材料来制作。因此，电极和电介体层的密接力比电介体层彼此的密接力弱。而且，在电极从层叠体的底面较多地露出的层叠体上切割母层叠体的情况下，由于切割时施加在层叠体上的力的作用，在密接力弱的电极和电介体层之间有可能产生分层。专利文献专利文献1(日本)特开2007-U92M号公报
发明内容
于是，本发明的目的在于提供一种不仅减小ESR而且可抑制分层(delamination) 的发生的电子部件。本发明的一方式的电子部件的特征为，具备多个绝缘体层层叠而构成的层叠体， 内装在所述层叠体内且在该层叠体的表面具有从所述绝缘体层间露出的第一露出部的第一电容导体，内装在所述层叠体内且在该层叠体的表面具有从所述绝缘体层间露出的第二露出部的第二电容导体，该第二导体与所述第一电容导体一起构成电容器，按照覆盖所述第一露出部的方式直接在所述表面通过镀敷形成的第一外部电极，以及以覆盖所述第二露出部的方式直接在所述表面通过镀敷形成的第二外部电极，从层叠方向俯视时，所述第一露出部及所述第二露出部的长度分别为所述绝缘体层的外缘的长度的35%以上45%以下。发明效果根据本发明，不仅减小了 ESR而且可抑制分层的发生。
图1是电子部件的外观立体图；图2是电子部件的层叠体的分解立体图；图3是俯视绝缘体层及电容导体的图；图4是其他实施方式的电子部件的外观立体图。附图标记说明C电容器S1，S2 侧面S3，S4 端面S5 上面S6 下面10，IOa 电子部件12层叠体Ha，14b外部电极16绝缘体层18a, 18b 电容导体20a, 20b 容量部2 , 22b 抽出部^a，^b 露出部
具体实施例方式下面，参照附图对本发明的实施方式的电子部件进行说明。(电子部件的构成)首先，参照附图对电子部件的构成进行说明。图1是电子部件10的外观立体图。 图2是电子部件10的层叠体12的分解立体图。以下定义层叠体12的层叠方向为y轴方向。定义从y轴方向俯视层叠体12时的层叠体12的短边方向为ζ轴方向。定义从y轴方向俯视层叠体12时的层叠体12的长边方向为χ轴方向。电子部件10为片型电容器，如图1及图2所示，具备层叠体12、外部电极14(1 ， 14b)及电容器C(在图1中未图示)。层叠体12呈长方体状。但是层叠体12通过实施倒角呈在角及棱线带有圆弧的形状。层叠体12的表面由侧面S1、S2、端面S3、S4、上面S5及下面S6构成。以下，在层叠体12中，设y轴方向的正方向侧的面为侧面Si、y轴方向的负方向侧的面为侧面S2。另外，设χ轴方向的负方向侧的面为端面S3、χ轴方向的正方向侧的面为端面S4。另外，设ζ轴方向的正方向侧的面为上面S5、ζ轴方向的负方向侧的面为下面S6。如图2所示，通过层叠多个绝缘体层16而构成。绝缘体层16呈长方形状，由电介体陶瓷制作而成。作为电介体陶瓷的例子可举出BaTiO3、CaTiO3、SrTiO3、CaZrO3等。另夕卜， 也可以以这些材料为主成分、以Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、稀土类化合物等为副成分。优选绝缘体层16的厚度0.4μπι以上ΙΟμπι以下。下面，将绝缘体层16的y轴方向的正方向侧的主面称为表面，将绝缘体层16的y轴方向的负方向侧的主面称为背面。层叠体12的侧面Sl由设于y轴方向的最正方向侧的绝缘体层16的表面构成。层叠体12的侧面S2由设于y轴方向的最负方向侧的绝缘体层16的背面构成。另外，端面 S3通过多个绝缘体层16的χ轴方向的负方向侧的短边相连接而构成。端面S通过多个绝缘体层16的χ轴方向的正方向侧的短边相连接而构成。上面S5通过多个绝缘体层16的 ζ轴方向的正方向侧的长边相连接而构成。下面S6通过多个绝缘体层16的ζ轴方向的负方向侧的长边相连接而构成。如图2所示，电容器C由内装于层叠体12内的电容导体18 (18a，18b)构成。优选电容导体18由例如，Ni、Cu、Ag、Pd、Ag-Pd合金、Au等导电性材料制作而成，具有0. 3 μ m以上2. Oym以下的厚度。电容导体18a设在绝缘体层16的表面上并具有容量部20a及抽出部22a。容量部20a呈长方形状，不与绝缘体层16的外缘相接。抽出部22a与容量部20a连接，在绝缘体层16的长边及短边抽出。更详细地说，抽出部2 在绝缘体层16的χ轴方向的负方向侧的短边整体、绝缘体层16的ζ轴方向的正方向侧的长边的一部分、及绝缘体层16的ζ轴方向的负方向侧的长边的一部分抽出。由此，抽出部2 在层叠体12的端面S3、上面S5及下面S6，具有从邻接的两层绝缘体层16间露出的“ 二 ”字状的露出部^a。如图2所示，露出部26a是连续的，中途不分割。电容导体18b与电容导体18a共同构成电容器C且设于绝缘体层16的表面上，并且具有容量部20b及抽出部22b。容量部20b呈长方形状，不与绝缘体层16的外缘相接。 抽出部22b与容量部20b连接，在绝缘体层16的长边及短边抽出。更详细地说，抽出部22b 在绝缘体层16的χ轴方向的正方向侧的短边整体、绝缘体层16的ζ轴方向的正方向侧的长边的一部分、及绝缘体层16的ζ轴方向的负方向侧的长边的一部分抽出。由此，抽出部22b 在层叠体12的端面S4、上面S5及下面S6，具有从邻接的两层绝缘体层16间露出的“ 二 ”字状的露出部^b。如图2所示，露出部26b是连续的，中途不分割。如以上所构成的电容导体18a，18b，以沿y轴方向交替排列的方式设于多个绝缘体层16上。由此，电容器C在容量部20a和容量部20b经由绝缘体层16而对向的部分构成。而且，将层叠有设有电容导体18的多个绝缘体层16的区域称为内层区域。另外，在内层区域的y轴方向的正方向侧，层叠有未设有电容导体18的多个绝缘体层16。同样地，在内层区域的y轴方向的负方向侧层叠有未设置电容导体18的多个绝缘体层16。下面，将层叠有未设置这些电容导体18的多个绝缘体层16的两个区域称为外层区域。外部电极14a以覆盖露出部的方式直接在层叠体12的端面S3、上面S5及下面S6上通过镀敷来形成。更详细地说，外部电极1 覆盖端面S3的几乎整个面。进而，外部电极Ha对上面S5及下面S6从端面S3折回。另外，外部电极14b覆盖露出部^b，直接在层叠体12的端面S4、上面S5及下面S6上通过镀敷来形成。更详细地说，外部电极14b 覆盖端面S4的几乎整个面。进而，外部电极14b对上面S5及下面S6从端面S4折回。通过如以上设置外部电极14，在外部电极1 和外部电极14b之间连接有电容器C。作为外部电极14的材料，例如可举出Cu。但是，电子部件10具有可减小ESR而且可抑制分层的发生的构成。为了减小ESR， 理想的是加长从y轴方向俯视时的露出部26a，^b的长度。另一方面，为了抑制分层的发生，理想的是缩短从y轴方向俯视时的露出部沈^^^的长度。于是，本申请发明人进行了如下的实验，发现理想的是，从y轴方向俯视时，露出部的长度L2分别为绝缘体层16的外缘的长度Ll的35%以上45%以下。下面，对申请发明人进行的实验进行说明。(实验)本申请发明人制作了实施例1 实施例3及比较例1 比较例4的电子部件。实施例1 实施例3及比较例1 比较例4的电子部件，其L2/L1分别因电容导体的构造不同而不同。下面，对实施例1 实施例3及比较例1 比较例4的电子部件的构造进行说
明。
首先，下面表示实施例1 y实施例3及比较例1 比较例4的电子部件中共同的构造。
尺寸0. 8mmX 0. 5mmX 1. 6mm
绝缘体层的材料=BaTiO3
绝缘体层的层数420层
内层区域的绝缘体层的层I改330层
外层区域的绝缘体层的层I改各45层
绝缘体层的厚度3μπι
电容导体的材料Ni
电容导体的厚度iym
电容器的容量0. 47 μ F
外部电极的材料Cu镀层,/Ni镀层/Sn镀层(3层构造)
其次，对实施例1 实施例3及比较例1 比较例4的电子部件的电容导体的构
造进行说明。图3是俯视绝缘体层及电容导体的图。表1是实施例1 实施例3及比较例 1 比较例4的电子部件中的绝缘体层及电容导体的表示图3中所示的各部(a f)的尺寸及L2/L1的表。需要说明的是，a f是通过将实施例1 实施例3及比较例1 比较例4的电子部件切断并对断面进行抛光后，利用侧长显微镜测量电容导体及绝缘体层的各部位进行测定而得到的。另外，Ll为h+2f，L2为b+2c+2d。
表1
权利要求
1. 一种电子部件，其特征在于，具备 多个绝缘体层层叠而构成的层叠体，内装于所述层叠体内，且在该层叠体的表面具有从所述绝缘体层间露出的第一露出部的第一电容导体，内装于所述层叠体内，且在该层叠体的表面具有从所述绝缘体层间露出的第二露出部的第二电容导体，该第二电容导体与所述第一电容导体共同构成电容器，以覆盖所述第一露出部的方式直接在所述表面通过镀敷形成的第一外部电极，以及以覆盖所述第二露出部的方式直接在所述表面通过镀敷形成的第二外部电极， 从层叠方向俯视时，所述第一露出部及所述第二露出部的长度分别为所述绝缘体层的外缘的长度的35%以上45%以下。
全文摘要
本发明提供一种不仅减小ESR而且能够抑制分层的发生的电子部件。层叠体12是通过多个绝缘体层16层叠而构成。电容导体18a内装于层叠体12内，且在层叠体12的表面具有从绝缘体层16间露出的露出部26a。电容导体18b内装于层叠体12内，且在层叠体12的表面具有从绝缘体层16间露出的露出部26b。电容导体18a、18b构成电容器C。外部电极分别以覆盖露出部26a、26b的方式直接在层叠体12的表面通过镀敷来形成。从y轴方向俯视时，露出部26a、26b的长度分别为绝缘体层16的外缘的长度的35％以上45％以下。
文档编号H01G4/232GK102290238SQ20111011313
公开日2011年12月21日 申请日期2011年4月28日 优先权日2010年4月30日
发明者笹林武久, 谷口拓巳 申请人:株式会社村田制作所