专利名称：超级结器件及其制造方法
技术领域：
本发明涉及半导体集成电路制造领域，特别是涉及一种超级结器件；本发明还涉及一种超级结器件的制造方法。
背景技术：
超级结MOSFET采用新的耐压层结构，利用一系列的交替排列的P型半导体薄层和N型半导体薄层来在截止状态下在较低电压下就将所述P型半导体薄层和N型半导体薄层耗尽，实现电荷相互补偿，从而使P型半导体薄层和N型半导体薄层在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET理论极限。在美国专利US5216275中，以上的交替排列的P型半导体薄层和N型半导体薄层是与N+衬底相连的；在美国专利US6630698B1中，中间的P型半导体薄层和N型半导体薄层与N+衬底可以有大于O的间隔。现有技术中，P型半导体薄层和N型半导体薄层的形成一种是通过外延成长然后进行光刻和注入，多次反复该过程得到需要的厚度的P型半导体薄层和N型半导体薄层，这种工艺在600V以上的MOSFET中，一般需要重复5次以上，生产成本和生产周期长。另一种是通过一次生长一种类型的需要厚度的外延之后，进行沟槽的刻蚀，之后在沟槽中填入相反类型的硅；该方法工艺成本和工艺周期短；但如果该薄层与衬底之间有一定的厚度，由于沟槽的刻蚀有一定的工艺变化，沟槽深度也就易于发生变化，因此造成器件反向击穿电压变化范围较大；同时，在同样的外延厚度下，当P型半导体薄层和N型半导体薄层不接触到N+衬底时器件的反向击穿电压会比P型半导体薄层和N型半导体薄层接触到N+衬底的反向击穿电压低。
发明内容
本发明所要解决的技术问题是提供一种超级结器件，能提高器件的抗过电流冲击能力和该能力的一致性。为此，本发明还提供一种超级结器件的制造方法。为解决上述技术问题，本发明提供一种超级结器件，在一 N+硅基片上形成有一 N型硅外延层，超级结器件的中间区域为电流流动区，所述电流流动区包含多个交替排列的形成于所述N型硅外延层中的P型薄层和N型薄层；所述终端保护结构环绕于所述电流流动区的外周，所述终端保护结构包括多个环绕于所述电流流动区的外周且交替排列的形成于所述N型硅外延层中的P型薄层和N型薄层；所述终端保护结构分成2区和3区，所述2区和所述3区都包括多个所述P型薄层和所述N型薄层，其中所述2区位于内侧并和所述电流流动区邻近，所述3区位于所述2区的外侧。所述电流流动区的所有的所述P型薄层的宽度相同、所有的所述N型薄层的宽度也相同。两个相邻的所述P型薄层和所述N型薄层之间的宽度比值为薄层宽度比，所述电流流动区的各处的薄层宽度比都相同；至少部分的所述终端保护结构的薄层宽度比小于所述电流流动区的薄层宽度比。相邻的所述P型薄层的宽度和P型杂质浓度的积和所述N型薄层的宽度和N型杂质浓度的积的比值为杂质总量比，所述电流流动区的各处的所述杂质总量比都相同；所述终端保护结构的各处的所述杂质总量比都小于等于所述电流流动区的所述杂质总量比，且至少部分的所述终端保护结构的所述杂质总量比小于所述电流流动区的所述杂质总量比。在所有的所述P型薄层中，至少一个位于所述终端保护结构中的所述P型薄层的底部不和所述N+硅基片接触。进一步的改进是，至少部分的所述终端保护结构的所述杂质总量比为第一比值，该第一比值为1.0 1.1 ;所述电流流动区的所述杂质总量比为第二比值，所述第二比值大于所述第一比值的1.05倍。进一步的改进是，两个相邻的所述P型薄层和所述N型薄层的宽度的和为步进，所述终端保护结构的所述3区中的步进小于所述电流流动区的步进，至少部分的所述3区的所述杂质总量比为第一比值，该第一比值为1.0 1.1 ;所述电流流动区的所述杂质总量比为第二比值，所述第二比值大于所述第一比值的1.05倍。进一步的改进是，两个相邻的所述P型薄层和所述N型薄层的宽度的和为步进，所述终端保护结构的所述3区中的步进小于所述电流流动区的步进、所述2区中至少有部分相邻的所述P型薄层和所述N型薄层的步进小于所述电流流动区的步进；至少部分的所述3区的所述杂质总量比为第一比值，该第一比值为1.0 1.1，至少部分的所述2区的所述杂质总量比为第三比值，所述第三比值小于等于所述第一比值的1.05倍；所述电流流动区的所述杂质总量比为第二比值，所述第二比值大于所述第一比值的1.05倍。进一步的改进是，在所述电流流动区中，一 P型背栅形成于各所述P型薄层上部或所述P型背栅形成于各所述P型薄层上部并延伸到各所述P型薄层上部两侧的所述N型薄层中，一源区形成于各所述P型背栅中，在所述电流流动区的所述N型硅外延层上部形成有栅氧、栅极以及源极，在所述N+硅基片的背面形成有漏极。所述终端保护结构还包括至少一 P型环、一沟道截止环、一终端介质膜、至少一多晶硅场板；所述P型环、所述P型薄层和所述沟道截止环都呈环状结构、并由内往外依次环绕于所述电流流动区的外周。所述P型环形成于所述终端保护结构区域的所述N型硅外延层的表面层中且和所述最外侧P型区域相邻；所述P型环覆盖于所述2区的所述P型薄层和所述N型薄层的上部。所述沟道截止环形成于最外侧P型薄层外侧的所述N型硅外延层的表面层中。所述终端介质膜形成于所述终端保护结构区域的所述N型硅外延层上并和所述电流流动区的外侧边缘相隔一定距离，所述终端介质膜的靠近所述电流流动区的一侧具有一台阶结构。所述多晶硅场板完全覆盖所述台阶结构并覆盖部分所述终端介质膜、并延伸到所述电流流动区的外侧边缘到所述终端介质膜之间的区域上。一层间膜形成于所述终端保护结构区域的所述N型硅外延层、所述终端介质膜和所述多晶硅场板上。为解决上述技术问题，本发明提供一种超级结器件的制造方法，包括如下步骤:
步骤一、在一 N+硅基片上形成N型硅外延层，在所述N型硅外延层上形成电流流动区的P型背栅以及终端保护结构区域的P型环。步骤二、利用光刻刻蚀在所述电流流动区和所述终端保护结构区域的所述N型硅外延层上形成沟槽；所述沟槽的宽度和后续形成的P型薄层的宽度相同，相邻的所述沟槽之间的间距和后续形成的N型薄层相同；在所有的所述沟槽中，至少一个位于所述终端保护结构中的所述沟槽的底部不和所述N+硅基片接触。步骤三、在所述沟槽中形成P型硅并将所述N型硅外延层表面的硅去掉，从而在所述电流流动区和所述终端保护结构区域分别形成交替排列的所述P型薄层和所述N型薄层；所述电流流动区的所有的所述P型薄层的宽度相同、所有的所述N型薄层的宽度也相同；两个相邻的所述P型薄层和所述N型薄层之间的宽度比值为薄层宽度比，所述电流流动区的各处的薄层宽度比都相同；至少部分的所述终端保护结构的薄层宽度比小于所述电流流动区的薄层宽度比。相邻的所述P型薄层的宽度和P型杂质浓度的积和所述N型薄层的宽度和N型杂质浓度的积的比值为杂质总量比，所述电流流动区的各处的所述杂质总量比都相同；所述终端保护结构的各处的所述杂质总量比都小于等于所述电流流动区的所述杂质总量比，且至少部分的所述终端保护结构的所述杂质总量比小于所述电流流动区的所述杂质总量比。步骤四、淀积介质膜并利用光刻刻蚀在所述终端保护结构区域形成终端介质膜；所述终端介质膜的靠近所述电流流动区的一侧具有一台阶结构。步骤五、在所述N+硅基片上形成栅氧和多晶硅，利用光刻刻蚀在所述电流流动区形成由所述多晶硅组成的栅极图形，在所述终端保护结构区域形成至少一多晶硅场板，所述多晶硅场板完全覆盖所述台阶结构并覆盖部分所述终端介质膜、并延伸到所述电流流动区的外侧边缘到所述终端介质膜之间的区域上。步骤六、利用光刻和离子注入工艺形成源区和沟道截止环。步骤七、淀积形成层间膜。步骤八、进行光刻刻蚀形成接触孔。步骤九、进行P+离子注入形成所述P型背栅和后续金属层的欧姆接触。步骤十、在所述N+硅基片表面淀积金属层，并进行光刻刻蚀形成所述源极和所述栅极的电极图形。步骤^^一、对所述N+硅基片进行背面减薄。步骤十二、在所述N+硅基片背面进行金属化形成漏极。进一步的改进是，所述步骤二中至少包括两种不同宽度的所述沟槽，不同宽度的所述沟槽对应的深度也不同。更优选择为，所述沟槽包括宽度为5微米 6微米的值以及2微米 3微米的值；刻蚀后，5微米 6微米的值的所述沟槽的深度为32微米 37微米、2微米 3微米的值的所述沟槽的深度为15微米 28微米。本发明超级结器件通过使终端保护结构保持P/N薄层即P型薄层和N型薄层的最佳平衡，使器件终端的击穿 电压高于器件单元的反向击穿电压。而在单元区即电流流动区，保证P/N薄层中P型掺杂总量多于N型掺杂总量，从而能提高器件的抗电流冲击能力和该能力的一致性。
下面结合附图和具体实施方式
对本发明作进一步详细的说明:图1是本发明实施例超级结器件的终端保护结构的俯视图；图2-图4是本发明实施例一至三超级结器件的终端保护结构的沿图1中AA’的截面图。
具体实施例方式如图1所示，是本发明实施例超级结器件的俯视图。在俯视图上，本发明实施例可以分为I区、2区和3区。I区为超级结器件的中间区域为电流流动区，所述电流流动区包含交替排列的形成于所述N型硅外延层2中的P型区域25和N型区域，所述P型区域25也即形成于所述电流流动区中的P型薄层、所述N型区域也即形成于所述电流流动区中的N型薄层；在所述电流流动区电流会通过N型区域由源极经过沟道到达漏极，而所述P型区域25是在反向截止状态下与所述N型区域形成耗尽区一起承受电压。2区和3区为所述超级结器件的终端保护结构区域，在器件导通时所述终端保护结构不提供电流，在反向截止状态用于承担从I区外周单元即外周P型区域25的表面到器件最外端表面衬底的电压该电压为横向电压和从I区外周单元表面到衬底的电压该电压为纵向电压。2区中有至少一个P型环24，图1中为一个P型环24，该P型环24 —般与I区的P型背栅连接在一起；在2区中还具有用于减缓表面电场急剧变化的多晶场板片Pl和金属场板P2，以及P型柱23 ；2区中也可以不设置所述金属场板P2。3区是由P型柱23与由N型硅外延层组成的N型柱交替形成的电压承担区，所述P型柱23也即形成于所述终端保护结构中的P型薄层、所述N型柱也即形成于所述终端保护结构中的N型薄层；3区中有金属场板P2，3区中也可以不设置所述金属场板P2 ；3区中可以有P型环24也可以没有，有P型环24时该处的P型环是不与电流流动区的P型背栅连接相连的(悬浮的)；在3区的最外端有沟道截止环21，所述沟道截止环21由N+注入区或N+注入区再加形成于其上的介质或介质加上金属构成；在所述P型柱23在四个角处可以有附加的小P型柱22，用以更好的实现电荷平衡。由图1可以看出，所述电流流动区的单元结构即所述P型区域25和N型区域都为四方形结构，即由四方形的所述P型区域25和N型区域在二维方向上整齐排列组成所述电流流动区的单元阵列。所述终端保护结构环绕于所述电流流动区的外周且所述P型环24、所述P型柱23和所述沟道截止环21都呈四方形的环状结构，也可以呈四方形的四角有圆弧的环状结构。所述P型区域25和N型区域也能为六边形、八边形和其它形状，所述P型区域25和N型区域的排列方式也能在X，和Y方向进行一定的错位；只要保证整个排列是按一定的规则，进行重复出现就可以。所述P型区域25和N型区域也能为条形结构，排列在一维方向上。图1中四角的附加的小P型柱22，可按照局域电荷平衡最佳化的要求来设计，如果所述P型柱23的宽度为a，所述P型柱23和所述P型柱23之间的距离也为a，那么所述小P型柱22能采用边长为0.3 0.5a的方型P型孔。如图2所示，是本发明实施例一超级结器件的沿图1中AA’的截面图。在一 N+硅基片I上形成有一 N型硅外延层2，I区为本发明实施例一超级结器件的中间区域为电流流动区，所述电流流动区包含交替排列的形成于所述N型硅外延层2中的P型区域25和N型区域，所述P型区域25即为图3中形成于沟槽41中的P型柱51 P型背栅3形成于各所述P型区域25上部或所述P型背栅3形成于各所述P型区域25上部并延伸到各所述P型区域25上部两侧的所述N型区域中；一源区11形成于各所述P型背栅3中，所述源区11由N+注入区组成；在所述电流流动区的所述N型硅外延层2上部形成有栅氧7、栅极即由多晶硅栅8引出以及源极即由源区11引出，金属层13通过接触孔10和所述多晶硅栅8或所述源区11引出所述栅极或源极，P+离子注入区12在所述P型背栅3和后续金属层间形成欧姆接触；在所述N+硅基片I的背面形成有背面金属层14并引出漏极。2区和3区为本发明实施例一超级结器件的终端保护结构区域。本发明实施例一超级结器件的终端保护结构绕于所述电流流动区的外周并包括至少一 P型环24，多个P型柱23，一沟道截止环21，一终端介质膜6、至少一多晶硅场板Pl以及金属场板P2 ；2区和3区中也可以不设置所述金属场板P2，本发明实施例一中设置了 2个所述金属场板P2。所述P型柱23在2区为形成于沟槽42中的P型柱52、3区内侧的P型柱23为形成于沟槽43中的P型柱53、3区外侧的P型柱23为形成于沟槽44中的P型柱54。所述P型柱51、P型柱52、P型柱53和P型柱54的底部都不穿透所述N型硅外延层2、其都不和所述N+硅基片I接触。所述P型柱51、P型柱52、P型柱53和P型柱54都是由填充于沟槽中的P型硅组成。各所述P型柱52、53、54依次排列于所述电流流动区的最外侧P型区域25和所述沟道截止环21间，各所述P型柱23和各所述P型柱23间的N型硅外延层组成P型柱和N型柱交替式结构也即P型薄层和N型薄层交替式结构。所述电流流动区的所有的所述P型薄层即所述P型柱51的宽度Wlri相同且为5.3微米，所有的所述N型薄层的宽度WN_2也相同、且为7.7微米。所述终端保护结构的所有的所述P型薄层即所述P型柱52、53和54的宽度WP_2、WP_3相同且为5微米，所有的所述N型薄层的宽度H也相同、且为8微米。两个相邻的所述P型薄层和所述N型薄层之间的宽度比值为薄层宽度比，由上可知，所述电流流动区的各处的薄层宽度比都为5.3: 7.7；所述终端保护结构的各处的薄层宽度比都为5: 8，都小于所述电流流动区的薄层宽度比。两个相邻的所述P型薄层和所述N型薄层的宽度的和为步进，由上可知，所述电流流动区的各处的步进等于所述终端保护结构的各处的步进，即都为13微米。相邻的所述P型薄层的宽度和P型杂质浓度的积和所述N型薄层的宽度和N型杂质浓度的积的比值为杂质总量比，所述电流流动区的各处的所述杂质总量比都相同；所述终端保护结构的各处的所述杂质总量比都小于等于所述电流流动区的所述杂质总量比，且至少部分的所述终端保护结构的所述杂质总量比小于所述电流流动区的所述杂质总量比。当所述终端保护结构的各处的所述杂质总量比达到最佳的电荷平衡时，所述电流流动区的各处的所述杂质总量比为1.1: 1，即在电流流动区中，所述P型薄层即所述P型柱51中的P型杂质总量要较和其相邻的所述N型薄层的N型杂质总量多，这样就有利于提高器件在感性负载电路中关断时的抗电流冲击能力。所述P型环24形成于所述终端保护结构区域的2区中的所述N型硅外延层2的表面层中且和所述最外侧P型区域25相邻。所述P型环24覆盖有多个所述P型柱52。所述P型环24的掺杂浓度大于所述P型柱52的掺杂浓度。所述P型环24从所述电流流动区中最外侧P型区域25往外覆盖至少一个所述P型柱52和一个相邻的所述N型柱。所述P型环24的杂质工艺条件和所述P型背栅3的杂质工艺条件相同即所述P型环24和所述P型背栅3是同时注入形成，所述P型环24也可以采用单独一次注入形成。所述沟道截止环21形成于最外侧P型柱54外侧的所述N型硅外延层2的表面层中。所述终端介质膜6形成于所述终端保护结构区域的所述N型硅外延层2上，所述终端介质膜6的靠近所述电流流动区的一侧具有一台阶结构，所述终端介质膜6覆盖了所述台阶结构底部的P型柱到所述最外侧P型柱间的所有所述P型柱23。所述台阶结构的倾斜角为10度 75度。所述多晶硅场板Pl形成于所述终端介质膜6上，所述多晶硅场板Pl完全覆盖所述台阶结构并覆盖部分所述终端介质膜6。所述多晶硅场板Pl还延伸到所述电流流动区的外侧到所述台阶结构间的所述N型硅外延层2上、且所述多晶硅场板Pl的延伸部分覆盖有一个或多个所述P型柱23，所述多晶硅场板Pl的延伸部分和其底部的所述N型硅外延层2间隔离有栅氧7和第二介质层7A，所述第二介质层7A的厚度大于所述栅氧7的厚度。所述第二介质层7A覆盖了位于2区中的各所述P型柱52。所述多晶硅场板Pl和所述多晶硅栅8相连接。一层间膜9形成于所述终端保护结构区域的所述N型硅外延层2、所述终端介质膜6和所述多晶硅场板Pl上，I区中也形成有所述层间膜9并隔离于所述电流流动区和金属层间。2区和3区中，多个金属场板P2本实施一中有2个形成在所述层间膜9上，所述金属场板P2由金属层13光刻刻蚀而成,各所述金属场板P2分别位于所述P型环24上或所述P型柱53、54或所述沟道隔离环21上的所述层间膜6上，其中一个所述金属场板P2完全覆盖于所述台阶结构上即Tl框中的所述金属场板P2完全覆盖于所述台阶结构上。Tl框中的所述金属场板P2和源极相相隔一段距离且不连接，Tl框中的所述金属场板P2的一部分完全覆盖了所述P型环24。所述多晶硅场板Pl和位于其上所述金属场板P2不相连，两者间也可以通过一接触孔10相连。在3区的最外端有所述沟道截止环21，所述沟道截止环21由N+注入区或N+注入区再加形成于其上的金属构成，本发明实施例中所述沟道截止环21的N+注入区和所述源区11的形成工艺相同；在本发明实施例一中所述沟道截止环21上形成有金属场板P2、并通过接触孔10和所述金属场板P2连接；所述沟道截止环21也可以和其上的所述金属场板P2不连接从而使该金属场板P2悬浮，该金属场板P2也可以设置多晶硅场板P1，本发明实施例一中未设置多晶娃场板Pl。如图3所示，是本发明实施例二超级结器件的沿图1中AA’的截面图。本发明实施例二和实施例一的区别是:所述电流流动区的所有的所述P型薄层即所述P型柱51的宽度Wlri相同且为5.3微米，所有的所述N型薄层的宽度WN_2也相同、且为7.7微米。所述终端保护结构的所述2区中的所述P型薄层即所述P型柱52的宽度Wp_2相同且为5微米，所述2区中的所述N型薄层的宽度WN_2也相同、且为8微米。所述终端保护结构的所述3区中的所述P型薄层即所述P型柱53和54的宽度Wp_3相同且为2.5微米，所述3区中的所述N型薄层的宽度WN_3也相同、且为4微米。由上可知，所述电流流动区的各处的薄层宽度比都为5.3: 7.7;所述终端保护结构的各处的薄层宽度比都为5: 8，都小于所述电流流动区的薄层宽度比。两个相邻的所述P型薄层和所述N型薄层的宽度的和为步进，由上可知，所述电流流动区的各处的步进都为13微米；所述终端保护结构的3区中的步进为6.5微米，要小于所述电流流动区的各处的步进。当所述终端保护结构的各处的所述杂质总量比达到最佳的电荷平衡时，所述电流流动区的各处的所述杂质总量比为1.1: 1，即在电流流动区中，所述P型薄层即所述P型柱51中的P型杂质总量要较和其相邻的所述N型薄层的N型杂质总量多，这样就有利于提高器件在感性负载电路中关断时的抗电流冲击能力。由于刻蚀的微负载效应，在所述电流流动区中沟槽深度为36微米时，3区中沟槽深度为26微米，比2区中的36微米的沟槽深度小，3区与2区一起在器件终端形成一个缓变的P/N结，提高器件终端的反向击穿电压。如图3所示，是本发明实施例三超级结器件的沿图1中AA’的截面图。本发明实施例三和实施例一的区别是:所述电流流动区的所有的所述P型薄层即所述P型柱51的宽度Wlri相同且为5微米，所有的所述N型薄层的宽度WN_2也相同、且为8微米。所述终端保护结构的所述2区中的所述P型薄层即所述P型柱52的宽度Wp_2相同且为5微米，所述2区中的所述N型薄层的宽度WN_2也相同、且为8微米。所述终端保护结构的所述3区中的所述P型薄层即所述P型柱53和54的宽度Wp_3相同且为2.5微米，所述3区中的所述N型薄层的宽度WN_3也相同、且为4.3微米。由上可知，所述电流流动区的各处的薄层宽度比都为5: 8;所述终端保护结构的2区中的各处的薄层宽度比都为5: 8，都等于所述电流流动区的薄层宽度比；所述终端保护结构的3区中的各处的薄层宽度比都为5: 8.6，都小于所述电流流动区的薄层宽度比。两个相邻的所述P型薄层和所述N型薄层的宽度的和为步进，由上可知，所述电流流动区的各处的步进都为13微米；所述终端保护结构的3区中的步进为6.8微米，要小于所述电流流动区的各处的步进。当所述终端保护结构的所述3区中的所述杂质总量比达到最佳的电荷平衡时，所述电流流动区的各处的所述杂质总量比为1.07: 1，即在电流流动区中，所述P型薄层即所述P型柱51中的P型杂质总量要较和其相邻的所述N型薄层的N型杂质总量多，这样就有利于提高器件在感性负载电路中关断时的抗电流冲击能力。由于刻蚀的微负载效应，在所述电流流动区中沟槽深度为36微米时，3区中沟槽深度为26微米，比2区中的36微米的沟槽深度小，3区与2区一起在器件终端形成一个缓变的P/N结，提高器件终端的反向击穿电压。如图4所示，是本发明实施例四超级结器件的沿图1中AA’的截面图。本发明实施例四和实施例一的区别是:所述电流流动区的所有的所述P型薄层即所述P型柱51的宽度Wlri相同且为5微米，所有的所述N型薄层的宽度WN_2也相同、且为8微米。所述2区中的所述P型薄层的宽度包括两种，最里面即和所述电流流动区邻接的一个所述P型薄层即所述P型柱52的宽度Wp_2相同且为5微米，其它的所述P型薄层为2.5微米。所述2区中5微米的所述P型薄层的对应的所述N型薄层的宽度为6.15微米，2.5微米的所述P型薄层的对应的所述N型薄层的宽度为4.3微米。所述终端保护结构的所述3区中的所述P型薄层即所述P型柱53和54的宽度Wp_3相同且为2.5微米，所述3区中的所述N型薄层的宽度WN_3也相同、且为4.3微米。
由上可知，所述电流流动区的各处的薄层宽度比都为5: 8;所述终端保护结构的2区中的最里侧的薄层宽度比都为5: 6.15，其它的薄层宽度比都为5: 8.6;所述终端保护结构的3区中的各处的薄层宽度比都为5: 8.6，都小于所述电流流动区的薄层宽度比。所述电流流动区的各处的步进都为13微米；所述终端保护结构的2区中的步进包括11.15微米和6.5微米两种，要小于所述电流流动区的各处的步进；所述终端保护结构的3区中的步进为6.5微米，要小于所述电流流动区的各处的步进。当所述终端保护结构的所述3区中的所述杂质总量比达到最佳的电荷平衡时，所述电流流动区的各处的所述杂质总量比为1.07: 1，即在电流流动区中，所述P型薄层即所述P型柱51中的P型杂质总量要较和其相邻的所述N型薄层的N型杂质总量多，这样就有利于提高器件在感性负载电路中关断时的抗电流冲击能力。由于刻蚀的微负载效应，在所述电流流动区中沟槽深度为36微米时，3区中沟槽深度为26微米，比2区中的36微米的沟槽深度小，3区与2区一起在器件终端形成一个缓变的P/N结，提高器件终端的反向击穿电压。在上述实施例一至三中，在两种不同步进的P/N薄层即所述P型薄层和所述N型薄层的相接的位置处，如果一种P/N薄层的P型薄层和N型薄层的宽度分别为Wlri和Wn_1;另一种P/N薄层的P型薄层和N型薄层的宽度为Wp_2和Wn_2，那么比邻的两个不同宽度的P薄层之间的N薄层的宽度应为(WnJWlrf) /2，对于如图2 图4所示的各种结构的器件，当器件的击穿电压为500V 600V时，其中所述N型硅外延层2的厚度约为45微米，所述N型硅外延层2的掺杂浓度为1E15CM_3。栅氧7的厚度800埃 1200埃，多晶硅8的厚度为3000埃 0000埃，所述终端介质膜6的厚度为5000埃 15000埃，所述层间膜9的厚度为5000埃 15000埃。如图2 图4所示，本发明实施例一所述超级结器件的制造方法包括如下步骤:步骤一、在一 N+娃基片I上形成N型娃外延层2,所述N型娃外延层2的厚度约为45微米；在所述N型硅外延层2上形成电流流动区即I区的P型背栅3以及终端保护结构区域的P型环24。步骤二、利用光刻刻蚀在所述电流流动区即I区形成沟槽41，和在所述终端保护结构区域即2区和3区形成沟槽42、43和44。在所有的所述沟槽41、42、43和44中，至少一个位于所述终端保护结构中的所述沟槽的底部不和所述N+硅基片接触。所述沟槽41、42、43和44至少包括两种不同宽度，且所述沟槽的宽度和后续形成的P型薄层的宽度相同，相邻的所述沟槽之间的间距和后续形成的N型薄层相同。利用刻蚀的微负载效应，不同宽度的所述沟槽刻蚀后的深度也不同。如，所述沟槽包括宽度为5微米 6微米的值以及2微米 3微米的值；刻蚀后，5微米 6微米的值的所述沟槽的深度为32微米 37微米、2微米 3微米的值的所述沟槽的深度为15微米 28微米。步骤三、在所述沟槽41、42、43和44中形成P型硅并将所述N型硅外延层表面的硅去掉，从而在所述电流流动区和所述终端保护结构区域分别形成交替排列的所述P型薄层即P型柱51、52、、53和54和所述N型薄层。两个相邻的所述P型薄层和所述N型薄层之间的宽度比值为薄层宽度比，所述电流流动区的各处的薄层宽度比都相同；至少部分的所述终端保护结构的薄层宽度比小于所述电流流动区的薄层宽度比。如图2所示，所述电流流动区的所有的所述P型薄层即所述P型柱51的宽度Wlri相同且为5.3微米，所有的所述N型薄层的宽度WN_2也相同、且为7.7微米。所述终端保护结构的所有的所述P型薄层即所述P型柱52、53和54的宽度WP_2、WP_3相同且为5微米，所有的所述N型薄层的宽度WN_2、WN_3也相同、且为8微米。当所述终端保护结构的各处的所述杂质总量比达到最佳的电荷平衡时，所述电流流动区的各处的所述杂质总量比为1.1: I。如图3所示，所述电流流动区的所有的所述P型薄层即所述P型柱51的宽度Wlri相同且为5.3微米，所有的所述N型薄层的宽度WN_2也相同、且为7.7微米。所述终端保护结构的所述2区中的所述P型薄层即所述P型柱52的宽度Wp_2相同且为5微米，所述2区中的所述N型薄层的宽度WN_2也相同、且为8微米。所述终端保护结构的所述3区中的所述P型薄层即所述P型柱53和54的宽度Wp_3相同且为2.5微米，所述3区中的所述N型薄层的宽度WN_3也相同、且为4微米。当所述终端保护结构的各处的所述杂质总量比达到最佳的电荷平衡时，所述电流流动区的各处的所述杂质总量比为1.1: I。如图3所示，P/N薄层也可以为:所述电流流动区的所有的所述P型薄层即所述P型柱51的宽度Wlri相同且为5微米，所有的所述N型薄层的宽度WN_2也相同、且为8微米。所述终端保护结构的所述2区中的所述P型薄层即所述P型柱52的宽度Wp_2相同且为5微米，所述2区中的所述N型薄层的宽度WN_2也相同、且为8微米。所述终端保护结构的所述3区中的所述P型薄层即所述P型柱53和54的宽度Wp_3相同且为2.5微米，所述3区中的所述N型薄层的宽度WN_3也相同、且为4.3微米。当所述终端保护结构的所述3区中的所述杂质总量比达到最佳的电荷平衡时，所述电流流动区的各处的所述杂质总量比为1.07: I。如图4所示，所述电流流动区的所有的所述P型薄层即所述P型柱51的宽度Wlri相同且为5微米，所有的所述N型薄层的宽度WN_2也相同、且为8微米。所述2区中的所述P型薄层的宽度包括两种，最里面即和所述电流流动区邻接的一个所述P型薄层即所述P型柱52的宽度Wp_2相同且为5微米，其它的所述P型薄层为2.5微米。所述2区中5微米的所述P型薄层的对应的所述N型薄层的宽度为6.15微米，2.5微米的所述P型薄层的对应的所述N型薄层的宽度为4.3微米。所述终端保护结构的所述3区中的所述P型薄层即所述P型柱53和54的宽度Wp_3相同且为2.5微米，所述3区中的所述N型薄层的宽度WN_3也相同、且为4.3微米。当所述终端保护结构的所述3区中的所述杂质总量比达到最佳的电荷平衡时，所述电流流动区的各处的所述杂质总量比为1.07: I。步骤四、淀积介质膜并利用光刻刻蚀将I区的膜去掉从而在所述终端保护结构区域形成终端介质膜6 ;所述终端介质膜6的靠近所述电流流动区的一侧具有一台阶结构。步骤五、在所述N+硅基片I上形成栅氧7和多晶硅8，利用光刻刻蚀在所述电流流动区形成由所述多晶硅8组成的栅极图形，在所述终端保护结构区域形成至少一多晶硅场板P1，所述多晶硅场板Pl完全覆盖所述台阶结构并覆盖部分所述终端介质膜6、并延伸到所述电流流动区的外侧边缘到所述终端介质膜6之间的区域上。步骤六、利用光刻和离子注入工艺形成源区11和沟道截止环21。步骤七、淀积形成层间膜9。步骤八、进行光刻刻蚀形成接触孔10。步骤九、进行P+离子注入形成所述P型背栅3和后续金属层13的欧姆接触。步骤十、在所述N+硅基片I表面淀积金属层13，并进行光刻刻蚀形成所述源极和所述栅极的电极图形、并形成多个金属场板P2，各所述金属场板P2分别位于所述P型环24上或所述P型柱23即所述P型柱52、53和54上的所述层间膜9上，其中一个所述金属场板P2即Tl框图中的所述金属场板P2完全覆盖于所述台阶结构上。由于在2区和3区中也可以不设置所述金属场板P2，当2区和3区中不设置所述金属场板P2时，本步骤中就不需要采用形成所述金属场板P2的步骤。步骤^^一、对所述N+硅基片I进行背面减薄。步骤十二、在所述N+硅基片I背面生长背面金属层14并形成漏极。以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域 的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
权利要求
1.一种超级结器件，在一 N+硅基片上形成有一 N型硅外延层，超级结器件的中间区域为电流流动区，所述电流流动区包含多个交替排列的形成于所述N型硅外延层中的P型薄层和N型薄层；所述终端保护结构环绕于所述电流流动区的外周，所述终端保护结构包括多个环绕于所述电流流动区的外周且交替排列的形成于所述N型硅外延层中的P型薄层和N型薄层；所述终端保护结构分成2区和3区，所述2区和所述3区都包括多个所述P型薄层和所述N型薄层，其中所述2区位于内侧并和所述电流流动区邻近，所述3区位于所述2区的外侧； 其特征在于:所述电流流动区的所有的所述P型薄层的宽度相同、所有的所述N型薄层的宽度也相同； 两个相邻的所述P型薄层和所述N型薄层之间的宽度比值为薄层宽度比，所述电流流动区的各处的薄层宽度比都相同；至少部分的所述终端保护结构的薄层宽度比小于所述电流流动区的薄层宽度比； 相邻的所述P型薄层的宽度和P型 杂质浓度的积和所述N型薄层的宽度和N型杂质浓度的积的比值为杂质总量比，所述电流流动区的各处的所述杂质总量比都相同；所述终端保护结构的各处的所述杂质总量比都小于等于所述电流流动区的所述杂质总量比，且至少部分的所述终端保护结构的所述杂质总量比小于所述电流流动区的所述杂质总量比； 在所有的所述P型薄层中，至少一个位于所述终端保护结构中的所述P型薄层的底部不和所述N+硅基片接触。
2.如权利要求1所述超级结器件，其特征在于:至少部分的所述终端保护结构的所述杂质总量比为第一比值，该第一比值为1.0 1.1 ;所述电流流动区的所述杂质总量比为第二比值，所述第二比值大于所述第一比值的1.05倍。
3.如权利要求1所述超级结器件，其特征在于:两个相邻的所述P型薄层和所述N型薄层的宽度的和为步进，所述终端保护结构的所述3区中的步进小于所述电流流动区的步进，至少部分的所述3区的所述杂质总量比为第一比值，该第一比值为1.0 1.1 ;所述电流流动区的所述杂质总量比为第二比值，所述第二比值大于所述第一比值的1.05倍。
4.如权利要求1所述超级结器件，其特征在于:两个相邻的所述P型薄层和所述N型薄层的宽度的和为步进，所述终端保护结构的所述3区中的步进小于所述电流流动区的步进、所述2区中至少有部分相邻的所述P型薄层和所述N型薄层的步进小于所述电流流动区的步进；至少部分的所述3区的所述杂质总量比为第一比值，该第一比值为1.0 1.1，至少部分的所述2区的所述杂质总量比为第三比值，所述第三比值小于等于所述第一比值的1.05倍；所述电流流动区的所述杂质总量比为第二比值，所述第二比值大于所述第一比值的1.05倍。
5.如权利要求1所述超级结器件，其特征在于:在所述电流流动区中，一P型背栅形成于各所述P型薄层上部或所述P型背栅形成于各所述P型薄层上部并延伸到各所述P型薄层上部两侧的所述N型薄层中，一源区形成于各所述P型背栅中，在所述电流流动区的所述N型硅外延层上部形成有栅氧、栅极以及源极，在所述N+硅基片的背面形成有漏极； 所述终端保护结构还包括至少一 P型环、一沟道截止环、一终端介质膜、至少一多晶硅场板；所述P型环、所述P型薄层和所述沟道截止环都呈环状结构、并由内往外依次环绕于所述电流流动区的外周；所述P型环形成于所述终端保护结构区域的所述N型硅外延层的表面层中且和所述最外侧P型区域相邻；所述P型环覆盖于所述2区的所述P型薄层和所述N型薄层的上部；所述沟道截止环形成于最外侧P型薄层外侧的所述N型硅外延层的表面层中； 所述终端介质膜形成于所述终端保护结构区域的所述N型硅外延层上并和所述电流流动区的外侧边缘相隔一定距离，所述终端介质膜的靠近所述电流流动区的一侧具有一台阶结构； 所述多晶硅场板完全覆盖所述台阶结构并覆盖部分所述终端介质膜、并延伸到所述电流流动区的外侧边缘到所述终端介质膜之间的区域上； 一层间膜形成于所述终端保护结构区域的所述N型硅外延层、所述终端介质膜和所述多晶娃场板上。
6.一种超级结器件的制造方法，其特征在于，包括如下步骤: 步骤一、在一 N+硅基片上形成N型硅外延层，在所述N型硅外延层上形成电流流动区的P型背栅以及终端保护结构区域的P型环； 步骤二、利用光刻刻蚀在所述电流流动区和所述终端保护结构区域的所述N型硅外延层上形成沟槽；所述沟槽的宽度和后续形成的P型薄层的宽度相同，相邻的所述沟槽之间的间距和后续形成的N型薄层相同；在所有的所述沟槽中，至少一个位于所述终端保护结构中的所述沟槽的底部不和所述N+硅基片接触； 步骤三、在所述沟 槽中形成P型硅并将所述N型硅外延层表面的硅去掉，从而在所述电流流动区和所述终端保护结构区域分别形成交替排列的所述P型薄层和所述N型薄层；所述电流流动区的所有的所述P型薄层的宽度相同、所有的所述N型薄层的宽度也相同；两个相邻的所述P型薄层和所述N型薄层之间的宽度比值为薄层宽度比，所述电流流动区的各处的薄层宽度比都相同；至少部分的所述终端保护结构的薄层宽度比小于所述电流流动区的薄层宽度比； 相邻的所述P型薄层的宽度和P型杂质浓度的积和所述N型薄层的宽度和N型杂质浓度的积的比值为杂质总量比，所述电流流动区的各处的所述杂质总量比都相同；所述终端保护结构的各处的所述杂质总量比都小于等于所述电流流动区的所述杂质总量比，且至少部分的所述终端保护结构的所述杂质总量比小于所述电流流动区的所述杂质总量比；步骤四、淀积介质膜并利用光刻刻蚀在所述终端保护结构区域形成终端介质膜；所述终端介质膜的靠近所述电流流动区的一侧具有一台阶结构； 步骤五、在所述N+硅基片上形成栅氧和多晶硅，利用光刻刻蚀在所述电流流动区形成由所述多晶硅组成的栅极图形，在所述终端保护结构区域形成至少一多晶硅场板，所述多晶硅场板完全覆盖所述台阶结构并覆盖部分所述终端介质膜、并延伸到所述电流流动区的外侧边缘到所述终端介质膜之间的区域上； 步骤六、利用光刻和离子注入工艺形成源区和沟道截止环； 步骤七、淀积形成层间膜； 步骤八、进行光刻刻蚀形成接触孔； 步骤九、进行P+离子注入形成所述P型背栅和后续金属层的欧姆接触； 步骤十、在所述N+硅基片表面淀积金属层，并进行光刻刻蚀形成所述源极和所述栅极的电极图形；步骤十一、对所述N+硅基片进行背面减薄； 步骤十二、在所述N+硅基片背面进行金属化形成漏极。
7.如权利要求6所述的超级结器件的制造方法，其特征在于:所述步骤二中至少包括两种不同宽度的所述沟槽，不同宽度的所述沟槽对应的深度也不同。
8.如权利要求7所述的超级结器件的制造方法，其特征在于:所述沟槽包括宽度为5微米 6微米的值以及2微米 3微米的值；刻蚀后，5微米 6微米的值的所述沟槽的深度为32微米 37微米、2微米 3微 米的值的所述沟槽的深度为15微米 28微米。
全文摘要
本发明公开了一种超级结器件，电流流动区的各处的薄层宽度比都相同；至少部分的终端保护结构的薄层宽度比小于电流流动区的薄层宽度比；电流流动区的各处的所述杂质总量比都相同，至少部分的终端保护结构的杂质总量比小于电流流动区的所述杂质总量比；至少一个位于终端保护结构中的P型薄层的底部不和N+硅基片接触。本发明还公开了一种超级结器件的制造方法。本发明器件通过使终端保护结构保持P/N薄层最佳平衡，使器件终端的击穿电压高于器件单元的反向击穿电压。而在电流流动区保证P/N薄层中P型掺杂总量多于N型掺杂总量，从而能提高器件的抗电流冲击能力和该能力的一致性。
文档编号H01L29/06GK103077970SQ20111033013
公开日2013年5月1日 申请日期2011年10月26日 优先权日2011年10月26日
发明者肖胜安 申请人:上海华虹Nec电子有限公司