专利名称：半导体器件制造方法
技术领域：
本发明涉及集成电路制造领域，特别涉及一种半导体器件制造方法。
背景技术：
随着工艺节点缩至45纳米及其以下，为满足器件尺寸缩小而引发的新要求，金属栅极被广泛应用。授权公告号为CN 101593686B的中国专利公开了一种金属栅极形成方法,该方法包括如下步骤首先，在衬底上形成栅介质层；接着，在所述栅介质层上形成图形化的非晶碳层；接着，形成环绕所述图形化的非晶碳层的侧墙；接着，形成覆盖所述图形化的非晶碳 层及侧墙的层间介质层；接着，平坦化所述层间介质层并暴露所述图形化的非晶碳层；接着，采用氧气灰化工艺去除所述图形化的非晶碳层，在所述层间介质层内形成沟槽；最后，形成填充所述沟槽且覆盖所述层间介质层的金属层。在上述金属栅极形成方法中，通过采用非晶碳层(无定形硅层)代替传统的多晶硅层作为金属栅极形成过程中的牺牲层，使得在去除所述非晶碳层以填充所述金属栅极时，可利用氧气执行所述非晶碳层的去除操作，避免传统工艺中应用氟碳气体执行所述去除操作时，对承载所述金属栅极的基底表面造成的损伤。对于互补型金属-氧化物-半导体场效应晶体管(CMOS)而言，在形成环绕图形化的非晶碳层的侧墙之后、形成覆盖图形化的非晶碳层及侧墙的层间介质层之前，需要分别在PMOS区域和NMOS区域形成源/漏极，这就需要利用光阻层作为离子注入时的遮蔽层，并在离子注入之后利用氧气灰化工艺去除所述光阻层，然而，氧气灰化工艺中使用的氧离子将会损伤非晶碳层(无定形硅层)，影响后续形成的金属栅极的质量。因此，如何避免氧气灰化工艺对非晶碳层的损伤成为本领域技术人员亟待解决的技术问题。
发明内容
本发明提供一种半导体器件制造方法，以避免氧气灰化工艺对非晶碳层的损伤。为解决上述技术问题，本发明提供一种半导体器件制造方法，包括提供一包括第一区域和第二区域的衬底，所述第一区域上形成有第一无定形碳栅极以及围绕所述第一无定形碳栅极的第一侧墙，所述第二区域上形成有第二无定形碳栅极以及围绕所述第二无定形碳栅极的第二侧墙；形成保护层，所述保护层覆盖所述第一区域、第二区域、第一无定形碳栅极、第二无定形碳栅极、第一侧墙和第二侧墙；形成第一源/漏光阻层，所述第一源/漏光阻层覆盖第二区域上的保护层；进行离子注入工艺，在第一无定形碳栅极两侧的半导体衬底中形成源/漏极；采用氧气灰化工艺去除所述第一源/漏光阻层；形成第二源/漏光阻层，所述第二源/漏光阻层覆盖第一区域上的保护层；进行离子注入工艺，在第二无定形碳栅极两侧的半导体衬底中形成源/漏极；
采用氧气灰化工艺去除所述第二源/漏光阻层。可选的，所述保护层的材质为氧化硅、氮化硅或氮氧化硅中的一种或多种，所述保护层的厚度为lnnT30nm。可选的，形成第一光阻层之前，还包括形成第一浅结光阻层，所述第一浅结光阻层覆盖所述第二区域上的保护层；进行离子注入工艺，在第一无定形碳栅极两侧的半导体衬底中形成轻掺杂漏极；采用氧气灰化工艺去除所述第一浅结光阻层；形成第二浅结光阻层，所述第二浅结光阻层覆盖所述第一区域上的保护层；
进行离子注入工艺，在第二无定形碳栅极两侧的半导体衬底中形成轻掺杂漏极；采用氧气灰化工艺去除所述第二浅结光阻层。可选的，去除所述第二光阻层之后，还包括去除所述保护层。可选的，利用干法或湿法的方式去除所述保护层。可选的，去除所述保护层之后，还包括形成层间介质层，所述层间介质层覆盖所述第一区域、第二区域、第一无定形碳栅极、第二无定形碳栅极、第一侧墙和第二侧墙；平坦化所述层间介质层直至暴露所述第一无定形碳栅极和第二无定形碳栅极的顶面；去除所述第一无定形碳栅极和第二无定形碳栅极，在所述层间介质层内形成沟槽；形成填充所述沟槽且覆盖所述层间介质层的金属层。可选的，所述第一区域用以形成PMOS晶体管，所述第二区域用以形成NMOS晶体管。可选的，所述第一区域用以形成NMOS晶体管，所述第二区域用以形成PMOS晶体管。与现有技术相比，本发明提供的半导体器件制造方法在进行离子注入工艺之前形成保护层，所述保护层覆盖所述第一区域、第二区域、第一无定形碳栅极、第二无定形碳栅极、第一侧墙和第二侧墙，由于所述保护层的存在，氧气灰化工艺中的等离子体不会损伤所述第一无定形碳栅极和第二无定形碳栅极，确保最终形成的金属栅极的质量。
图I为本发明一实施例的半导体器件制造方法的流程示意图；图2至图20为本发明一实施例的半导体器件制造方法过程中的器件剖面结构示意图。
具体实施例方式尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。如图I所示，本发明一实施例的半导体器件制造方法，包括如下步骤步骤SI :提供一包括第一区域和第二区域的衬底，所述第一区域上形成有第一无定形碳栅极以及围绕所述第一无定形碳栅极的第一侧墙，所述第二区域上形成有第二无定
形碳栅极以及围绕所述第二无定形碳栅极的第二侧墙；步骤S2 :形成保护层，所述保护层覆盖所述第一区域、第二区域、第一无定形碳栅极、第二无定形碳栅极、第一侧墙和第二侧墙；步骤S3 :形成第一源/漏光阻层，所述第一源/漏光阻层覆盖第二区域上的保护层；步骤S4 :进行离子注入工艺，在所述第一无定形碳栅极两侧的半导体衬底中形成源/漏极；步骤S5 :采用氧气灰化工艺去除所述第一源/漏光阻层；步骤S6 :形成第二源/漏光阻层，所述第二源/漏光阻层覆盖所述第一区域上的保护层；步骤S7 :进行离子注入工艺，在所述第二无定形碳栅极两侧的半导体衬底中形成源/漏极；步骤S8 :采用氧气灰化工艺去除所述第二源/漏光阻层。下面结合图2至图20更详细说明本发明的半导体器件制造方法。如图2所示，首先，提供包括第一区域IOOa和第二区域IOOb的衬底100，所述第一区域IOOa上形成有第一无定形碳栅极111以及围绕所述第一无定形碳栅极111的第一侧墙121，所述第二区域IOOb上形成有第二无定形碳栅极112以及围绕所述第二无定形碳栅极112的第二侧墙122。所述衬底100包含但不限于包括半导体元素的硅材料，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。所述第一区域IOOa用以形成PMOS晶体管，所述第二区域IOOb用以形成NMOS晶体管。所述衬底100中还可以形成有掺杂阱，其中，所述掺杂阱可利用离子注入工艺完成，所述P型或N型的掺杂阱用于形成NMOS或PMOS的导电沟道。以NMOS为例，所述掺杂阱是P型的，该掺杂阱未示出。所述第一区域IOOa上还形成有第一栅介质层131，所述第二区域IOOb上还形成有第二栅介质层132，所述第一栅介质层131和第二栅介质层132包含氧化硅层或氮氧化硅层。所述第一侧墙121和第二侧墙122包含氧化硅层、氮氧化硅层及/或氮化硅层。此外，所述衬底100中还形成有浅沟槽隔离结构200。如图3所示，接着，形成保护层140，所述保护层140覆盖所述第一区域100a、第二区域100b、第一无定形碳栅极111、第二无定形碳栅极112、第一侧墙121和第二侧墙122，即，所述保护层140覆盖整个衬底100表面。所述保护层140的材质可以为氧化硅、氮化硅或氮氧化硅中的一种或多种。所述氧化娃材料可利用热氧化工艺或现场水汽生成(in situ steamgeneration, ISSG)工艺获得。所述热氧化工艺可应用高温氧化设备或氧化炉进行。形成所述氧化硅材料的过程可包含热氧化及检测步骤，具体可应用任何传统的工艺，在此不再赘述。所述氮氧化硅层可利用化学气相淀积工艺获得，或者，应用氧化-氮化工艺获得，应用氧化-氮化工艺形成所述氮氧化硅层时，可先形成氧化硅层，然后对所述氧化硅层执行氮化操作。可应用去耦合等离子体氮化(decoupled plasma nitridation,DPN)工艺执行所述氮化操作,形成的氮化娃层内具有梯度氮分布，氮的浓度由所述基底表面向其内部逐渐减小。所述保护层140的厚度优选为lnnT30nm，在此厚度下，即可保护所述第一无定形碳栅极111和第二无定形碳栅极112在后续的氧气灰化工艺中不被损伤，同时又不会因为 厚度过大而影响离子注入后的源/漏极之间的距离。如图4飞所示，接着，形成第一浅结光阻层151，所述第一浅结光阻层151覆盖所述第二区域IOOb上的保护层，暴露出所述第一区域IOOa上的保护层；然后，进行离子注入工艺，在第一无定形碳栅极111两侧的半导体衬底中形成轻掺杂漏极101，所述离子注入工艺注入的杂质例如为硼离子，注入能量例如为5 50KeV，注入剂量例如为I X I O1，I X IO1Vcm2 ；随后，采用氧气灰化工艺去除所述第一浅结光阻层151。如图7-9所示，接着，形成第二浅结光阻层152，所述第二浅结光阻层152覆盖所述第一区域IOOa上的保护层，暴露出所述第二区域IOOb上的保护层；然后，进行离子注入工艺，在第二无定形碳栅极112两侧的半导体衬底中形成轻掺杂漏极102，所述离子注入工艺注入的杂质例如为磷离子，注入能量例如为5 50KeV，注入剂量例如为I X IO13^l. 5 X IO15/cm2 ;随后，采用氧气灰化工艺去除所述第二浅结光阻层152。如此，即可分别在所述第一区域IOOa和第二区域IOOb中形成轻掺杂漏极(LightDoped Drain, LDD),由于所述保护层140的存在,氧气灰化工艺中的等离子体不会损伤所述第一无定形碳栅极111和第二无定形碳栅极112，可保持所述第一无定形碳栅极111和第二无定形碳栅极112的形状。进行上述浅结注入工艺之后，还可对所述轻掺杂漏极区域进行快速退火(rapidthermal annealing, RTA)工艺,该快速退火工艺用以活化上述浅结注入工艺注入的离子，可以使先前注入的离子扩散的更为均匀。如图1(Γ12所示，接着，形成第一源/漏光阻层161，所述第一源/漏光阻层161覆盖第二区域IOOb上的保护层；然后，进行离子注入工艺，在第一无定形碳栅极111两侧的半导体衬底中形成源/漏极101’，所述离子注入工艺注入的杂质例如是硼离子，注入能量例如为5 50KeV，注入剂量例如为I X 1015、X IO1Vcm2 ;随后，采用氧气灰化工艺去除所述第一源/漏光阻层161。如图13 15所示，接着，形成第二源/漏光阻层162，所述第二源/漏光阻层162覆盖第一区域IOOa上的保护层；然后，进行离子注入工艺，在第二无定形碳栅极112两侧的半导体衬底中形成源/漏极102’，所述离子注入工艺注入的杂质例如是磷离子，注入能量例如为5 50KeV，注入剂量例如为I X 1015、X IO1Vcm2 ;随后，采用氧气灰化工艺去除所述第二源/漏光阻层162。同样，由于所述保护层140的存在，在形成源/漏极102’的过程中，氧气灰化工艺去除光阻时所使用的等离子体不会损伤所述第一无定形碳栅极111和第二无定形碳栅极112。如图16所示，接着，可通过干法或湿法的方式去除所述保护层140。所述保护层140的材质为氧化硅时，可利用湿法方式例如采用BOE或DHF溶液去除所述保护层，亦可利用传统的干法方式去除所述保护层。如图17所示，接着，形成层间介质层170，所述层间介质层170覆盖所述第一区域100a、第二区域100b、第一无定形碳栅极111、第二无定形 碳栅极112、第一侧墙121和第二侧墙122。可采用PECVD (等离子体增强化学气相淀积)、SACVD (亚常压化学气相淀积)或LPCVD (低压化学气相淀积)等工艺形成所述层间介质层170。所述层间介质层材料包含但不限于磷娃玻璃(phosphosilicateglass, PSG)、硼娃玻璃(borosilicate, BSG)、硼磷娃玻璃(borophosphosilicate,BPSG)、氟娃玻璃(FSG)或具有低介电常数材料中的一种或其组合。所述具有低介电常数材料包括但不限于黑钻石(Black Diamond, BD)或coral等。如图18所示，接着，平坦化所述层间介质层170直至暴露所述第一无定形碳栅极111和第二无定形碳栅极121的顶面。如图19所示，接着，采用氧气灰化工艺去除所述第一无定形碳栅极111和第二无定形碳栅极112，在所述层间介质层170内形成沟槽171。如图20所示，最后，形成填充所述沟槽171且覆盖所述层间介质层170的金属层180。所述金属层180包括金属、金属合金、金属娃化物、金属合金娃化物、含有金属的导电氧化物或者含有金属的导电硅化物，其中金属从由Al、Co、Cr、Fe、h、h、Hf、Mg、Mo、Mn、NlPd、Pt、La、Os、Nb、Rh、Re、Ru、Sn、Ta、Ti、V、W、Y和Zr中的一种或其组合。可采用电镀法或物理气相沉积工艺形成所述金属层。综上所述，本发明在进行离子注入工艺之前形成保护层，所述保护层覆盖所述第一区域、第二区域、第一无定形碳栅极、第二无定形碳栅极、第一侧墙和第二侧墙，由于所述保护层的存在，氧气灰化工艺中的等离子体不会损伤所述第一无定形碳栅极和第二无定形碳栅极，确保最终形成的金属栅极的质量。显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
权利要求
1.一种半导体器件制造方法，包括 提供一包括第一区域和第二区域的衬底，所述第一区域上形成有第一无定形碳栅极以及围绕所述第一无定形碳栅极的第一侧墙，所述第二区域上形成有第二无定形碳栅极以及围绕所述第二无定形碳栅极的第二侧墙； 形成保护层，所述保护层覆盖所述第一区域、第二区域、第一无定形碳栅极、第二无定形碳栅极、第一侧墙和第二侧墙； 形成第一源/漏光阻层，所述第一源/漏光阻层覆盖第二区域上的保护层； 进行离子注入工艺，在第一无定形碳栅极两侧的半导体衬底中形成源/漏极； 采用氧气灰化工艺去除所述第一源/漏光阻层； 形成第二源/漏光阻层，所述第二源/漏光阻层覆盖第一区域上的保护层； 进行离子注入工艺，在第二无定形碳栅极两侧的半导体衬底中形成源/漏极； 采用氧气灰化工艺去除所述第二源/漏光阻层。
2.如权利要求I所述的半导体器件制造方法，其特征在于，所述保护层的材质为氧化硅、氮化硅或氮氧化硅中的一种或多种。
3.如权利要求I所述的半导体器件制造方法，其特征在于，所述保护层的厚度为lnm 30nmo
4.如权利要求I所述的半导体器件制造方法，其特征在于，形成第一光阻层之前，还包括 形成第一浅结光阻层，所述第一浅结光阻层覆盖所述第二区域上的保护层； 进行离子注入工艺，在第一无定形碳栅极两侧的半导体衬底中形成轻掺杂漏极； 采用氧气灰化工艺去除所述第一浅结光阻层； 形成第二浅结光阻层，所述第二浅结光阻层覆盖所述第一区域上的保护层； 进行离子注入工艺，在第二无定形碳栅极两侧的半导体衬底中形成轻掺杂漏极； 采用氧气灰化工艺去除所述第二浅结光阻层。
5.如权利要求I所述的半导体器件制造方法，其特征在于，去除所述第二光阻层之后，还包括 去除所述保护层。
6.如权利要求5所述的半导体器件制造方法，其特征在于，利用干法或湿法的方式去除所述保护层。
7.如权利要求6所述的半导体器件制造方法，其特征在于，去除所述保护层之后，还包括 形成层间介质层，所述层间介质层覆盖所述第一区域、第二区域、第一无定形碳栅极、第二无定形碳栅极、第一侧墙和第二侧墙； 平坦化所述层间介质层直至暴露所述第一无定形碳栅极和第二无定形碳栅极的顶面； 去除所述第一无定形碳栅极和第二无定形碳栅极，在所述层间介质层内形成沟槽； 形成填充所述沟槽且覆盖所述层间介质层的金属层。
8.如权利要求I所述的半导体器件制造方法，其特征在于，所述第一区域用以形成PMOS晶体管，所述第二区域用以形成NMOS晶体管。
9.如权利要求I所述的半导体器件制造方法，其特征在于，所述第一区域用以形成NMOS晶体管，所述第二区域用以形成PMOS晶体管。
全文摘要
本发明公开了一种半导体器件制造方法，在进行离子注入工艺之前形成保护层，所述保护层覆盖所述第一区域、第二区域、第一无定形碳栅极、第二无定形碳栅极、第一侧墙和第二侧墙，由于所述保护层的存在，氧气灰化工艺中的等离子体不会损伤所述第一无定形碳栅极和第二无定形碳栅极，确保最终形成的金属栅极的质量。
文档编号H01L21/8238GK102779790SQ20121029305
公开日2012年11月14日 申请日期2012年8月16日 优先权日2012年8月16日
发明者郑春生 申请人:上海华力微电子有限公司