专利名称：基于半超结的碳化硅mosfet及制作方法
技术领域：
本发明属于微电子领域，尤其涉及一种碳化硅金属氧化物半导体场效应管，可用于大功率电气设备、太阳能发电模块以及混合燃料电动车。
背景技术：
SiC是最近十几年来迅速发展起来的宽禁带半导体材料，与其它半导体材料，比如Si，GaN及GaAs相比，SiC材料具有宽禁带、高热导率、高载流子饱和迁移率、高功率密度等优点。SiC可以热氧化生成二氧化硅，使得SiC金属氧化物半导体场效应管MOSFET和电路的实现成为可能。自20世纪90年代以来，SiC MOSFET已在开关稳压电源、汽车电子以及功率放大器等方面取得了广泛的应用。
然而，作为一种功率器件，传统的碳化硅M0SFET，如附图I所示，在性能上仍然存在很大的问题。最关键的一个就是由于起承受耐压作用的外延层漂移区其击穿电压和导通电阻之间存在的制约关系，提高击穿电压和降低导通电阻往往不能同时实现，这就导致器件在大电压下工作时会有很大的能量损耗。1989年电子科技大学陈星弼院士在研究Si基功率MOSFET时，提出了一种超结结构的耐压层，用超结结构来替代传统的漂移层时，能突破Si材料导通电阻与反向耐压的极限关系，即Rm=O. 83 X 10_8 X Vb25 (Ω .cm2)。超结结构提出后，很快在理论和器件制造上进行了深入的研究，结果表明超结结构确实能突破硅极限，在一定的反向耐压下能极大地降低导通电阻。近年来，由于Si材料的固有局限性，在功率MOSFET领域，人们开始了用新材料SiC来制造M0SFET，随着SiC MOSFET制作工艺的不断改善，SiC MOSFET的导通电阻也在不断下降，向着SiC材料的极限值逼近，这样，寻求新的结构和方法来继续降低SiC MOSFET 的导通电阻就十分必要，将在Si基功率MOSFET上获得成功的超结结构应用于SiC MOSFET就是一种自然的思路。L. C. Yu, K. Sheng2006 年发表在《Solid-State Electronics))中的〈〈Breaking the theoretical limit of SiC unipolar power device - A simulationstudy)) 一文中对超结结构的SiC MOSFET进行了理论仿真，结果表明利用当时的工艺水平，其FOM值可比SiC的极限值提高300%。超结SiC MOSFET的关键在于制造具有高深宽比的超结结构，目前的工艺水平只能制造出深宽比为4:1的超结结构，由于在实际的电路芯片中面积有限，超结结构的横向宽度不可能过大，纵向厚度也就受到限制，进而决定其耐压能力不会太高，这就造成在实际的电路应用中，现有工艺条件下单纯利用超结结构制造出来的器件其耐压达不到实际电路应用中所需要的耐压值，而单纯采用传统结构的SiC MOSFET虽然能满足耐压需求，但其导通电阻较大，造成器件正向导通时功耗较大。
发明内容
本发明的目的在于针对上述已有技术的不足，基于现有的工艺水平，提出一种基于超结结构和传统漂移区相结合的半超结结构的碳化硅MOSFET及其制作方法，在满足耐压需求的前提下进一步减小导通电阻，降低器件正向导通时功耗。
为实现上述目的，本发明的器件包括源极I、栅极2、SiO2氧化物介质3、N+源区
4、P+欧姆接触区5、P阱6、JFET区域7、N_外延层11、N+衬底12和漏极13，其特征在于N-外延层11上方设有电流扩展层10，电流扩展层10上方的两侧且在P阱6的正下方设有P+柱区8，两个P+柱区(8)横向宽度相等；JFET区域(13)的下方设有N+柱区9，该N+柱区9位于两个P+柱区8之间，其宽度为两个P+柱区8的宽度之和；所述P+柱区8和N+柱区9的掺杂浓度相等，均为掺杂浓度为I X IO16^XIOiW的高掺杂区域；所述电流扩展层10为掺杂浓度为I X IO17^XIOiW3的N型高掺杂区域，以拓宽电流纵向流动时的通路。
为实现上述目的，本发明基于半超结的碳化硅MOSFET制作方法，包括如下步骤(I)在N+碳化硅衬底的正面上外延生长厚度为5 20μπι，氮离子掺杂浓度为5 X IO15 I X IO16CnT3 的 N 外延层；(2)在N—外延层的表面外延生长厚度为0.05、. 5μπι，氮离子掺杂浓度为I X IO17^XIOiW的N.电流扩展层；(3)在N+电流扩展层上外延生长厚度为5 20 μ m、氮离子掺杂浓度为I X IO16 3 X IO17CnT3 的 N+ 外延层；(4)采用ICP刻蚀工艺，对N+外延层的两侧进行刻蚀，形成待外延的P+柱区，刻蚀深度为5 20 μ m ；(5)在刻蚀出的区域上外延生长厚度为5 20 μ m、铝离子掺杂浓度为
IX IO16 3 X IO17CnT3的外延层形成P+柱区；(6)在整个碳化硅的正面外延生长形成厚度为O. 5μπι、铝离子掺杂浓度为5 X IO15CnT3的P阱外延层；(7)在P阱外延层的中间区域离子注入深度为O. 5 μ m，掺杂浓度为I X IO17CnT3的氮离子形成JFET区；(8)在P柱区的边缘区域离子注入深度为0.5 μ m，掺杂浓度为I X IO19CnT3的铝离子形成P+欧姆接触区；(9)在P阱中靠近P+欧姆接触区离子注入深度为0.25 μ m，掺杂浓度为I X 1019cm_3的氮离子，形成N+源区；(10)在整个碳化硅表面采用干氧氧化和湿氧氧化结合的工艺进行氧化，形成50nm的栅氧化层；(11)在整个碳化硅表面用低压热壁化学汽相淀积法淀积厚度为150nm的多晶硅作为栅极，其淀积温度为60(T70(TC，压强为6(T80Pa，反应气体为硅烷和磷化氢，载运气体为氦气；(12)在P+欧姆接触区、N+源区以及整个碳化硅背面淀积厚度为300nm/100nm的Al/Ti合金，作为源极和漏极的接触金属层，然后在1100±50°C温度下，氮气气氛中对整个碳化硅退火3分钟形成欧姆接触电极。所述步骤(I)、(2)、(3)均采用化学气相淀积CVD方法，其工艺条件为外延生长温度为1600°C,压力为IOOmbar,反应气体是娃烧和丙烧,载运气体为纯氢气,杂质源为液态氮气；所述步骤(5)、(6)均采用化学气相淀积CVD方法，其工艺条件为外延生长温度为1600°C，压力为lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基招;所述步骤(4)所涉及的ICP刻蚀工艺条件为ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm ；所述步骤(8)所涉及的离子注入工艺条件为注入温度650°C，离子激活退火温度1750°C，退火时间:IOmin ；所述步骤(9)所涉及的离子注入工艺条件为注入温度500°C，离子激活退火温度1750°C，退火时间:IOmin ；
所述步骤(10)所涉及的氧化工艺条件为干氧氧化温度1200°C，湿氧氧化温度950。。。本发明具有如下优点本发明由于引入P+柱区和N+柱区形成的超结结构，使得器件P+柱区和N+柱区的掺杂浓度可以大大提高，从而使得在击穿电压不变的条件下器件的导通电阻得到显著减小；同时由于在超结结构与传统漂移区之间加入了高掺杂的电流扩展层，可使导通电阻进
一步减小。
图I是传统的碳化硅MOSFET结构示意图；图2是本发明基于半超结的碳化硅MOSFET结构示意图；图3是本发明的制作工艺流程图。
具体实施例方式参照图2，本发明的场效晶体管器件包括源极I、多晶硅栅极2、SiO2氧化物介质
3、N+源区4、P+欧姆接触区5、P阱6，JFET区7、P+柱区8、N+柱区9、电流扩展层10、N_外延层11、衬底12和漏极13。其中，N+衬底12，为厚度为200 500 μ m，氮离子掺杂浓度是5 X IO18 I X 102°cnT3的N型碳化娃衬底片；N_外延层11，为厚度为5 20 μ m、氮离子掺杂浓度是5 X IO15 I X IO16CnT3的N型碳化娃外延层；电流扩展层10，为厚度为O. 05、. 5 μ m、氮离子掺杂浓度是I X IO17飞X IO17CnT3的N型碳化娃外延层；N+柱区9，为厚度为5 20 μ m，氮离子掺杂浓度为I X IO16 3 X IO17CnT3的N型碳化娃外延层；P+柱区8，为厚度为5 20 μ m，铝离子掺杂浓度为I X 10吣3 X 1017cm_3的P型碳化娃外延层；JFET区7，为厚度为O. 5 μ m，氮离子掺杂浓度为I X IO17CnT3的N型碳化硅，通过离子注入工艺形成；
P阱6，为厚度为O. 5 μ m，铝离子掺杂浓度为5 X IO15CnT3的P型碳化硅外延层；P+欧姆接触区5，为厚度为O. 5 μ m，铝离子掺杂浓度为I X IO19CnT3的P型碳化硅，通过离子注入工艺形成；N+源区4，为厚度为O. 25 μ m，氮离子掺杂浓度为I X IO19CnT3的N型碳化硅，通过离子注入工艺形成；SiO2氧化物介质3,为厚度为50nm SiO2介质层,通过干氧加湿氧的工艺形成；栅极2，为厚度为150nm的多晶硅层，采用低压热壁化学汽相淀积法形成；源极I,为由厚度为300nm/100nm的Al/Ti组成的合金层；
漏极13，为由厚度为300nm/100nm的Al/Ti组成的合金层。所述的N+衬底12上面为N-外延层11 ;N_外延层11上方为电流扩展层10 ;电流扩展层10上方的两侧对称分布两个P+柱区8 ；N+柱区9位于两个P+柱区8之间；该N+柱区9的宽度为两个P+柱区8的宽度之和；在P+柱区8的上方为P阱6 ;在N+柱区9的上方为JFET区7 ;在P阱6的边缘为P+欧姆接触区5 ;在P阱6中靠近P+欧姆接触区5的位置为N+源区4 ;在JFET区7上面为SiO2隔离介质3 ；Si02隔离介质3上面为栅极2 ;在N+源区4和P+欧姆接触区5上面为源极I ;N+衬底12的背面为漏极13。参照图3，制作本发明上述器件的方法，给出如下三种实施例实施例I步骤I.在N+碳化硅衬底片上外延生长f漂移层,如图3a。先对厚度为200 μ m，氮离子掺杂掺杂浓度为I X 102°cm_3N+型碳化硅衬底片进行RCA标准清洗，再在其正面上用低压热壁化学气相淀积法外延生长厚度为5 μ m、氮离子掺杂浓度为lX1016cm_3的N_外延漂移层，其外延工艺条件是温度为1600°C，压力lOOmbar，反应气体是娃烧和丙烧，载运气体为纯氢气，杂质源为液态氮气。步骤2.在f漂移层上外延生长N+电流扩展层，如图3b。在N_外延层的表面外延生长厚度为O. 05 μ m，氮离子掺杂浓度为I X IO17CnT3的N+电流扩展层，其外延生长温度为1600°C，压力lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；步骤3.在电流扩展层上外延生长N+柱区域，如图3c。用低压热壁化学气相淀积法外延生长厚度为5 μ m、氮离子掺杂浓度为3X1017的CnT3N+外延层，外延生长温度为1600°C，压力lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；步骤4.采用ICP刻蚀工艺，对N+外延层的两侧进行刻蚀，形成形成待外延的P+柱区，刻蚀深度为5μπι;如图3d。在刻蚀出的区域采用ICP刻蚀工艺，刻蚀形成深度为5 μ m的P+柱区域，ICP刻蚀工艺条件为ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。步骤5.选择性外延生长P+柱区,如图3e。在刻蚀出的区域用低压热壁化学气相淀积法外延生长厚度为5 μ m、氮离子掺杂浓度为3 X IO17CnT3的P+柱区，其外延工艺条件是温度为1600°C，压力lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝。步骤6.外延生长P讲区域,如图3f。
在整个碳化硅的正面外延生长形成厚度为O. 5 μ m、铝离子掺杂浓度为5 X IO15CnT3的P阱外延层，其外延生长工艺条件是温度为1600°C，压力lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝。步骤7.在P阱的中间区域采用氮离子注入形成氮离子掺杂浓度为IXlO17CnT3JFET 区，如图 3g。(7. I)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为O. 2 μ m的SiO2钝化层，再淀积厚度为I μ m的Al作为JFET区中氮离子注入的阻挡层，通过光刻和刻蚀形成JFET注入区； (7. 2)在500°C的环境温度下进行4次氮离子注入，先后注入能量分别为380keV、250keV、150keV 和 80keV,对应的剂量为 I. 66X IO1W2U. 30X 1012cnT2、I. 02X IO1W2 和
7.23 X IO11CnT2 的氮离子；(7. 3)采用RCA清洗标准对碳化硅表面进行清洗，烘干后做C膜保护；然后在1750°C氩气氛围中进行离子激活退火15min。步骤8.在P阱的边缘区域采用4次选择性铝离子注入工艺，形成P+欧姆接触区，如图3h。(8. I)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为O. 2 μ m的SiO2钝化层，再淀积厚度为I. O μ m的Al作为P+欧姆接触区5和氮离子注入的阻挡层，通过光刻和刻蚀形成P+欧姆接触注入区；(8.2)在650°C的环境温度下进行四次铝离子注入，注入能量分别为280keV、180keV、IOOkeV 和 40keV,对应的剂量为 4. 8 X 1014cm_2、4. O X 1014cm_2、3. 5 X IO1W2 和
2.7 X IO14CnT2 ；(8. 3)采用RCA标准清洗外延片，烘干后做C膜保护，在1700°C氩气氛围中作离子激活退火，时间为15min。步骤9.在P+层中靠近P+欧姆接触区进行多次选择性氮离子注入，形成N+源区，如图3i。(9. I)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为O. 2 μ m的SiO2钝化层，再淀积厚度为O. 5 μ m的Al来作为N+源区5中氮离子注入的阻挡层，通过光刻和刻蚀形成N+源注入区；(9.2)在500°C的环境温度下进行3次氮离子注入，注入能量分别为180keV、IOOkeV 和 30keV，对应的剂量为 3. 8 X IO15CnT2、2. 5 X IO15CnT2 和 I. 6 X IO1W ；(9. 3)采用RCA清洗标准对碳化硅表面进行清洗，烘干后做C膜保护，在1750°C氩气氛围中作离子激活退火15min。步骤10.在整个碳化硅表面进行氧化工艺，形成栅氧化膜，如图3j。先在1200°C下干氧氧化I. 5小时，再在950°C下湿氧氧化I小时，形成50nm的栅氧化膜，然后通过光刻、刻蚀形成图2中的SiO2氧化物介质。步骤11.淀积形成磷离子重掺杂的多晶硅栅极，如图3k。用低压热壁化学汽相淀积法在整个碳化硅表面生长150nm的多晶硅，然后通过光亥IJ、刻蚀保留住栅氧化膜上的多晶硅作为栅极，淀积工艺条件是淀积温度为600°C，淀积压强为60Pa,反应气体米用娃烧和磷化氢,载运气体米用氦气。
步骤12.形成源、漏欧姆接触，如图31。(12. I)在整个碳化硅片正面涂光刻胶，然后通过显影形成N+以及P+欧姆接触区域，作为源接触金属区，整个碳化硅的背面作为漏接触金属区；(12. 2)对整个碳化硅片的正面和反面淀积300nm/100nm的Al/Ti合金，之后通过超声波剥离使正面形成源接触金属层，背面形成漏接触金属层；(12. 3)在1150°C温度下，氮气气氛中对整个碳化硅片退火3分钟，使源、漏接触金属层形成欧姆接触。实施例2步骤一.在N+碳化硅衬底片上外延生长N_漂移层，如图3a。
先对厚度为500 μ m,氮离子掺杂掺杂浓度为5X IO18CnT3N+型碳化娃衬底片进行RCA标准清洗，再在其正面上用低压热壁化学气相淀积法外延生长厚度为20 μ m、氮离子掺杂浓度为5 X IO15CnT3的N_外延漂移层，其外延工艺条件是温度为1600°C，压力lOOmbar，反应气体是娃烧和丙烧，载运气体为纯氢气，杂质源为液态氮气。步骤二 .在N_漂移层上外延生长N+电流扩展层，如图3b。在N_外延层的表面外延生长厚度为O. 5 μ m，氮离子掺杂浓度为5 X IO17CnT3的N+电流扩展层，其外延生长温度为1600°C，压力lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；步骤三.在电流扩展层上外延生长N+柱区域，如图3c。用低压热壁化学气相淀积法外延生长厚度为20μπκ氮离子掺杂浓度为
IX IO16CnT3的N+外延层，外延生长温度为1600°C，压力lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；步骤四.采用ICP刻蚀工艺，对N+外延层的两侧进行刻蚀，形成待外延的P+柱区，刻蚀深度为20 μ m;如图3d。在刻蚀出的区域采用ICP刻蚀工艺，刻蚀形成深度为20 μ m的P+柱区，ICP刻蚀工艺条件为ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。步骤五.选择性外延生长P+柱区，如图3e。在刻蚀出的区域用低压热壁化学气相淀积法外延生长厚度为20 μ m、氮离子掺杂浓度为lX1016cm_3的P+外延层，其外延工艺条件是温度为1600°C，压力lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝。步骤六，与实施例I的步骤6相同。步骤七，与实施例I的步骤7相同。步骤八，与实施例I的步骤8相同。步骤九，与实施例I的步骤9相同。步骤十，与实施例I的步骤10相同。步骤^^一，淀积形成磷离子重掺杂的多晶硅栅极，如图3k。用低压热壁化学汽相淀积法在整个碳化硅表面生长150nm的多晶硅，然后通过光亥IJ、刻蚀保留住栅氧化膜上的多晶硅作为栅极，淀积工艺条件是淀积温度为700°C，淀积压强为80Pa,反应气体米用娃烧和磷化氢,载运气体米用氦气。步骤十二，与实施例I的步骤12相同。
实施例3步骤A.在N+碳化硅衬底片上外延生长N_漂移层，如图3a。先对厚度为350 μ m,氮离子掺杂掺杂浓度为I X IO19CnT3N+型碳化娃衬底片进行RCA标准清洗，再在其正面上用低压热壁化学气相淀积法外延生长厚度为10 μ m、氮离子掺杂浓度为8 X IO15CnT3的N_外延漂移层，其外延工艺条件是温度为1600°C，压力lOOmbar，反应气体是娃烧和丙烧，载运气体为纯氢气，杂质源为液态氮气。步骤B.在f漂移层上外延生长N+电流扩展层，如图3b。在f外延层的表面外延生长厚度为O. I μ m，氮离子掺杂浓度为3X IO17CnT3的N+电流扩展层，其外延生长温度为1600°C，压力lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；步骤C.在电流扩展层上外延生长N+柱区域，如图3c。 用低压热壁化学气相淀积法外延生长厚度为10 μ m、氮离子掺杂浓度为I X IO17的CnT3N+外延层，外延生长温度为1600°C，压力lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；步骤D.采用ICP刻蚀工艺，对N+外延层的两侧进行刻蚀，形成待外延的P+柱区，刻蚀深度为10 μ m;如图3d。在刻蚀出的区域采用ICP刻蚀工艺，刻蚀形成深度为10 μ m的P+柱区，ICP刻蚀工艺条件为ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。步骤E.选择性外延生长P+柱区,如图3e。在刻蚀出的区域用低压热壁化学气相淀积法外延生长厚度为10 μ m、氮离子掺杂浓度为lX1017cm_3的P+柱区，其外延工艺条件是温度为1600°C，压力lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝。步骤F,与实施例I的步骤6相同。步骤G，与实施例I的步骤7相同。步骤H,与实施例I的步骤8相同。步骤I，与实施例I的步骤9相同。步骤J，与实施例I的步骤10相同。步骤K.淀积形成磷离子重掺杂的多晶硅栅极，如图3k。用低压热壁化学汽相淀积法在整个碳化硅表面生长150nm的多晶硅，然后通过光亥IJ、刻蚀保留住栅氧化膜上的多晶硅作为栅极，淀积工艺条件是淀积温度为650°C，淀积压强为70Pa,反应气体米用娃烧和磷化氢,载运气体米用氦气。步骤L，与实施例I的步骤12相同。
权利要求
1.一种基于半超结的碳化娃金属氧化物半导体场效应管MOSFET,包括源极(I)、栅极(2)、SiO2氧化物介质(3)、N+源区(4)、P+欧姆接触区(5)、P阱(6)、JFET区域(7)、N_外延层(11)、N+衬底(12)和漏极(13)，其特征在于 N-外延层(11)上方设有电流扩展层(10)，电流扩展层(10)上方的两侧且在P阱(6)的正下方设有P+柱区(8)，两个P+柱区(8)横向宽度相等； JFET区域(7)的下方设有N+柱区(9)，该N+柱区(9)位于两个P+柱区(8)之间，其宽度为两个P+柱区(8)的宽度之和； 所述P+柱区(8)和N+柱区(9)的掺杂浓度相等，均为掺杂浓度为I X IO16 3 X IO17CnT3的高掺杂区域； 所述电流扩展层(10)为掺杂浓度为I X IO17飞X IO17CnT3的N型高掺杂区域，以拓宽电流纵向流动时的通路。
2.根据权利要求I所述的基于半超结的碳化硅MOSFET器件，其特征在于P+柱区(8)和N+柱区(9)的厚度相等，均为5 20 μ m。
3.根据权利要求I所述的基于半超结的碳化硅MOSFET器件，其特征在于电流扩展层(10)的厚度为O. 05 O. 5 μ m。
4.一种基于半超结的碳化硅MOSFET器件制作方法，包括如下步骤 (1)在N+碳化硅衬底的正面上外延生长厚度为5 20μ m，氮离子掺杂浓度为5X IO15 I X IO16CnT3 的 N-外延层； (2)在N_外延层的表面外延生长厚度为O.05、. 5 μ m，氮离子掺杂浓度为I X IO17^XIOiW的N.电流扩展层； (3)在N+电流扩展层上外延生长厚度为5 20μ m，氮离子掺杂浓度为I X IO16 3 X IO17CnT3 的 N+ 外延层； (4)采用ICP刻蚀工艺，对N+外延层的两侧进行刻蚀，形成待外延的P+柱区，刻蚀深度为5 20 μ m ； (5)在刻蚀出的区域上外延生长厚度为5 20μ m，铝离子掺杂浓度为I X IO16 3 X IO17CnT3的外延层形成P+柱区； (6)在整个碳化硅的正面外延生长形成厚度为O.5 μ m，铝离子掺杂浓度为5 X IO15CnT3的P阱外延层； (7)在P阱外延层的中间区域离子注入深度为O.5 μ m，掺杂浓度为lX1017cm_3的氮离子形成JFET区； (8)在P+柱区的边缘区域离子注入深度为O.5 μ m，掺杂浓度为lX1019cm_3的铝离子形成P+欧姆接触区； (9)在P阱中靠近P+欧姆接触区离子注入深度为O.25 μ m,掺杂浓度为I X IO19CnT3的氮离子，形成N+源区； (10)在整个碳化硅表面采用干氧氧化和湿氧氧化结合的工艺进行氧化，形成50nm的栅氧化层； (11)在整个碳化硅表面用低压热壁化学汽相淀积法淀积厚度为150nm的多晶硅作为栅极，其淀积温度为60(T70(TC，压强为6(T80Pa，反应气体为硅烷和磷化氢，载运气体为氦气;(12)在P+欧姆接触区、N+源区以及整个碳化硅背面淀积厚度为300nm/100nm的Al/Ti合金，作为源极和漏极的接触金属层，然后在1100±50°C温度下，氮气气氛中对整个碳化硅退火3分钟形成欧姆接触电极。
5.根据权利要求4所述的基于半超结的碳化硅MOSFET器件的制作方法，其中步骤(I)、(2)、(3)均采用化学气相淀积CVD方法，其工艺条件为外延生长温度为1600°C，压力为IOOmbar,反应气体是娃烧和丙烧,载运气体为纯氢气，杂质源为液态氮气。
6.根据权利要求4所述的基于半超结的碳化硅MOSFET器件的制作方法，其中步骤(5)、(6)均采用化学气相淀积CVD方法，其工艺条件为外延生长温度为1600°C，压力为lOOmbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝。
7.根据权利要求4所述的基于半超结的碳化硅MOSFET器件的制作方法，其中步骤(4)所涉及的ICP刻蚀工艺条件为ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm 和 12sccm。
8.根据权利要求4所述的基于半超结的碳化硅MOSFET器件的制作方法，其中步骤(8)所涉及的离子注入工艺条件为注入温度650°C，离子激活退火温度1750°C，退火时间IOmin0
9.根据权利要求4所述的基于半超结的碳化硅MOSFET器件的制作方法，其中步骤(9)所涉及的离子注入工艺条件为注入温度500°C，离子激活退火温度1750°C，退火时间IOmin0
10.根据权利要求4所述的基于半超结的碳化硅MOSFET器件的制作方法，其中步骤(10)所涉及的氧化工艺条件为干氧氧化温度1200°C,湿氧氧化温度950°C。
全文摘要
本发明公开了一种基于超结结构和传统漂移区相结合的半超结结构的碳化硅MOSFET，主要解决现有碳化硅MOSFET在高击穿电压时导通电阻高的问题。它包括源极(1)、栅极(2)、SiO2氧化物介质(3)、N+源区(4)、P+接触区(5)、P阱(6)、JFET区域(7)、N-外延层(11)、N+衬底(12)和漏极(13)，其中N-外延层(11)上方设有电流扩展层(10)，电流扩展层(10)上方的两侧且在P阱(6)的正下方设有掺杂浓度为1×1016~3×1017cm-3的P+柱区(8)，两个P+柱区(8)横向宽度相等，JFET区域(7)的下方设有与P+柱区掺杂浓度相等、宽度为两个P+柱区宽度之和的N+柱区(9)。本发明器件具有导通电阻低的优点，可用于大功率电气设备、太阳能发电模块以及混合燃料电动车。
文档编号H01L29/78GK102832248SQ20121033275
公开日2012年12月19日 申请日期2012年9月10日 优先权日2012年9月10日
发明者汤晓燕, 宋庆文, 李华超, 张玉明, 张义门 申请人:西安电子科技大学