专利名称：晶体管结构及其封装方法
技术领域：
本发明是有关于一种晶体管结构及其封装方法，尤其是有关于一种具有二导脚的晶体管结构及其封装方法。
背景技术：
近年来由于电子电路的技术不断地发展，各种电力/电子组件的保护电路被广泛地实施于诸多应用中。传统的保护电路当中，例如一 RCD缓冲电路，请参阅图19所示，是将电阻R6与电容C12并接后，串接二极管Dll而形成一 RCD缓冲电路400。然而，该RCD缓冲电路的能量损耗很高、效率差且突波电压值高，故采用传统的RCD缓冲电路易造成半导体组件的损坏。因此，需要一种新颖的电子组件可取代二极管Dll以提升缓冲电路的电路保
护的效能。
发明内容
本发明的一目的在提供一种晶体管结构及其封装方法，是可使用于缓冲电路，让缓冲电路可有效保护组件及提高效率。本发明的一目的在提供一种晶体管结构及其封装方法，是可简化制程、缩小体积以及增加耐压距离。为达上述目的，本发明的晶体管结构是包含一芯片封装体以及二导脚，其中该芯片封装体是包含一晶体管晶粒及一包覆该晶体管晶粒的封装胶体；而该等导脚的一第一导脚是电连接该晶体管晶粒的第一焊垫与第二焊垫，该等导脚的一第二导脚是电连接该晶体管晶粒的第三焊垫。如上所述的晶体管结构，其中该晶体管结构的第一导脚或第二导脚是连接一电容器的一端，而形成一缓冲(snubber)电路以并接一主动组件或一负载。如上所述的晶体管结构，其中该电容器的一端更连接一齐纳二极管的一端，该电容器的另一端是连接该齐纳二极管的另一端，而形成一阻尼电路以并接一主动组件或一负载。如上所述的晶体管结构，其中该晶体管结构的第一导脚或第二导脚是连接一电阻器的一端，该电阻器的另一端是连接一电容器的一端，而形成一阻尼电路以并接一主动组件或一负载。如上所述的晶体管结构，其中该主动组件是为一金属氧化物半导体场效应晶体管(MOSFET)、一二极管(diode)、一双极性结型晶体管(BJT)、一绝缘栅双极晶体管(IGBT)、一静电感应晶体管(SIT)、一闸流体或其组成的电路，而该负载是为一电感、一电阻、一电容或其组成的电路。如上所述的晶体管结构，其中该晶体管晶粒是为一双极性结型晶体管晶粒。如上所述的晶体管结构，其中该晶体管晶粒的第一焊垫是为一发射极焊垫，该第二焊垫是为一基极焊垫，而该第三焊垫是为一集电极焊垫。
如上所述的晶体管结构，其中该第一焊垫、第二焊垫以及第三焊垫是通过打线接合的方式电连接该等导脚。如上所述的晶体管结构，其中该打线接合的方式是通过三条导线分别连接该等导脚。如上所述的晶体管结构，其中该第一焊垫、第二焊垫是电连接，且通过一导线与其中一导脚连接，而该第三焊垫是通过一导线与另一导脚连接。如上所述的晶体管结构，其中该第一焊垫、第二焊垫以及第三焊垫是通过倒装片接合的方式电连接该等导脚。如上所述的晶体管结构，其中该芯片封装体更包含一芯片座，且该晶体管晶粒是通过一黏着层配置在该芯片座上。藉此，使本发明的晶体管结构利用一导脚电连接该晶体管晶粒的第一焊垫与第二 焊垫，另一导脚是电连接该晶体管晶粒的第三焊垫，可将该晶体管结构使用于缓冲电路，或是将缓冲电路直接封装在二导脚晶体管结构中以并接一主动组件或一负载，而可吸收主动组件在高频切换时产生的突波或噪声，使该晶体管结构在封装上可达到简化制程、缩小体积以及增加耐压距离的功效，且可让使用缓冲电路的电源供应器达到提高效率及降低突波电压的功效。应了解的是，上述一般描述及以下具体实施方式
仅为例示性及阐释性的，其并不能限制本发明所欲主张的范围。
图1A是为本发明第一实施例的晶体管结构示意图。图1B是为本发明第二实施例的晶体管结构示意图。图1C是为本发明第三实施例的晶体管结构示意图。图2A是为本发明的晶体管晶粒为双极性结型晶体管晶粒的示意图。图2B是为本发明的晶体管晶粒为双极性结型晶体管晶粒的示意图。图2C是为本发明的双极性结型晶体管晶粒与电容晶粒连接的示意图。图2D是为本发明的双极性结型晶体管晶粒与电容晶粒、齐纳二极管连接的示意图。图3至图7是为本发明利用打线接合方式电连接导脚与焊垫的各实施例晶体管封装的剖面示意图。图8至图9是为本发明利用倒装片接合方式电连接导脚与焊垫的各实施例晶体管封装的剖面示意图。第IOA图至图1lD是为本发明的各实施例晶体管封装的立体外观图。图12是为本发明的晶体管结构所适用的缓冲电路。图13是为本发明晶体管封装方法的第一实施例的流程图。图14是为本发明晶体管封装方法的第二实施例的流程图。图15是为本发明晶体管封装方法的第三实施例的流程图。图16是为本发明晶体管封装方法的第四实施例的流程图。图17是为本发明晶体管封装方法的第五实施例的流程图。
图18是为本发明晶体管封装方法的第六实施例的流程图。图19是为现有RCD缓冲电路的示意图。其中，附图标记说明如下I芯片封装体11晶体管晶粒111、131、141 第一焊垫112、132、142 第二焊垫113第三焊垫
114第四焊垫12封装胶体13电容晶粒14齐纳二极管晶粒151-153导线16黏着层17芯片座18焊料181 第一焊料182第二焊料183第三焊料184第四焊料2、3 导脚Q晶体管结构C电容D齐纳二极管
具体实施例方式本发明的其它特征及具体实施例可于以下配合附图的详细说明中，进一步得到了解。请参阅图1A所示，是为本发明第一实施例的晶体管结构示意图，本发明的晶体管结构是包含一芯片封装体I以及二导脚2、3，其中该芯片封装体I是包含一晶体管晶粒11及一包覆晶体管晶粒11的封装胶体12 ;而导脚2是电连接该晶体管晶粒11的第一焊垫111与第二焊垫112，导脚3是电连接该晶体管晶粒11的第三焊垫113。而本实施例的晶体管结构的晶体管晶粒11是为一双极性结型晶体管(BipolarJunction Transistor, BJT)晶粒,该双极性结型晶体管晶粒是可为一 NPN型双极性结型晶体管晶粒或一 PNP型双极性结型晶体管晶粒,请同时参阅第一图、图2A及图2B所示,该晶体管晶粒11的第一焊垫111是为一发射极(Emitter)焊垫，该第二焊垫112是为一基极(Base)焊垫,而该第三焊垫113是为一集电极(Collector)焊垫,其中发射极焊垫与基极焊垫是电连接该导脚2，而集电极焊垫是电连接该导脚3。因此，本实施例的双极性结型晶体管晶粒的基极与发射极是导通，且基于该双极性结型晶体管晶粒的基极与集电极间的至少一接面特性，使该晶体管结构具有导通快、恢复时间(Storage Time)慢、变换缓和以及基极-集电极接面电容Cbe小的特性，而可利用该晶体管结构作为一快速二极管，以用于一缓冲(snubber)电路。其中该缓冲电路可为以下结构(I)CB缓冲电路，利用本实施例的晶体管结构的导脚2或导脚3连接一电容器的一端，而形成一缓冲电路以并接一主动组件或一负载(未图标)；(2) ZCB缓冲电路，利用本实施例的晶体管结构Q的导脚2或导脚3连接一电容器C的一端以及一齐纳二极管D的一端,且该电容器C的另一端连接该齐纳二极管D的另一端，而形成一缓冲电路(如图12所示)以与一主动组件或一负载并接；(2)RCB缓冲电路，利用本实施例的晶体管结构的导脚2或导脚3连接一电阻器的一端，且该电阻器的另一端连接一电容器的一端，而形成一缓冲电路以并接一主动组件或一负载(未图标)。其中该主动组件是为一金属氧化物半导体场效应晶体管(MetalOxideSemiconductor Field Effect Transistor, MOSFET)、一二极管(diode)、一双极性结 型晶体管(BJT)、一绝缘栅双极晶体管(IGBT)、一静电感应晶体管(SIT)、一闸流体或其组成的电路，而该负载是为一电感、一电阻、一电容或其组成的电路，例如，缓冲电路与一交换电源供应器的变压器的一次侧并接后与一金属氧化物半导体场效应晶体管串接，或是缓冲电路与交换电源供应器的变压器的二次侧、一金属氧化物半导体场效应晶体管并接，或是缓冲电路与一金属氧化物半导体场效应晶体管并接后与交换电源供应器的变压器的二次侧串接，而可吸收主动组件在高频切换时所产生的突波(spike)或噪声，藉此，可降低主动组件产生的突波电压以及提高效率。请参阅表I及表2所示，表I是为传统RCD缓冲电路的实验测试结果，而表2是为本实施例的晶体管结构用于上述的RCB缓冲电路的实验测试结果，且该RCD缓冲电路及该RCB缓冲电路皆与一变压器的一次侧并接后与一金属氧化物半导体场效应晶体管串接，由表I及表2列出的测试结果，该实验可证实本实施例的RCB缓冲电路(其测试结果为表2)的效率远超过传统RCD缓冲电路(其测试结果为表I)的效率。尤其是，缓冲电路电连接一轻负载的状况下，其中本发明的轻负载是为指定负载的百分比(Percent of Rated Load)小(等)于20%，亦即负载占全负载的20%以下，例如指定负载的百分比为1%_20% ;而同样在指定负载的百分比为1%时，表二(RCB缓冲电路)相较于表一(RCD缓冲电路)可增加10. 75%(57. 84%—68. 59%)的效率，又，同样在指定负载的百分比为20%时，表二相较于表一亦可增加1. 23%(88. 22% — 89. 45%)的效率。藉此，本实施例的RCB缓冲电路相较于传统的RCD缓冲电路，而可在轻负载时达到提高效率的功效，其中本实施例的缓冲电路300A除在轻负载时效率有明显的增加外，由表I及表2的Average_Efficiency可得知在重负载时(25%_100%)的平均效率是小幅增加
O.3%。因此，使用本发明晶体管结构做为缓冲电路的电源供应器相较于使用RCD缓冲电路的电源供应器，具有较高的转换效率，尤其在轻载的情况下更为明显。表I
权利要求
1.一种晶体管结构，其特征在于包含一芯片封装体，是包含一晶体管晶粒及一包覆该晶体管晶粒的封装胶体；以及二导脚，其中一第一导脚是电连接该晶体管晶粒的第一焊垫与第二焊垫，而一第二导脚是电连接该晶体管晶粒的第三焊垫。
2.如权利要求1所述的晶体管结构，其特征在于，该芯片封装体更包含一电容晶粒，其中该电容晶粒的第一焊垫是电连接该晶体管晶粒的第一焊垫或第三焊垫，而该电容晶粒的第二焊垫是电连接该第一导脚或第二导脚，且该封装胶体是包覆该电容晶粒。
3.如权利要求2所述的晶体管结构，其特征在于，该芯片封装体更包含一齐纳二极管晶粒，其中该齐纳二极管晶粒的第一焊垫是电连接该电容晶粒的第一焊垫与该晶体管晶粒的第一焊垫或第三焊垫，而该齐纳二极管晶粒的第二焊垫是电连接该电 >容晶粒的第二焊垫或该晶体管晶粒的第一焊垫或第三焊垫，且该封装胶体是包覆该齐纳二极管晶粒。
4.如权利要求2所述的晶体管结构，其特征在于，该芯片封装体更包含一电阻晶粒，其中该电阻晶粒的第一焊垫是电连接该晶体管晶粒的第一焊垫或第三焊垫，而该电阻晶粒的第二焊垫是电连接该电容晶粒的第一焊垫，且该封装胶体是包覆该电阻晶粒。
5.如权利要求1所述的晶体管结构，其特征在于，该晶体管结构的第一导脚或第二导脚是连接一电容器的一端，而形成一缓冲电路以并接一主动组件或一负载。
6.如权利要求5所述的晶体管结构，其特征在于，该电容器的一端更连接一齐纳二极管的一端，该电容器的另一端是连接该齐纳二极管的另一端，而形成一缓冲电路以并接一主动组件或一负载。
7.如权利要求1所述的晶体管结构，其特征在于，该晶体管结构的第一导脚或第二导脚是连接一电阻器的一端，该电阻器的另一端是连接一电容器的一端，而形成一缓冲电路以并接一主动组件或一负载。
8.如权利要求5、6或7所述的晶体管结构，其特征在于，该主动组件是为一金属氧化物半导体场效应晶体管、一二极管、一双极性结型晶体管、一绝缘栅双极晶体管、一静电感应晶体管、一闸流体或其组成的电路，而该负载是为一电感、一电阻、一电容或其组成的电路。
9.如权利要求1所述的晶体管结构，其特征在于，该晶体管晶粒是为一双极性结型晶体管晶粒。
10.权利要求9所述的晶体管结构，其特征在于，该晶体管晶粒的第一焊垫是为一发射极焊垫，该第二焊垫是为一基极焊垫，而该第三焊垫是为一集极焊垫。
11.如权利要求1所述的晶体管结构，其特征在于，该第一焊垫、第二焊垫以及第三焊垫是通过打线接合的方式电连接该等导脚。
12.如权利要求11所述的晶体管结构，其特征在于，该打线接合的方式是通过三条导线分别连接该等导脚。
13.如权利要求11所述的晶体管结构，其特征在于，该第一焊垫、第二焊垫是电连接， 且其中一导脚是通过一导线连接该第一焊垫或第二焊垫，而该第三焊垫是通过一导线与另一导脚连接。
14.如权利要求13所述的晶体管结构，其特征在于，该第一焊垫是通过一导线或一焊料与该第二焊垫电连接。
15.如权利要求1所述的晶体管结构，其特征在于，该芯片封装体更包含一芯片座，且该晶体管晶粒是通过一黏着层配置在该芯片座上。
16.如权利要求1所述的晶体管结构，其特征在于，该第一焊垫、第二焊垫以及第三焊垫是通过倒装片接合的方式电连接该等导脚。
17.一种晶体管封装方法，其晶体管封装方法的特征在于包含提供具有第一焊垫、第二焊垫及第三焊垫的一晶体管晶粒；于该第一焊垫及第二焊垫的表面上分别形成一导线电连接一第一导脚；于该第三焊垫的表面上形成一导线电连接一第二导脚；以及提供一封装胶体包覆该晶体管晶粒、该等导线及该等导脚的一部分。
18.一种晶体管封装方法，其晶体管封装方法的特征在于包含提供具有第一焊垫、第二焊垫及第三焊垫的一晶体管晶粒；于该第一焊垫及第二焊垫的表面上分别形成一焊料电连接一第一导脚；于该第三焊垫的表面上形成一焊料电连接一第二导脚；以及提供一封装胶体包覆该晶体管晶粒、该等焊料及该等导脚的一部分。
全文摘要
本发明公开了一种晶体管结构和晶体管封装方法。该晶体管结构包含一芯片封装体以及二导脚，其中该芯片封装体是包含一晶体管晶粒及一包覆该晶体管晶粒的封装胶体；而该导脚的其中一导脚是电连接该晶体管晶粒的第一焊垫与第二焊垫，另一导脚是电连接该晶体管晶粒的第三焊垫。而可将该晶体管结构使用于缓冲电路以并接一主动组件或一负载，而可吸收主动组件在高频切换时产生的突波或噪声。藉此，该晶体管结构在封装上可达到简化制程、缩小体积以及增加耐压距离的功效，且可让使用缓冲电路的电源供应器达到提高效率及降低突波电压的功效。
文档编号H01L25/16GK103000603SQ20121033923
公开日2013年3月27日 申请日期2012年9月13日 优先权日2011年9月13日
发明者林国藩, 林季尚 申请人:全汉企业股份有限公司