半导体光电元件的制作方法
【专利摘要】本发明公开一种半导体光电元件的制作方法，其包含提供一第一基板、形成一第一半导体外延叠层及一第二半导体外延叠层于第一基板上、提供一第二基板、转移第二半导体外延叠层至第二基板上、切割第一基板以形成一第一半导体光电元件包含上述第一半导体外延叠层、以及切割第二基板以形成一第二半导体光电元件包含上述第二半导体外延叠层。
【专利说明】半导体光电元件的制作方法
【技术领域】
[0001]本发明涉及一种半导体光电元件的制作方法，尤其是涉及一种在单一基板上形成两种不同半导体外延叠层的半导体光电元件的制作方法。
【背景技术】
[0002]随着科技日新月异，半导体光电元件在资讯的传输以及能量的转换上有极大的贡献。以系统的运用为例，例如光纤通讯、光学储存及军事系统等，半导体光电元件皆能有所发挥。以能量的转换方式进行区分，半导体光电元件一般可分为三类:将电能转换为光的放射，如发光二极管及激光二极管；将光的信号转换为电的信号，如光检测器；将光的辐射能转换为电能，如太阳能电池。
[0003]在半导体光电元件之中，成长基板扮演着非常重要的角色。形成半导体光电元件所必要的半导体外延结构皆成长于基板之上，并通过基板得到支持。因此，选择一个适合的成长基板，往往成为决定半导体光电元件中元件成长品质的重要因素。
[0004]然而，有时一个好的元件成长基板并不一定是一个好的元件承载基板。以发光二极管为例，在现有的红光元件制作工艺中，为了提升元件的成长品质，会选择晶格常数与半导体外延结构较为接近但不透明的砷化镓(GaAs)基板作为成长基板。然而，对于以放光为操作目的的发光二极管元件而言，于操作过程之中，不透明的成长基板却会造成元件的发光效率下降。
[0005]为了满足半导体光电元件对于成长基板与承载基板不同需求条件的要求，基板的转移技术于是因应而生。亦即，半导体外延结构先于成长基板上进行成长，再将成长完成的半导体外延结构转移至承载基板，以方便后续的元件操作进行。在半导体外延结构与承载基板结合之后，原有成长基板的移除则成为转移技术的关键之一。
[0006]成长基板的移除方式主要包括将原有的成长基板以蚀刻液蚀刻溶解，以物理方式切割磨除，或事先在成长基板与半导体外延结构之间生成牺牲层，再通过蚀刻去除牺牲层的方式将成长基板与半导体分离等。然而，不论是以蚀刻液溶解基板或是以物理性切割方式磨除基板，对原有的成长基板而言，都是一种破坏。成长基板无法再度利用，在强调环保及节能的现代，无疑是一种材料的浪费。然而，若是使用牺牲层结构进行分离时，对于半导体光电元件而言，如何进行有效地选择性转移，则是目前研究的方向之一。
【发明内容】
[0007]本发明的目的在于提供一种通过基板转移方式制作半导体光电元件的方式。在单一基板上形成两种不同半导体外延叠层后，再经由二次基板转移分离两种不同半导体外延叠层，于原基板以及转移基板上分别制成两种半导体光电元件。除了可以有效利用原基板上每一部分的半导体外延叠层；此外，也可以在较少的制作工艺步骤下同时制作两种不同的半导体光电兀件。
[0008]本发明另一目的在于提供一种半导体光电元件的制作方法，尤其是关于一种在单一基板上形成两种不同半导体外延叠层的半导体光电元件的制作方法。
[0009]为达上述目的，本发明的一实施例提供一种半导体光电元件的制作方法，包含提供一第一基板、形成一第一半导体外延叠层及一第二半导体外延叠层于第一基板上、提供一第二基板、转移第二半导体外延叠层至第二基板上、切割第一基板以形成一第一半导体光电元件包含上述第一半导体外延叠层、以及切割第二基板以形成一第二半导体光电元件包含上述第二半导体外延叠层。
【专利附图】
【附图说明】
[0010]图1A为侧视结构图，其显示依据本发明一实施例中半导体光电元件第一制作步骤的侧视结构图；
[0011]图1B为侧视结构图，其显示依据本发明一实施例中半导体光电元件第二制作步骤的侧视结构图；
[0012]图1C为侧视结构图，其显示依据本发明一实施例中半导体光电元件第三制作步骤的侧视结构图；
[0013]图1D为侧视结构图，其显示依据本发明一实施例中半导体光电元件第四制作步骤的侧视结构图；
[0014]图1E为侧视结构图，其显示依据本发明一实施例中半导体光电元件第五制作步骤的侧视结构图；
[0015]图1F为侧视结构图，其显示依据本发明一实施例中半导体光电元件第六制作步骤的侧视结构图；
[0016]图1G为侧视结构图，其显示依据本发明一实施例中半导体光电元件第七制作步骤的侧视结构图一；
[0017]图1H为侧视结构图，其显示依据本发明一实施例中半导体光电元件第七制作步骤的侧视结构图二；
[0018]图2为上视结构图，其显示对应本发明一实施例中半导体光电元件第六制作步骤的上视结构图；
[0019]图3A为上视结构图，其显示对应本发明一实施例中半导体光电元件第七制作步骤的上视结构图一；
[0020]图3B为侧视结构图，其显示对应本发明一实施例第八制作步骤中第一半导体光电元件的侧视结构图；
[0021]图3C为上视结构图，其显示对应本发明一实施例第八制作步骤中第一半导体光电元件的上视结构图；
[0022]图4A为上视结构图，其显示对应本发明一实施例中半导体光电元件第七制作步骤的上视结构图二；
[0023]图4B为侧视结构图，其显示对应本发明一实施例第八制作步骤中第二半导体光电元件的侧视结构图；
[0024]图4C为上视结构图，其显示对应本发明一实施例第八制作步骤中第二半导体光电元件的上视结构图；
[0025]图5A为侧视结构图，其显示现有倒装式发光二极管元件的侧视结构图；[0026]图5B为侧视结构图，其显示依据本发明一实施例倒装式发光二极管元件的侧视结构图；
[0027]图6A为上视结构图，其显示对应本发明一实施例高压式单芯片发光二极管元件第二制作步骤的上视结构图；
[0028]图6B为侧视结构图，其显示对应本发明一实施例高压式单芯片发光二极管元件第二制作步骤的侧视结构图；
[0029]图7A为上视结构图，其显示对应本发明一实施例倒装式发光二极管元件的上视结构图；
[0030]图7B为上视结构图，其显示对应本发明一实施例高压式单芯片发光二极管元件的上视结构图。
[0031]主要元件符号说明
[0032]10:成长基板；
[0033]20>30>50:承载基板；
[0034]20，、50，:次载体；
[0035]110:半导体外延叠层；
[0036]112:n型半导体层；
[0037]114、510:活性层；
[0038]116:p型半导体层；
[0039]120a、120b:p 型电极；
[0040]120a’、130b’:p 型电极衬垫；
[0041]120a”、130b”:n 型电极衬垫；
[0042]125:导电连结结构；
[0043]130、230:粘着层；
[0044]130a、130b:n 型电极；
[0045]132、232:绝缘层；
[0046]134:导电通孔；
[0047]140:透明导电层；
[0048]150:反射层；
[0049]200、300:半导体光电元件；
[0050]201、202、202’:半导体外延叠层；
[0051]260、560:焊锡；
[0052]2000,5000:半导体发光装置；
[0053]L:光线；
[0054]L1:第一长边长度；
[0055]L2:第一短边长度；
[0056]L3:第二长边长度；
[0057]L4:第二短边长度；
[0058]a、b:外表面。【具体实施方式】
[0059]以下配合【专利附图】
【附图说明】本发明的实施例。首先，图1A至图1H所示为本发明实施例的半导体光电元件的制作方法。
[0060]首先，参考图1A，以传统的外延成长制作工艺，在一成长基板10上依序形成η型半导体层112，活性层114，以及P型半导体层116等半导体外延叠层110。在本实施例中，成长基板10的材质为砷化镓(GaAs)。当然，除了砷化镓(GaAs)基板之外，成长基板10的材质也可包含但不限于锗(germanium, Ge)、磷化铟(indium phosphide, InP)、蓝宝石(sapphire, Al2O3)、碳化娃(silicon carbide, SiC)、娃(silicon, Si)、招酸锂(lithiumaluminum oxide, LiAlO2)、氧化锋(zinc oxide, ZnO)、氮化嫁(gallium nitride, GaN)、氮化铝(aluminum nitride, AIN)。在本实施例中，η型半导体层112的材质例如为磷化铝镓铟(AlGaInP)，除了磷化铝镓铟之外，η型半导体层112的材质可不限于此；ρ型半导体层116的材质例如为磷化镓(GaP)，除了磷化镓之外，P型半导体层116的材质可不限于此；活性层114的材质例如是掺杂型态或未掺杂的AlaInbGa1IbNAlxInyGa1TyN量子井结构，且a、b ^ O ；0 ^ a+b ^ I ；x, y ^ O ；0 ^ x+y ^ I。除此之外，半导体外延叠层中更可以依不同功能包含其他半导体层。
[0061]接着，参照图1B，以黄光光刻制作工艺技术在P型半导体层116上以溅镀(sputtering)、热蒸镀(thermal deposition)等方式形成图案化的p型电极120a与120b。其中，P型电极120a与120b的材质较佳例如可以是金属，例如金(Au)、银(Ag)、铜(Cu)、铬(Cr)、铝(Al)、钼(Pt)、镍(Ni)、钛(Ti)、锡(Sn)等，其合金或其层叠组合。P型电极120a与120b形成后,准备一第一承载基板20,在第一承载基板20上以涂布(spin coating)或沉积(deposition)的方式形成第一粘着层130,通过第一粘着层130将半导体外延叠层110粘着至第一承载基板20上。接着,再通过湿蚀刻或激光举离(laser lift-off)的方式去除成长基板10。第一承载基板20并不限定为单一材料，也可以是由多个不同材料组合而成的复合式基板。例如:第一承载基板20可以包含两个相互接合的第一基板与第二基板(图未不)。本实施例中，第一承载基板20的材质为蓝宝石(sapphire, Al2O3)。然而,第一承载基板20的材质也可以包含但不限于招酸锂(lithium aluminum oxide, LiAlO2)、氧化锌(zinc oxide, ZnO)、磷化镓(gallium nitride, GaP)、玻璃(Glass)、有机高分子板材、氮化招(aluminum nitride, AlN)。将半导体外延叠层110转移至第一承载基板20后,形成如图1C所示的转移结构。其中，如图中所示，为增加后续制成半导体光电元件的出光效率，P型半导体层116部分表面依需求例如可以利用干蚀刻或湿蚀刻的方式进行粗化。
[0062]半导体外延叠层110转移至第一承载基板20后，同样的，可以在裸露的η型半导体层112表面以黄光光刻制作工艺技术以派镀(sputtering)、热蒸镀(thermaldeposition)等方式形成图案化η型电极130a与130b,如图1D所示。其中,η型电极130a与130b的材质较佳例如可以是金属，例如金(Au)、银(Ag)、铜(Cu)、铬(Cr)、铝(Al)、钼(Pt)、镍(Ni)、钛(Ti)、锡(Sn)等，其合金或其层叠组合。
[0063]如图1E所示，为了后续不同半导体光电元件的制作，η型电极130a与130b表面后续的制作工艺步骤可以相同或是不相同。本实施例中，在半导体外延叠层110表面的位置上，以化学气相沉积方式(CVD)、物理气相沉积方式(PVD)J^f (sputtering)等技术再沉积形成透明导电层140。接着，再于透明导电层140部分表面形成反射层150。其中，透明导电层140的材质例如是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟(InO)、氧化锡(SnO)、氧化锡氟(FTO)、锑锡氧化物(ATO)、镉锡氧化物(CTO)、氧化锌铝(AZO)、掺镉氧化锌(GZO)等材料或其组合；反射层150的材质例如是金属，包含金(Au)、银(Ag)、铜(Cu)、铬(Cr)、铝(Al)、钼(Pt)、镍(Ni)、钛(Ti)、锡(Sn)、铍(Be)等，其合金或其层叠组合；或者是分布式布拉格反射层(Distributed Bragg Ref lector),包含选自氧化招(Al2O3)、二氧化娃(SiO2)、二氧化钛(TiO2)、氮化铝(AlN)等化合物的层叠组合。接着，移除多余的透明导电层140，使透明导电层140包覆n型电极130a。
[0064]为了达到半导体叠层完全电性分离的效果，在本实施例中，于转移半导体外延叠层前，先通过干蚀刻方式将第一半导体外延叠层201与第二半导体外延叠层202自第一承载基板20以上彼此完全分离，其侧视图如图1F所示。
[0065]具体而言，以反应性离子蚀刻(Reactive 1n Etching, RIE)、诱导式稱合等离子体(Inductively Coupled Plasma, ICP)、等离子体(Plasma Etching, PE)等干蚀刻方式，通过图案化光致抗蚀剂层(图未不)自垂直于第一承载基板20表面方向自n型半导体层112将半导体外延叠层110分隔为两个不同的第一半导体外延叠层与第二半导体外延叠层。本实施例中，第一承载基板20上包含两种不同表面积与几何形状的第一半导体外延叠层201与第二半导体外延叠层202，其中第一半导体外延叠层201如图1G所示具有p型电极120a与n型电极130a，第二半导体外延叠层202如图1H所示具有p型电极120b与n型电极130b。此外，自图2所示的上视图观之，第二半导体外延叠层202大致围绕第一半导体外延叠层201。其中，为增加半导体光电元件的出光效率，可以将第一半导体外延叠层201及/或第二半导体外延叠层202的n型半导体层112部分表面依需求利用例如干蚀刻或湿蚀刻的方式进行粗化；后续，通过光罩图案(例如为图案化光致抗蚀剂，图未示)，在第一承载基板20上相对应于未来要进行二次转移部分，即相对应第二半导体外延叠层202的位置的n型半导体层112表面以涂布(spin coating)或沉积(deposition)的方式形成图案化粘着层 230。
[0066]再准备第二承载基板30。以加热及/或加压的方式将第二半导体外延叠层202通过图案化粘着层230粘着于第二承载基板30之上。接着，以激光光自第一承载基板20方向照射致能并溶解存在于第一承载基板20与p型半导体层116之间的粘着层130后，转移第二半导体外延叠层202的部分至第二承载基板30上。将第二半导体外延叠层202粘着至第二承载基板30上后，再以干蚀刻或湿蚀刻方式清除残余在第二承载基板30上第二半导体外延叠层202表面的粘着层130后，如图1G与图1H所示，以形成第一承载基板20与第一半导体外延叠层201以及第二承载基板30与第二半导体外延叠层202 (其上视图分别如图3A及图4A所示)。其中，第一承载基板20与第一半导体外延叠层201形成半导体光电元件200，而第二承载基板30与第二半导体外延叠层202则形成半导体光电元件300。
[0067]在一实施例之中，半导体光电元件200例如为倒装(Flip Chip)式发光二极管元件，其侧视图与上视图如图3B与图3C所示。如图3B所示，为了形成倒装式发光二极管元件200的两个电极衬垫130a，与130a”,以反应性离子蚀刻(Reactive 1n Etching, RIE)、诱导式稱合等离子体(Inductively Coupled Plasma, ICP)、等离子体(Plasma Etching, PE)等干蚀刻方式，通过光罩图案(例如为图案化光致抗蚀剂，图未示)，自垂直于第一承载基板20表面方向自n型半导体层112将半导体外延叠层110蚀刻出一导电通孔134延伸贯通至P型电极120a，在导电通孔134的侧壁以化学气相沉积方式(CVD)、物理气相沉积方式(PVD)、溅镀(sputtering)等技术沉积形成绝缘层132以与半导体层形成电性绝缘后，在导电通孔134中形成金属导电结构，以形成延伸至n型半导体层112表面的p型电极衬垫130a’，可与n型电极130a上方同一步骤制成的n型电极衬垫130a”组合构成倒装式发光二极管元件200的两个电极衬垫。当倒装式发光二极管元件200以倒装方式电性连结于外部电子元件基板(例如为印刷电路板)上时，为了使整体结构间的连结具有较佳的信赖性与稳定性，较佳的情况下，可以通过结构设计，使位于第一半导体外延叠层201同一侧的n型电极衬垫130a”的外表面a与p型电极衬垫130a’的外表面b位于同一水平面高度上。
[0068]在本实施例中，转移至第二承载基板30上形成的半导体光电元件300例如为高压(high voltage)式单芯片发光二极管元件，其侧视图与上视图如第4B与图4C所示。为了清楚表达高压(high voltage)式单芯片发光二极管元件300的制作过程，以下再分别以图4A、图6A、图6B、图4B及图4C描述其依序的制作工艺步骤及结构。
[0069]首先，请先参照图4A，当第二半导体外延叠层202转移至第二承载基板30后，由于P型电极120b的部分在形成半导体外延叠层110于成长基板10后即直接制作于p型半导体层116表面；而n型电极130b的部分在第一次基板转移后即直接制作于n型半导体层112表面；因此，当第二半导体外延叠层202转移至第二承载基板30，n型电极130b会埋在n型半导体层112下面(此处以虚线表示)，而半导体外延叠层202表面具有p型电极120b，而粘着层230则覆盖于半导体外延叠层202及p型电极120b的表面。
[0070]接着，如图6A所示，除去第二半导体外延叠层202及p型电极表面的粘着层230后，再以反应性离子蚀刻(Reactive 1n Etching, RIE)、诱导式稱合等离子体(Inductively Coupled Plasma, ICP)、等离子体(Plasma Etching, PE)等干蚀刻方式将第二半导体外延叠层202分割为多个第三半导体外延叠层202’。此时，会裸露出部分第三半导体外延叠层202’下方的n型电极130b’(此处以斜线表示)。接着，再以图案化制作工艺在半导体外延叠层202’部分表面及相邻半导体外延叠层202’间的侧壁以化学气相沉积(CVD)、物理气相沉积(PVD)、溅镀(sputtering)等技术沉积形成绝缘层232以与第三半导体外延叠层202’中其他电性半导体层形成电性绝缘。在本制作工艺步骤中，两个相邻第三半导体外延叠层202’间的侧视结构如图6B所示。在本实施例中，绝缘层232的材质为二氧化硅(SiO2),除了二氧化硅之外，绝缘层232的材质是可包含氮化硅(SiNx)、氧化铝(Al2O3)、氮化铝(AlNx)或其组合。
[0071]接着，以黄光光刻蚀刻技术在相邻的半导体外延叠层202’间形成一金属导电连结结构125，连结半导体外延叠层202’的n型电极130b’与相邻半导体外延叠层202’的p型电极120b,以形成电性串联的结构,便构成如图4B与图4C所示的高压(high voltage)式单芯片发光二极管元件300。在此元件结构中，p型电极120b与n型电极130b’分别位于半导体外延叠层202’的相反侧。其中，p型电极衬垫120b’与n型电极衬垫120b”可以和导电连结结构125在同一个步骤下一并形成。如图4C所示，为了增加发光二极管元件300的出光效率，本实施例中，P型电极衬垫120b’与n型电极衬垫120b”分别形成于半导体外延叠层202’之外的第二承载基板30表面上。
[0072]通过上述基板转移与基板接合技术形成的半导体光电元件(200，300)，为了增加整体的出光效率，可以再以加热或加压的方式与透明承载基板(20，30)直接接合，或是通过透明粘着层(130，230)将半导体光电元件(200，300)与透明承载基板(20，30)粘着接合。其中，透明粘着层(130，230)可以是一有机高分子透明胶材，例如聚酰亚胺(polyimide)、苯环丁烯类高分子(BCB)、全氟环丁基类高分子(PFCB)、环氧类树脂(Epoxy)、压克力类树脂(Acrylic Resin)、聚脂类树脂(PET)、聚碳酸酯类树脂(PC)等材料或其组合；一透明导电金属氧化层，例如氧化铟锡(ITO)、氧化铟(InO)、氧化锡(SnO)、氧化锡氟(FTO)、锑锡氧化物(ATO)、镉锡氧化物(CTO)、氧化锌铝(AZO)、掺镉氧化锌(GZO)等材料或其组合；或一无机绝缘层，例如氧化铝(Al2O3)、氮化硅(SiNx)、氧化硅(SiO2)、氮化铝(AlN)、二氧化钛(TiO2)等材料或其组合。
[0073]自形成的半导体光电元件200与300观之，相对应于半导体外延叠层110中活性层114的表面积，下方的透明承载基板(20，30)相对而言具有较大的表面积。当光线进入折射率较低的透明承载基板(20，30)时，由于透明承载基板(20，30)的表面积较大，有较高比例的光线可以自透明承载基板(20，30)中被萃取出来。以传统倒装式发光二极管元件为例，如图5A与图5B所不,传统倒装式发光二极管兀件具有与基板50表面积一样大的活性层510，与本发明实施例中的倒装式发光二极管元件相较，其承载基板20具有较活性层114大一倍以上的表面积。当发光二极管元件以焊锡560，260黏着于次载体50’，20’表面相对应的电路结构上后，分别形成发光装置5000与2000。此时，有较多光线L自活性层发出后可以通过承载基板20，50被萃取出来，而不会因为被活性层(510，114)再吸收而损失。即，装置2000较装置5000具有较佳的出光效率。同样地，将大透明承载基板结构应用在高压式单芯片发光二极管元件300中应具有相似的效果。
[0074]在不同实施例中，单一承载基板上的半导体外延叠层并不以一个为限。为简化制作工艺步骤，在一个较大的第一承载基板20 (例如:一片晶片)上形成半导体外延叠层110后，通过黄光光刻蚀刻技术及基板转移技术，可以形成多个如上述图2所示相同且重复的第一半导体外延叠层201与第二半导体外延叠层202。接着,将形成于第一承载基板20上的多个第二半导体外延叠层202 —次转移到另一个较大的第二承载基板30(例如:另一片晶片)上，并在第一承载基板20的相对应位置留下多个第一半导体外延叠层201。接着，在第一承载基板20与第二承载基板30上分别进行例如前面所述的元件制作工艺后，以如图2所示的基板表面积为一个元件大小，切割第一承载基板20，可获得多个包含第一半导体外延叠层201的第一半导体光电兀件200 ;相似地，以如图2所不的基板表面积为一个兀件大小，切割第二承载基板30，即可相对应地获得多个包含第三半导体外延叠层202’的第二半导体光电元件300。
[0075]由于切割后构成的半导体光电元件200与300分别是由一组原本形成在单一基板上的单一半导体外延叠层110所构成，因此所形成的半导体光电元件200与300应具有大致相同的元件尺寸，即大致相同的元件基板表面积，如图7A与图7B所示。
[0076]此外，如图7A与图7B所示，在本实施例中，第一半导体外延叠层201具有一第一长边长度LI与一第一短边长度L2,第三半导体外延叠层202’具有一第二长边L3与一第二短边L4。相较于第一半导体外延叠层201，由于第三半导体外延叠层202’为较细长型的长方形，因此，第一长边长度LI与第一短边长度L2的比值应小于第二长边长度L3与二短边长度L4的比值。此外，半导体光电元件200中第一半导体外延叠层201的表面积约为半导体光电元件300中第三半导体外延叠层202’的表面积的两倍或两倍以上。[0077]本发明所列举的各实施例仅用以说明本发明，并非用以限制本发明的范围。任何人对本发明所作的任何显而易知的修饰或变更皆不脱离本发明的精神与范围。
【权利要求】
1.一种半导体发光元件的制作方法，包含: 提供一第一基板； 形成一第一半导体外延叠层及一第二半导体外延叠层于该第一基板上； 提供一第二基板； 转移该第二半导体外延叠层至该第二基板上； 切割该第一基板以形成一第一半导体光电元件包含该第一半导体外延叠层；以及 切割该第二基板以形成一第二半导体光电兀件包含该第二半导体外延叠层。
2.如权利要求1所述的制作方法，其中形成该第一半导体外延叠层的步骤还包含: 形成一第一导电性半导体层于该第一基板上； 形成一第二导电性半导体层于该第一导电性半导体层上；以及 形成一活性层于该第一导电性半导体层与该第二导电性半导体层之间。
3.如权利要求1所述的制作方法，还包含形成一图案化金属层于该第一半导体外延叠层上。
4.如权利要求1所述的制作方法，其中该第一半导体外延叠层与该第二半导体外延叠层彼此分离。
5.如权利要求1所述的制作方法，其中，自垂直该第一基板表面观之，该第一半导体外延叠层与该第二半导体外延叠层具有不同几何形状。
6.如权利要求1所述的制作方法，其中，自垂直该第一基板表面观之，该第一半导体外延叠层与该第二半导体外延叠层具有不同表面积。
7.如权利要求1所述的制作方法，其中，转移该第二半导体外延叠层至该第二基板上的方法还包括形成一图案化粘着层于该第二基板上，以及粘着该第二半导体外延叠层至该第二基板；其中，该图案化粘着层的图案对应于该第二半导体外延叠层的位置。
8.如权利要求1所述的制作方法，其中形成该第一半导体光电元件的方法还包含形成第一电极，及第二电极，电连接该第一半导体外延叠层，其中，该第一电极与该第二电极位于该第一半导体外延叠层同侧。
9.如权利要求1所述的制作方法，其中形成该第二半导体光电元件的方法还包含形成第一电极，及第二电极电连接该第二半导体外延叠层，其中，该第一电极与该第二电极位于该第一半导体外延叠层相反侧。
10.如权利要求1所述的制作方法，其中，该第一半导体光电元件与该第二半导体光电元件具有相同的元件尺寸。
11.如权利要求1所述的制作方法，其中，该第二半导体外延叠层大致围绕该第一半导体外延叠层。
12.如权利要求1所述的制作方法，其中，在该第二半导体外延叠层转移至该第二基板后，还包括以干蚀刻或湿蚀刻的方式分离该第二半导体外延叠层为多个第三半导体外延叠层。
13.如权利要求12所述的制作方法，该第一半导体外延叠层具有第一长边与第一短边；该第三半导体外延叠层具有一第二长边与一第二短边；其中，该第一长边长度与该第一短边长度的比值小于该第二长边长度与该第二短边长度的比值。
14.如权利要求12所述的制作方法，其中，该第三半导体外延叠层为长方形。
15.如权利要求1所述的制作方法，其中，该第一半导体外延叠层的表面积约为该第三半导体外延叠层的表面积的2倍或2倍以上。
16.如权利要求7所述的制作方法，其中该图案化粘着层的材质例如为有机高分子、金属氧化物、无机化合物或其组合。
17.如权利要求1所述的制作方法，还包含形成一第一电极衬垫与一第二电极衬垫于该第二基板上，并电连接该第一电极衬垫、该第二电极衬垫与该第二半导体外延叠层。
18.如权利要求12所述的制作方法，还包含形成导电连结结构，串联该些第三半导体外延叠层。
19.如权利要求1所述的制作方法，其中该第一基板为一透明基板。
20.如权利要求17所述的制作方法，其中该第一电极衬垫与该第二电极衬垫形成在该第二半导体外 延叠层区域之外的第二基板上。
【文档编号】H01L33/00GK103811593SQ201210451045
【公开日】2014年5月21日 申请日期:2012年11月12日 优先权日:2012年11月12日
【发明者】林俊宇, 倪庆怀, 陈怡名 申请人:晶元光电股份有限公司