半导体器件的制作方法

专利名称：半导体器件的制作方法
技术领域：
本发明涉及半导体器件，并且更特别地涉及适用于与外部LSI耦接的半导体器件。
背景技术：
LSI封装的焊球布局(ball arrangement)通过例如对到外部LSI的布线予以考虑来确定。在LSI封装的焊球布局被确定之后，布局通常无法改变。因此，当外部LSI本身被改变，或者外部LSI的规格被改变时，取决于LSI封装的焊球布局，有可能在LSI封装与外部LSI之间的布线会变得拥塞。近年来，LSI封装的焊球间距(焊球的布局间隔)被减小，并且封装基板层(例如，PCB基板)的数量同样被减少。此外，在基板上的配置根据每个客户而改变。结果，在LSI封装与外部LSI之间的布线更易于变得拥塞。为此，即使在外部LSI已经改变时，在LSI封装与外部LSI之间的布线拥塞也需要尽可能多地抑制。在日本未经审核的专利公开N0.2002-237567和日本未经审核的专利公开N0.2010-103442中公开了相关的技术。图12是示出日本未经审核的专利公开N0.2002-237567所公开的半导体器件的配置的示意图。图12所示的相关技术的半导体器件是其中层叠式多芯片(第一芯片3和第二芯片4)被安装于基板之上的封装。在图12所示的半导体器件中，辅助针脚(auxiliarystitch)9、10、16、17和18形成于基板I的绝缘层2上，作为除正常针脚外的冗余针脚。辅助针脚9和10通过跳线(jump wire) 11相互稱接。在第一芯片3上的焊盘A通过导线5与针脚6导线接合，而在第二芯片4上的焊盘A通过导线7与针脚8导线接合。此外，针脚6与辅助针脚9接线，而针脚8与辅助针脚10接线。以上述配置，即使在半导体芯片被改变为具有不同焊盘布局的另一个芯片时，该改变能够在没有出现交叉线的情况下通过一种基板灵活地处理。另外，日本未经审核的专利公开N0.2010-103442公开了电子构件的安装基板，包括具有其上提供了电子构件的安装区域的安装表面的基板、排列于基板边缘上的多个外部电极、用于排列于安装表面上的安装区域之外的导线接合的多个第一电极焊盘、用于排列于安装表面的安装区域之内的倒装芯片的多个第二电极焊盘、将第一电极焊盘与外部电极按照一对一的方式耦接的第一布线部分以及将第一电极焊盘与第二电极焊盘按照一对一的方式耦接的第二布线部分。第二布线部分将在基板的前后方向上具有相反的位置关系的第一电极焊盘与第二电极焊盘耦接。

发明内容
但是，在图12所示的半导体器件中，因为在基板上的各个辅助针脚之间需要导线接合，所以引起了导线数量增加的问题。此外，在各个辅助针脚之间的导线接合的耦接方向不同于在半导体芯片的焊盘与正常针脚之间的导线接合的耦接方向。这导致了制造工艺增加的问题。根据本发明的一个方面，本发明提供了一种半导体器件，包括:具有第一和第二电极焊盘的半导体芯片；以及半导体芯片安装于其上的封装基板，其中封装基板包括第一和第二电极、能够与外部耦接的第一外部电极、将第一电极与第一外部电极耦接的第一导线以及将第一电极与第二电极耦接的第二导线，并且其中封装基板还包括将第一电极与第一电极焊盘耦接或者将第二电极与第二电极焊盘耦接的第一接合导线。根据本发明的另一个方面，本发明提供了一种半导体器件，包括:具有第一和第二电极焊盘的半导体芯片；以及半导体芯片安装于其上的封装基板，其中封装基板包括具有对应于第一电极焊盘与第二电极焊盘之间的布局间隔的长度的第一电极、能够与外部耦接的第一外部电极以及将第一电极与第一外部电极耦接的第一导线，并且其中封装基板还包括将第一电极与第一电极焊盘耦接或者将第一电极与第二电极焊盘耦接的第一接合导线。与相关技术相比，以上述电路配置，分配给焊球的半导体芯片的电极焊盘能够在不增加导线数量的情况下改变。利用该半导体器件，例如，即使外部LSI被改变，也没有必要为了降低布线拥塞而特意改变基板。根据本发明的各个方面，本发明能够提供能够在与相关技术相比不增加导线数量的情况下改变分配给焊球的半导体芯片的电极焊盘的半导体器件。


图1A是示出根据本发明的第一实施例的半导体器件的一部分的平面图；图1B是示出根据本发明的第一实施例的半导体器件的一部分的平面图；图2是示出根据本发明的第一实施例的半导体器件的截面图；图3是示出根据本发明的第一实施例的第一改型实例的半导体器件的平面图；图4是示出根据本发明的第一实施例的第二改型实例的半导体器件的平面图；图5是示出根据本发明的第一实施例的第三改型实例的半导体器件的平面图；图6是示出根据本发明的第二实施例的半导体器件的一部分的平面图；图7是示出根据本发明的第二实施例的一个改型实例的半导体器件的平面图；图8是示出采用本发明的半导体器件的整体配置的示意图；图9是示出根据本发明的第三实施例的半导体器件的一部分的平面图；图1OA是示出根据本发明的第四实施例的半导体器件的一部分的平面图；图1OB是示出根据本发明的第四实施例的半导体器件的一部分的平面图；图1lA是示出相关技术的问题的示意图；图1lB是示出相关技术的问题的示意图；以及图12是示出相关技术的半导体器件的示意图。
具体实施方式
本发明的实施例将在下面参照附图来描述。由于附图被简化了，本发明的技术范围不应仅基于图示作窄的理解。相同的元件由相同的参考数字或符号来表示，并且将会省略重复的描述。为了方便起见，以下所描述的实施例将在需要时通过划分成多个部分或更多的实施例来描述。但是，这些部分或更多的实施例并不是彼此不相关的，除非另有说明，并且它们之一涉及包括其他部分或实施例的全部或一部分的改型实例、细节、补充说明等。同样，在下面的实施例中，当提到数字元素(包括部件的数量、值、量、范围等)时，元件的数量并不仅限于特定的数字，除非另有说明或者除非数字在原则上显然限定于具体的数字。数字可以大于或小于特定的数字。此外，在下面的实施例中，不言而喻的是构件(包括基本步骤等)并不总是不可缺少的，除非另有说明或者除非该构件在原则上显然是不可缺少的。类似地，在下面的实施例中，当提到构件的形状、它们的位置关系等时，基本上近似的和类似的形状等都包含于其中，除非另有说明或者除非能够认为在原则上显然不包含它们。该结论同样适用于以上所描述的数字值和范围。第一实施例图1A是示出根据本发明的第一实施例的半导体器件101的一部分的平面图。根据本实施例的半导体器件101能够在不使接合导线彼此相交的情况下仅通过简单改变接合导线的耦接目标来改变被分配给焊球(这些焊球为外部焊球)的半导体芯片的电极焊盘。与相关技术不同，在这种情况下，没有必要新添加接合导线。为此，根据本实施例的半导体器件101能够在不增加导线数量的情况下改变分配给焊球的半导体芯片的电极焊盘。利用半导体器件，例如，即使外部LSI被改变，也没有必要为了降低布线拥塞而特意改变封装基板。在下文，将详细地描述根据本发明的第一实施例。(半导体器件101的第一平面图)如图1A所示，半导体器件101包括封装基板102以及布置于封装基板102上的半导体芯片103。在半导体芯片103上沿着半导体芯片103的外周边布置了电极焊盘(第一电极焊盘)Pl和电极焊盘(第二电极焊盘)P2。在图1A的实例中，电极焊盘Pl和电极焊盘P2按照从纸平面的左侧到右侧的顺序排列。事实上，除了电极焊盘Pl和P2外，未示出的多个电极焊盘沿着半导体芯片103的外周边排列。在下文，将给出关于电极焊盘P1、P2以及与电极焊盘Pl和P2关联的外围电路的描述。在封装基板102上，电极(第一电极，在下文简称为“针脚”)Sll和辅助针脚(第二电极)S12被布置于半导体芯片103之外。更具体地，针脚Sll被布置为面对着半导体芯片103上的电极焊盘Pl，以半导体芯片103的一个边(介于电极焊盘与针脚之间的边)X为轴。针脚S12被布置为面对着半导体芯片103上的电极焊盘P2，以半导体芯片103的一个边X为轴。在图1A的实例中，针脚Sll和S12被布置为平行于半导体芯片103的边X，如同电极焊盘Pl和P2那样。同样，在封装基板102上，针脚(第三电极)S21和辅助针脚(第四电极)S22被布置于与针脚Sll和S12相比离半导体芯片103更远的、在半导体芯片103之外的位置。更具体地，针脚S21被布置为面对着在与针脚S12相比离半导体芯片103更远的位置上的电极焊盘P2，以半导体芯片103的边X为轴。针脚S22被布置为面对着在与针脚Sll相比离半导体芯片103更远的位置处的电极焊盘Pl，以半导体芯片103的边X为轴。在图1A的实例中，针脚S21和S22被布置为平行于半导体芯片103的边X，如同电极焊盘P1、P2以及针脚S1US12 一样。也就是，在图1A的实例中，电极焊盘Pl和针脚S11、S22在垂直于半导体芯片103的边X的方向(纸平面的纵向)上对准排列。同样，电极焊盘P2和针脚S12、S21在垂直于半导体芯片103的边X的方向(纸平面的纵向)上对准排列。此外，封装基板102还设置有能够与外部电路耦接的焊球(第一外部电极)BI和焊球(第二外部电极)B2。例如，焊球BI和B2连同其他多个焊球一起按照阵列的方式贴附于封装基板102的后侧上。针脚Sll和辅助针脚S12通过布置于封装基板102上的导线(第二导线)W12相互耦接。同样，针脚Sll和作为外部电极的焊球BI通过布置于上封装基板102的导线(第一导线)Wll相互耦接。同样，针脚S21和辅助针脚S22通过布置于封装基板102上的导线(第四导线)W22相互耦接。同样，针脚S21和作为外部电极的焊球B2通过布置于封装基板102上的导线(第三导线)W21相互耦接。此外，在图1A的实例中，在半导体芯片103上的电极焊盘Pl与针脚Sll通过接合导线BWl相互耦接。在半导体芯片103上的电极焊盘P2与针脚S21通过接合导线BW2相互耦接。也就是，在图1A的实例中，在半导体芯片103上的电极焊盘Pl被分配给焊球BI(与焊球BI电耦接)，而在半导体芯片103上的电极焊盘P2被分配给焊球B2 (与焊球B2电耦接)。(半导体器件101的截面)图2是示出图1A所示的半导体器件101的截面图。如图2所示，半导体芯片103被布置于封装基板(内插板(interposer)) 102上。电极焊盘Pl被布置于半导体芯片103的上表面上。在封装基板102上，针脚Sll被布置为面对着电极焊盘P1，以半导体芯片103的边(介于电极焊盘与针脚之间的边)X为轴。在封装基板102上，针脚S22被布置于与针脚Sll相比离半导体芯片103更远的位置，面对着电极焊盘P1，以半导体芯片103的边X为轴。电极焊盘Pl和针脚Sll通过接合导线BWl相互耦接。未示出的电极焊盘P2、辅助针脚S12和针脚S21同样分别按照与电极焊盘P1、针脚Sll和辅助针脚S22的方式相同的方式来布置。电极焊盘P2和针脚S21通过接合导线BW2 (未示出)相互耦接。此外，作为外部电极的焊球BI和B2被布置于封装基板102的后表面上。虽然在图2中未示出，但是如同以上所描述的那样，焊球BI和针脚Sll通过导线WlI相互耦接，而针脚Sll和针脚S12通过导线W12相互耦接。同样，如同以上所描述的那样，焊球B2和针脚S21通过导线W21相互耦接，而针脚S21和针脚S22通过导线W22相互耦接。以此方式，在半导体芯片103上的电极焊盘Pl被分配给焊球BI，而在半导体芯片103上的电极焊盘P2被分配给焊球B2。(半导体器件101的第二平面图)图1B是示出其中改变了在图1A所示的半导体器件101中的接合导线BWl和BW2的耦接目标的实例的平面图。在图1B所示的半导体器件101中，电极焊盘Pl和辅助针脚S22通过接合导线BWl相互耦接。同样，电极焊盘P2和辅助针脚S12通过接合导线BW2相互耦接。图1B所示的半导体器件101的其他配置与图1A所示的半导体器件101中的配置是相同的，并且因此将省略关于它们的重复描述。在图1B的实例中，作为电极焊盘Pl的替代，电极焊盘P2被分配给焊球BI (与焊球BI电耦接)，而作为电极焊盘P2的替代，电极焊盘Pl被分配给焊球B2 (与焊球B2电耦接)。如图1A和IB所示，接合导线BWl的耦接目标并不限定于针脚S11，而是还能够改变为辅助针脚S22。接合导线BW2的耦接目标并不限定于针脚S21，而是还能够改变为针脚
S12。为此，分配给焊球BI和B2的在半导体芯片103上的电极焊盘Pl和P2能够通过仅仅改变接合导线BWl和BW2的耦接目标来改变。与和焊球BI电耦接的针脚(Sll，S12)耦接的接合导线也称为“第一接合导线”。也就是，耦接于电极焊盘Pl和针脚Sll之间的接合导线BWl，以及耦接于电极焊盘P2和针脚S12之间的接合导线BW2也称为“第一接合导线”。电极焊盘Pl和针脚Sll或者电极焊盘P2和辅助针脚S12通过第一接合导线来耦接。与和焊球B2电耦接的针脚(S21、S22)耦接的接合导线也称为“第二接合导线”。也就是，耦接于电极焊盘Pl和针脚22之间的接合导线BWl以及耦接于电极焊盘P2和针脚S21之间的接合导线BW2也称为“第二接合导线”。电极焊盘Pl和针脚S22或者电极焊盘P2和针脚S21通过第二接合导线来耦接。第一和第二接合导线与相应的不同电极焊盘耦接。在图1A和IB的实例中，如同以上所描述的那样，电极焊盘Pl和针脚Sll、S22在垂直于半导体芯片103的边X的方向(纸平面的纵向)上对准排列。同样，电极焊盘P2和针脚S12、S21在垂直于半导体芯片103的边X的方向(纸平面的纵向)上对准排列。以上述配置，接合导线BWl和BW2的耦接目标能够在不使接合导线BWl和BW2彼此相交的的情况下改变。以此方式，根据本实施例的半导体器件101能够在不使接合导线BWl和BW2彼此相交的情况下仅通过简单改变接合导线BWl和BW2的耦接目标来改变分配给焊球BI和B2的半导体芯片103的电极焊盘Pl和P2，该焊球BI和B2是外部焊球。与现有技术不同，在这种情况下，没有必要新添加接合导线。为此，根据本实施例的半导体器件101能够在不增加导线数量的情况下改变分配给焊球BI和B2的半导体芯片103的电极焊盘Pl和P2。利用半导体器件，例如，即使外部LSI改变了，也没有必要为了降低布线拥塞而特意改变封装基板。上述各个针脚SI 1、S12、S21和S22具有比导线Wll、W12、W21和W22的宽度大的
宽度，以致于容易与接合导线BWl和BW2耦接，并且与导线本身区分开。在导线当中，用于将排列于基板的上层上的导线与排列于其下层上的导线耦接的通孔部分可以具有比各个针脚大的宽度。在本说明书中，导线的宽度表示排列于一个层上的导线的宽度，除非另有说明。(半导体器件101的第一改型实例)图3是示出图1A和IB所示的半导体器件101的改型实例(半导体器件IOla)的平面图。与图1A和IB所示的半导体器件101相比，在图3所示的半导体器件IOla中，针脚S12和针脚S21并没有布置为面对着半导体芯片103上的电极焊盘P2 (以半导体芯片103的边(介于电极焊盘与针脚之间的边)X为轴)。更具体地，针脚Sll被布置为面对着半导体芯片103上的电极焊盘P1，以半导体芯片103的边X为轴。另一方面，辅助针脚S12被布置为从面对着半导体芯片103上的电极焊盘P2的位置稍微移位到纸平面的右侧。因此，在针脚Sll和辅助针脚S12之间的间隔比在电极焊盘Pl和电极焊盘P2之间的间隔大。针脚Sll和S12被布置为平行于半导体芯片103的边X，如同电极焊盘Pl和P2那样。同样，辅助针脚S22被布置为面对着半导体芯片103的电极焊盘P1，以半导体芯片103的边X为轴。另一方面，针脚S21被布置为从面对着半导体芯片103上的电极焊盘P2的位置进一步移位到纸平面的右侧。因此，在针脚S21和辅助针脚S22之间的间隔比在针脚Sll和辅助针脚S12之间的间隔大。针脚S21和S22被布置为平行于半导体芯片103的边X，如同电极焊盘Pl和P2那样。在图3的实例中，针脚Sll和S22沿基本上相同的直线来布置。图3所示的半导体器件IOla的其他配置与图1A所示的半导体器件101的配置是相同的，并且因此将省略关于它们的描述。因而，针脚(例如，针脚S21)和辅助针脚(例如，辅助针脚S12)并非总是需要布置为面对着相应的电极焊盘(例如，电极焊盘P2)(以半导体芯片103的边X为轴)。除非接合导线(BW1，BW2)彼此相交，与耦接目标无关，否则都能够适当地改变针脚布置于其上的位置。针脚的这种布局在封装基板102的自由区域(例如，四个角)内是特别有效的。图3例示了其中辅助针脚S12和S21被布置为从面对着电极焊盘P2的位置(以半导体芯片103的边X为轴)移位的情形。但是，本发明并非总是限定于这种配置。例如，本发明能够适当地改变成以下配置:针脚Sll和S22被布置为从面对着电极焊盘Pl的位置(以半导体芯片103的边X为轴)移位。(半导体器件101的第二改型实例)图4是示出作为图1A和IB所示的半导体器件101的第二改型实例的半导体器件IOlb的平面图。与图1A和IB所示的半导体器件101相比，在图4所示的半导体器件IOlb中，针脚Sll和针脚S12并不是平行于半导体芯片103的边X排列的。针脚S21和针脚S22没有平行于半导体芯片103的边X排列。换言之，针脚Sll和S12没有平行于电极焊盘Pl和P2排列。针脚S21和S22没有平行于电极焊盘Pl和P2排列。更具体地，针脚Sll被布置为面对着电极焊盘Pl，以半导体芯片103的边X为轴。另一方面，辅助针脚S12被布置于与针脚Sll相比离半导体芯片103更远的位置，面对着电极焊盘P2，以半导体芯片103的边X为轴。辅助针脚S22被布置为面对着电极焊盘P1，以半导体芯片103的边X为轴。另一方面，针脚S21被布置于与针脚S22相比离半导体芯片103更远的位置，面对着电极焊盘P2，以半导体芯片103的边X为轴。图4所示的半导体器件IOlb的其他配置与图1A所示的半导体器件101的配置相同，并因此将省略关于它们的描述。因而，针脚(例如，针脚Sll)以及通过导线与该针脚耦接的辅助针脚(例如，辅助针脚S12)并非总是需要平行于半导体芯片103的边X排列。除非接合导线(BW1，BW2)彼此相交，与耦接目标无关，否则都能够适当地改变针脚布置于其上的位置。同样，在每个针脚与辅助针脚(例如，针脚Sll和S12)之间的间隔并不必要比在电极焊盘Pl和电极焊盘P2之间的布局间隔长。(半导体器件101的第三改型实例)图5是示出图1A和IB所示的半导体器件101的第三改型实例(半导体器件IOlc)的平面图。图5所示的半导体器件IOlc是图3所示的第一改型实例与图4所示的第二改型实例的组合。详细描述已经在上面给出了，并且在此将省去。第二实施例图6是示出根据本发明的第二实施例的半导体器件201的一部分的平面图。图6所示的半导体器件201与图1A和IB所示的半导体器件101的不同点在于:给一个针脚提供了两个辅助针脚。在下文，本发明的第二实施例将更详细地描述。如图6所示，半导体器件201包括封装基板202以及布置于封装基板202上的半导体芯片203。在半导体芯片203上沿着半导体芯片203的外周边布置了电极焊盘P1、电极焊盘P2和电极焊盘(第三电极焊盘)P3。在图6的实例中，电极焊盘P1、电极焊盘P2和电极焊盘P3按照从纸平面的左侧到右侧的顺序排列。事实上，除电极焊盘Pl到P3外，未示出的多个电极焊盘沿着半导体芯片203的外周边排列。在下文，将给出关于电极焊盘Pl到P3以及与电极焊盘Pl到P3关联的外围电路的描述。在封装基板202上，针脚S11、辅助针脚S12和针脚(第五电极)S13被布置于半导体芯片203之外。更具体地，针脚Sll被布置为面对着半导体芯片203上的电极焊盘P1，以半导体芯片203的一个边(介于电极焊盘与针脚之间的边)X为轴。针脚S12被布置为面对着半导体芯片203上的电极焊盘P2，以半导体芯片203的一个边X为轴。针脚S13被布置为面对着半导体芯片203上的电极焊盘P3，以半导体芯片203的一个边X为轴。在图6的实例中，针脚Sll到S13被布置为平行于半导体芯片203的边X，像电极焊盘Pl到P3那样。同样，在封装基板202上，针脚S21及辅助针脚S22和S23被布置于与针脚Sll到S13相比离半导体芯片203更远的位置，在半导体芯片203之外。更具体地，针脚S21被布置于与针脚S13相比离半导体芯片203更远的位置，面对着电极焊盘P3，以半导体芯片203的边X为轴。针脚S22被布置于与针脚S12相比离半导体芯片203更远的位置，面对着电极焊盘P2，以半导体芯片203的边X为轴。针脚S23被布置于与针脚Sll相比离半导体芯片203更远的位置，面对着电极焊盘P1，以半导体芯片203的边X为轴。在图6的实例中，针脚S21到S23被布置为平行于半导体芯片203的边X，如同电极焊盘Pl到P3那样。同样，在封装基板202上，针脚S33及辅助针脚S31和S32被布置于与针脚S21到S23相比离半导体芯片203更远的位置，在半导体芯片203之外。更具体地，针脚S31被布置于与针脚S23相比离半导体芯片203更远的位置，面对着电极焊盘P1，以半导体芯片203的边X为轴。针脚S32被布置于与针脚S22相比离半导体芯片203更远的位置，面对着电极焊盘P2，以半导体芯片203的边X为轴。针脚S33被布置于与针脚S21相比离半导体芯片203更远的位置，面对着电极焊盘P3，以半导体芯片203的边X为轴。在图6的实例中，针脚S31到S33被布置为平行于半导体芯片203的边X，如同电极焊盘Pl到P3那样。也就是，在图6的实例中，电极焊盘Pl和针脚S11、S23、S31在垂直于半导体芯片203的边X的方向(纸平面的纵向)上对准排列。电极焊盘P2和针脚S12、S22、S32在垂直于半导体芯片203的边X的方向(纸平面的纵向)上对准排列。同样，电极焊盘P3和针脚S13、S21、S33在垂直于半导体芯片203的边X的方向(纸平面的纵向)上对准排列。此外，封装基板202设置有能够与外部电路耦接的焊球(外部电极)BI到B3。例如，焊球BI到B3按照连同其他多个焊球一起成阵列的方式贴附于封装基板202的后侧上。针脚Sll和辅助针脚S12通过布置于封装基板202上的导线W12相互耦接。辅助针脚S12和辅助针脚S13通过布置于封装基板202上的导线(第五导线)W13相互耦接。同样，针脚Sll和作为外部电极的焊球BI通过布置于封装基板202上的导线Wll相互耦接。辅助针脚S21和针脚S22通过布置于封装基板202上的导线W22相互耦接。针脚S22和辅助针脚S23通过布置于封装基板202上的导线W23相互耦接。辅助针脚S21和作为外部电极的焊球B2通过布置于封装基板202上的导线W21相互耦接。辅助针脚S31和辅助针脚S32通过布置于封装基板202上的导线W32相互耦接。辅助针脚S32和针脚S33通过布置于封装基板202上的导线W33相互耦接。同样，辅助针脚S31和作为外部电极的焊球B3通过布置于封装基板202上的导线W31相互耦接。在图6的实例中，在半导体芯片203上的电极焊盘Pl与针脚Sll通过接合导线Bffl相互耦接。在半导体芯片203上的电极焊盘P2与针脚S22通过接合导线BW2相互耦接。在半导体芯片203上的电极焊盘P3与针脚S33通过接合导线BW3相互耦接。也就是，在图6的实例中，在半导体芯片203上的电极焊盘Pl被分配给焊球Bl(与焊球BI电耦接)，在半导体芯片203上的电极焊盘P2被分配给焊球B2 (与焊球B2电耦接)，以及在半导体芯片203上的电极焊盘P3被分配给焊球B3 (与焊球B3电耦接)。接合导线BWl的耦接目标并不限定于针脚S11，而是还能够改变为针脚S23和针脚S31。接合导线BW2的耦接目标并不限定于针脚S22，而是还能够改变为针脚S12和针脚S32。接合导线BW3的耦接目标并不限定于针脚S33，而是还能够改变为针脚S13和针脚
S21。为此，分配给焊球BI到B3的在半导体芯片203上的电极焊盘Pl到P3能够通过仅仅改变接合导线BWl到BW3的耦接目标来改变。与和焊球BI电耦接的针脚(Sll到S13)耦接的接合导线也称为“第一接合导线”。也就是，耦接于电极焊盘Pl和针脚Sll之间的接合导线BWl、耦接于电极焊盘P2和针脚S12之间的接合导线BW2以及耦接于电极焊盘P3和针脚S13之间的接合导线BW3也称为“第一接合导线”。电极焊盘Pl和针脚SI 1、电极焊盘P2和辅助针脚S12或者电极焊盘P3和辅助针脚S13通过第一接合导线来耦接。与和焊球B2电耦接的针脚(S21到S23)耦接的接合导线也称为“第二接合导线”。也就是，耦接于电极焊盘Pl和针脚S23之间的接合导线BWl、耦接于电极焊盘P2和针脚22之间的接合导线BW2以及耦接于电极焊盘P3和针脚S21之间的接合导线BW3也称为“第二接合导线”。电极焊盘Pl和针脚S23、电极焊盘P2和针脚S22或者电极焊盘P3和针脚S21通过第二接合导线来耦接。与和焊球B3电耦接的针脚(S31到S33)耦接的接合导线也称为“第五接合导线”。也就是，耦接于电极焊盘Pl和针脚S31之间的接合导线BWl、耦接于电极焊盘P2和针脚32之间的接合导线BW2以及耦接于电极焊盘P3和针脚S33之间的接合导线BW3也称为“第五接合导线”。电极焊盘Pl和针脚S31、电极焊盘P2和针脚S32或者电极焊盘P3和针脚S33通过第五接合导线来耦接。第一、第二和第五接合导线与相应的不同电极焊盘耦接。
在图6的实例中，如同以上所描述的那样，电极焊盘Pl和针脚S11、S23、S31在垂直于半导体芯片203的边X的方向(纸平面的纵向)上对准排列。电极焊盘P2和针脚S12、
S22、S32在垂直于半导体芯片203的边X的方向(纸平面的纵向)上对准排列。同样，电极焊盘P3和针脚S13、S21、S33在垂直于半导体芯片203的边X的方向(纸平面的纵向)上对准排列。为此，接合导线BWl到BW3的耦接目标能够在不使接合导线BWl到BW3彼此相交的情况下改变。以此方式，根据本实施例的半导体器件201能够在不使接合导线BWl到BW3彼此相交的情况下仅仅通过简单改变接合导线BWl到BW3的耦接目标来改变分配给焊球BI到B3的半导体芯片203的电极焊盘Pl到P3，该焊球BI到B3是外部焊球。与相关技术不同，在这种情况下，没有必要新添加接合导线。为此，根据本实施例的半导体器件201能够在不增加导线数量的情况下改变分配给焊球BI到B3的半导体芯片203的电极焊盘Pl到P3。利用该半导体器件，例如，即使外部LSI改变了，也没有必要为了降低布线拥塞而特意改变封装基板。上述各个针脚Sll到S13、S21到S23和S31到S33都具有比导线Wll到W13.W21到W23和W31和W33的宽度大的宽度，以致于容易与接合导线BWl到BW3耦接，并且与导线本身区分开。(半导体器件201的改型实例)图7是示出作为图6所示的半导体器件201的一个改型实例的半导体器件201a的平面图。与图6所示的半导体器件201相比，在图7所示的半导体器件201a中，针脚S12、S22和S32并没有布置为面对着半导体芯片203上的电极焊盘P2 (以半导体芯片203的边(介于电极焊盘与针脚之间的边)X为轴)。针脚S13、S21和S33并没有布置为面对着半导体芯片203的电极焊盘P3 (以半导体芯片203的边X为轴)。细节与图3所示的半导体器件IOla中的细节基本上相同，并且将省略关于它们的描述。因而，针脚(例如，针脚S22)和辅助针脚(例如，辅助针脚S32)并非总是需要布置为面对着相应的电极焊盘(例如，电极焊盘P3)，以半导体芯片203的边X为轴。除非接合导线(BWl到BW3)彼此相交，与耦接目标无关，否则都能够适当地改变针脚布置于其上的位置。针脚的这种布局在封装基板102的自由区域(例如，四个角)内是特别有效的。本发明能够适当地改变到另一个针脚(例如，针脚Sll)布置于其上的位置，不限定于图7的实例。另外，如同图4的实例那样，针脚Sll到S13、针脚S21到S23和针脚S31到S33并非总是需要平行于半导体芯片203的边X排列。除非接合导线(BWl到BW3)彼此相交，与耦接目标无关，否则都能够适当地改变针脚布置于其上的位置。(本发明的应用实例)图8是示出本发明应用于其上的半导体器件301的整体配置的示意图。在图8所示的半导体器件301中，本发明的配置被应用于每个功能块。如图8所示，半导体器件301包括封装基板302以及布置于封装基板302上的半导体芯片303。例如，半导体芯片303设置有进行视频相关的处理的功能块(在下文简称为“视频系统电路”)304、进行首频相关的处理的功能块(在下文简称为“首频系统电路”)305以及进行电源系统的处理的功能块(在下文简称为“电源系统电路”)306。本发明的配置(其中布置为面对着电极焊盘的针脚和辅助针脚与电极焊盘导线连接的配置)由图1A、1B和3代表。本发明的配置与图1A、1B和3所描述的内容相同，并且下面将省略它们的描述。当本发明的配置根据功能块而这样应用时，与本发明应用于整个半导体器件的情形相比，能够减少辅助针脚的数量。为此，基板的空间能够得以有效地利用。第三实施例图9是示出根据本发明的第三实施例的半导体器件401的一部分的平面图。在本实施例中，将给出关于其中本发明应用于具有多级焊盘的半导体芯片的情形的描述。如图9所示，半导体器件401包括封装基板402以及布置于封装基板402上的半导体芯片403。在半导体芯片403上，电极焊盘Pl和P2沿着半导体芯片403的外周边布置，并且电极焊盘(第四电极焊盘)P4和电极焊盘(第五电极焊盘)P5被进一步布置于电极焊盘Pl和P2之内。在封装基板402上，针脚S12和辅助针脚Sll被布置于半导体芯片403之外。同样，在封装基板402上，针脚S22和辅助针脚S21被布置于与针脚Sll和S12相比离半导体芯片403更远的位置，在半导体芯片403之外。详细的描述与图1A所描述的内容相同，并因此将予以省略。此外，在封装基板402上，针脚(第七电极)S42和辅助针脚(第六电极)S41被布置于与针脚S21和S22相比离半导体芯片403更远的位置，在半导体芯片403之外。同样，在封装基板402上，针脚S52和辅助针脚S51被布置于与针脚S41和S42相比离半导体芯片403更远的位置，在半导体芯片403之外。针脚S41、S42、S51和S52的布局的关系与针脚S11、S12、S21和S22的布局的关系相同。在图9的实例中，针脚Sll和S22被布置为面对着电极焊盘Pl，以半导体芯片403的边(介于电极焊盘与针脚之间)X为轴。针脚S12和S21被布置为面对着电极焊盘P2，以半导体芯片403的边X为轴。针脚S41和S52被布置为面对着电极焊盘P4，以半导体芯片403的边(介于电极焊盘与针脚之间)X为轴。针脚S42和S51被布置为面对着电极焊盘P5，以半导体芯片403的边X为轴。也就是，在图9的实例中，电极焊盘P4、P1和针脚S11、S22、S41、S52在垂直于半导体芯片403的边X的方向(纸平面的纵向)上对准排列。同样，电极焊盘P5、P2和针脚S12、S21、S42、S51在垂直于半导体芯片103的边X的方向(纸平面的纵向)上对准排列。此外，封装基板402设置有能够与外部电路耦接的焊球B1、焊球(第三外部电极)B4和焊球B5。例如，焊球B1、B2、B4和B5按照连同其他多个焊球一起成阵列的方式贴附于封装基板402的后侧上。辅助针脚Sll和针脚S12通过布置于封装基板402上的导线W12相互耦接。辅助针脚Sll和作为外部电极的焊球BI通过布置于封装基板402上的导线Wll相互耦接。辅助针脚S21和针脚S22通过布置于封装基板402上的导线W22相互耦接。辅助针脚S21与作为外部电极的焊球B2通过布置于封装基板402上的导线W21相互耦接。辅助针脚S41和针脚S42通过布置于封装基板402上的导线(第七导线)W42相互耦接。辅助针脚S41和作为外部电极的焊球B4通过布置于封装基板402上的导线(第六导线)W41相互耦接。辅助针脚S51和针脚S52通过布置于封装基板402上的导线W52相互耦接。辅助针脚S51和作为外部电极的焊球B5通过布置于封装基板402上的导线W51相互耦接。在图9的实例中，在半导体芯片403上的电极焊盘Pl与针脚S22通过接合导线Bffl相互耦接。在半导体芯片403上的电极焊盘P2与针脚S12通过接合导线BW2相互耦接。在半导体芯片403上的电极焊盘P4与针脚S52通过接合导线BW4相互耦接。在半导体芯片403上的电极焊盘P5与针脚S42通过接合导线BW5相互耦接。也就是，在图9的实例中，在半导体芯片403上的电极焊盘P2被分配给焊球BI，在半导体芯片403上的电极焊盘Pl被分配给焊球B2，在半导体芯片403上的电极焊盘P5被分配给焊球B4，以及在半导体芯片403上的电极焊盘P4被分配给焊球B5。接合导线BWl的耦接目标并不限定于针脚S22，而是还能够改变为针脚Sll (甚至针脚S41和S52，只要有自由空间)。接合导线BW2的耦接目标并不限定于针脚S12，而是还能够改变为针脚S21 (甚至针脚S42和S51，只要有自由空间)。接合导线BW4的耦接目标并不限定于针脚S52，而是还能够改变为针脚S41 (甚至针脚Sll和S22，只要有自由空间)。接合导线BW5的耦接目标并不限定于针脚S42，而是还能够改变为针脚S51 (甚至针脚S12和S21，只要有自由空间)。为此，分配给焊球B1、B2、B4和B5的在半导体芯片403上的电极焊盘P1、P2、P4和P5能够通过仅仅改变接合导线BWl、Bff2, BW4和BW5的耦接目标来改变。与和焊球B4电耦接的针脚(S41、S42)耦接的接合导线也称为“第三接合导线”。也就是，耦接于电极焊盘P4和针脚S41之间的接合导线BW4以及耦接于电极焊盘P5和针脚S42之间的接合导线BW5也称为“第三接合导线”。电极焊盘P4和针脚S41或者电极焊盘P5和针脚S42通过第三接合导线来耦接。与和焊球B5电耦接的针脚(S51，S52)耦接的接合导线也称为“第四接合导线”。也就是，耦接于电极焊盘P4和针脚S52之间的接合导线BW4以及耦接于电极焊盘P5和针脚S51之间的接合导线BW5也称为“第四接合导线”。电极焊盘P4和针脚S52或者电极焊盘P5和针脚S51通过第四接合导线来耦接。第三和第四接合导线与相应的不同电极焊盘耦接。在图9的实例中，如同以上所描述的那样，电极焊盘P4、Pl和针脚Sll、S22、S41、S52在垂直于半导体芯片403的边X的方向(纸平面的纵向)上对准排列。为此，接合导线Bffl和BW2的耦接目标能够在不使接合导线BWl和BW2彼此相交的情况下改变。同样，电极焊盘P5、P2和针脚S12、S21、S42、S51在垂直于半导体芯片403的边X的方向(纸平面的纵向)上对准排列。为此，接合导线BW4和BW5的耦接目标能够在不使接合导线BW4和BW5彼此相交的情况下改变。接合导线BW1、BW2与接合导线BW4、BW5在导线高度方面是彼此不同的，并因此即使那些导线彼此相交也不会产生问题。以此方式，即使多级焊盘的半导体芯片被安装于封装基板上，本发明也能够应用于这种配置，并且能够获得与其他实施例的优点相同的优点。各个针脚并非总是需要布置为面对着相应的电极焊盘，以纸平面的横向方向为轴，如同在其他实施例中那样。同样，针脚和辅助针脚并非总是需要布置为平行于半导体芯片的边X，如同在其他实施例中那样。如果接合导线(BW1、BW2、BW4、BW5)彼此不相交，与耦接目标无关，则能够适当地改变针脚布置于其上的位置。第四实施例
图1OA和IOB是示出根据本发明的第四实施例的半导体器件501的一部分的平面图。图1OA和IOB所示的半导体器件501在针脚的形状方面与图1A和IB所示的半导体器件101不同。在下文，第五本发明的实施例将参照图1OA详细地描述。如图1OA所示，半导体器件501包括封装基板502和半导体芯片503。电极焊盘P6和P7被布置于半导体芯片503上。半导体芯片503对应于图1A中的半导体芯片103，而电极焊盘P6和P7分别对应于图1A中的电极焊盘Pl和P2。在封装基板502上,针脚(第一电极)S61被布置于半导体芯片503之外。更具体地，针脚S61被布置为面对着电极焊盘对P6和P7，以半导体芯片503的边(介于电极焊盘与针脚之间的边)X为轴。在本例中，在针脚S61内，当假定纸平面的水平方向是纵向方向，以及纸平面的垂直方向是宽度方向时，纵向的长度比针脚Sll长。例如，针脚S61在纵向方向上的长度比在电极焊盘P6和电极焊盘P7之间的布局间隔长。结果，针脚S61能够通过接合导线与电极焊盘P6和P7中的任意一个耦接。此外，在封装基板502上，针脚(第二电极)S71被布置于与针脚S61相比离半导体芯片503更远的位置，在半导体芯片503之外。更具体地，针脚S71被布置于与针脚S61相比离半导体芯片503更远的位置，面对着电极焊盘对P6和P7，以半导体芯片503的边X为轴。在本例中，针脚S71在纵向方向上的长度比针脚Sll长，像针脚S61—样。例如，针脚S71在纵向方向上的长度比在电极焊盘P6和电极焊盘P7之间的布局间隔长。结果，针脚S71能够通过接合导线与电极焊盘P6和P7中的任意一个耦接。此外，封装基板502设置有能够与外部电路耦接的焊球(第一外部电极)B6和焊球(第二外部电极)B7。例如，焊球B6和B7按照连同多个其他焊球一起成阵列的方式贴附于封装基板502的后侧上。针脚S61和作为外部电极的焊球B6通过布置于封装基板502上的导线(第一导线)W61相互耦接。针脚S71和作为外部电极的焊球B7通过布置于封装基板502上的导线(第二导线)W71相互耦接。在图1OA的实例中，在半导体芯片503上的电极焊盘P6与针脚S61通过接合导线BW6相互耦接。在半导体芯片503上的电极焊盘P7与针脚S71通过接合导线BW7相互耦接。也就是，在图1OA的实例中，半导体芯片503的电极焊盘P6被分配给焊球B6，而半导体芯片503的电极焊盘P7被分配给焊球B7。另一方面，在图1OB的实例中，在半导体芯片503上的电极焊盘P6与针脚S71通过接合导线BW6相互耦接。在半导体芯片503上的电极焊盘P7与针脚S61通过接合导线BW7相互耦接。也就是，在图1OB的实例中，半导体芯片503的电极焊盘P7被分配给焊球B6，而半导体芯片503的电极焊盘P6被分配给焊球B7。如图1OA和IOB所示，接合导线BW6的耦接目标并不限定于针脚S61，而是能够改变为针脚S71。接合导线BW7的耦接目标并不限定于针脚S71，而是能够改变为针脚S61。为此，分配给焊球B6和B7的在半导体芯片503上的电极焊盘P6和P7能够通过仅仅改变接合导线BW6和BW7的耦接目标来改变。与和焊球B6电耦接的针脚(S61)耦接的接合导线也称为“第一接合导线”。也就是，耦接于电极焊盘P6和针脚S61之间的接合导线BW6以及耦接于电极焊盘P7和针脚S61之间的接合导线BW7也称为“第一接合导线”。电极焊盘P6和针脚S61或者电极焊盘P7和针脚S61通过第一接合导线来耦接。
与和焊球B7电连接的针脚(S71)连接的接合导线也称为“第二接合导线”。耦接于电极焊盘P6和针脚S71之间的接合导线BW6以及耦接于电极焊盘P7和针脚S71之间的接合导线BW7也称为“第二接合导线”。电极焊盘P6和针脚S71或者电极焊盘P7和针脚S71通过第二接合导线来耦接。第一和第二接合导线通过相应的不同电极焊盘来耦接。在图1OA和IOB的实例中，针脚S61和S71两者都被布置为面对着电极焊盘对P6和P7，以半导体芯片503的边X为轴。为此，接合导线BW6和BW7的耦接目标能够在不使接合导线BW6和BW7彼此相交的情况下改变。以此方式，根据本实施例的半导体器件501能够在不使接合导线BW6和BW7彼此相交的情况下仅仅通过简单改变接合导线BW6到BW7的耦接目标来改变分配给焊球的B6和B7的半导体芯片503的电极焊盘P6和P7，该焊球的B6和B7是外部焊球。与相关技术不同，在这种情况下，没有必要新添加接合导线。为此，根据本实施例的半导体器件501能够在不增加导线数量的情况下改变分配给焊球的B6和B7的半导体芯片503的电极焊盘P6和P7。利用半导体器件，例如，即使外部LSI改变了，也没有必要为了降低布线拥塞而特意改变封装基板。上述各个针脚S61和S71具有比导线W61和W71的宽度大的宽度，以致于容易与接合导线BW6和BW7耦接，并且与导线本身区分开。各个针脚(S61，S71)并非总是需要布置为面对着相应的电极焊盘(电极焊盘对P6和P7)，以半导体芯片503的边X为轴，如同在其他实施例中那样。如果接合导线(BW6、BW7)彼此不相交，与耦接目标无关，则能够适当地改变针脚布置于其上的位置。同样，各个针脚在纵向方向上的长度并不总是需要比电极焊盘P6和电极焊盘P7的布局间隔长的。除非接合导线(BW6、BW7)彼此相交，与耦接目标无关，否则都能够适当地改变针脚在纵向方向上的长度。(在本发明与相关技术之间的差异)接下来，将给出关于在本发明的配置与日本未经审核的专利公开N0.2002-237567和日本未经审核的专利公开N0.2010-103442所公开的配置之间的差异的描述。首先，将参照图1lA和IlB给出关于在日本未经审核的专利公开N0.2002-237567所公开的配置与本发明的配置之间的差异的描述。为了便于与本发明进行比较，图1lA和IlB重新绘制了日本未经审核的专利公开N0.2002-237567所公开的配置的一部分。如图1lA所示，焊盘704被布置于第一芯片703上。焊盘704与布置于基板702上的针脚706耦接。针脚706与辅助针脚707导线连接。辅助针脚707与焊球710导线连接。辅助针脚708与焊球711导线连接。也就是，在图1lA中，在第一芯片703上的焊盘704的耦接目标是焊球710。如果在第一芯片703上的焊盘704的耦接目标将要改变为焊球711，如图1lB所示，则需要通过跳线709将辅助针脚707与辅助针脚708耦接。为此，在上述相关技术中，增加了导线的数量。此外，在上述相关技术中，因为在辅助针脚707和708之间的跳线709的耦接方向不同于在焊盘704和针脚706之间的接合导线705的耦接方向，所以会增加制造工艺。此夕卜，在上述相关技术中，还会改变焊盘到焊球710的指派。
另一方面，在本发明中，分配给焊球的半导体芯片的电极焊盘能够在不添加新的导线(例如，跳线709)的情况下改变。为此，与相关的技术相比，导线数量的增加得以抑制，并且制造工艺的增加得以抑制。此外，还能够自由改变电极焊盘到焊球的指派。接下来，将给出关于在日本未经审核的专利公开N0.2010-103442所公开的配置与本发明的配置之间的差异的描述。日本未经审核的专利公开N0.2010-103442所公开的相关技术涉及用于电子构件的安装基板，该安装基板接受导线接合耦接和倒装芯片耦接两者，并且无法通过改变接合导线的耦接目标来自由地改变焊盘到焊球的指派。为此，当外部LSI改变时，则在芯片之间的布线有可能会拥塞。此外，为了降低布线拥塞，需要改变封装基板。另一方面，在本发明中，能够仅仅通过简单地改变接合导线的耦接目标来自由地改变电极焊盘到焊球的指派。为此，即使在外部LSI改变时，也没有必要为了降低布线拥塞而特意改变封装基板。如同以上已经描述的，在根据上述第一到第四实施例的半导体器件中，分配给作为外部焊球的焊球的半导体芯片的电极焊盘能够在不使接合导线彼此相交的情况下仅仅通过简单改变接合导线的耦接目标来改变。与相关技术不同，在这种情况下，没有必要新添加接合导线。为此，根据上述第一到第四实施例的半导体器件501能够在不增加导线数量的情况下改变分配给焊球的半导体芯片的电极焊盘。利用该半导体器件，例如，即使外部LSI改变了，也没有必要为了降低布线拥塞而特意改变封装基板。本发明并不限定于上述第一到第四实施例，而是能够在不脱离本发明的主旨的情况下适当地改变。上述实施例示出了其中给一个针脚(例如，针脚Sll)提供一个或两个辅助针脚(针脚S12、S13)的实例。但是，本发明并不限定于这种配置。可以给一个针脚提供三个或更多的辅助针脚。此外，在以上实施例中，已经描述了其中一个半导体芯片被布置于封装基板上的实例。但是，本发明并不限定于这种配置。本发明能够适当地改变成以下配置:多个半导体芯片被层叠于封装基板上。根据上述第一到第四实施例的半导体器件能够有效地应用于可能由客户来改变外部LSI的物品。
权利要求
1.一种半导体器件，包括: 具有第一和第二电极焊盘的半导体芯片；以及 所述半导体芯片安装于其上的封装基板， 其中所述封装基板包括: 第一和第二电极； 能够与外部耦接的第一外部电极； 用于将所述第一电极与所述第一外部电极耦接的第一导线；以及 用于将所述第一电极与所述第二电极耦接的第二导线，并且 其中所述封装基板还包括用于将所述第一电极与所述第一电极焊盘耦接的或者将所述第二电极与所述第二电极焊盘耦接的第一接合导线。
2.根据权利要求1所述的半导体器件， 其中所述第一和第二 电极被布置为分别面对着所述第一和第二电极焊盘。
3.根据权利要求1所述的半导体器件， 其中所述第一和第二电极被布置为分别平行于所述第一和第二电极焊盘。
4.根据权利要求1所述的半导体器件， 其中所述封装基板包括: 第三和第四电极； 能够与外部耦接的第二外部电极； 用于将所述第三电极与所述第二外部电极耦接的第三导线；以及 用于将所述第三电极与所述第四电极耦接的第四导线，并且 其中所述封装基板还包括用于将所述第三和第四电极之一与所述第一电极焊盘耦接的或者将所述第三和第四电极中的另一个与所述第二电极焊盘耦接的第二接合导线。
5.根据权利要求4所述的半导体器件， 其中所述第一和第二接合导线与所述第一和第二电极焊盘中的相应的不同电极焊盘耦接。
6.根据权利要求5所述的半导体器件， 其中所述第一到第四电极被布置于所述第一和第二接合导线彼此不相交的位置。
7.根据权利要求4所述的半导体器件， 其中所述第三和第四电极之一被布置为面对着所述第一电极焊盘，且所述第三和第四电极中的另一个被布置为面对着所述第二电极焊盘。
8.根据权利要求4所述的半导体器件， 其中所述第三和第四电极被布置为平行于所述第一和第二电极焊盘。
9.根据权利要求1所述的半导体器件， 其中所述半导体芯片还包括第三电极焊盘， 其中所述封装基板还包括: 第五电极；以及 用于将所述第二电极与所述第五电极耦接的第五导线，并且 其中所述第一电极和所述第一电极焊盘、所述第二电极和所述第二电极焊盘或者所述第五电极和所述第三电极焊盘通过所述第一接合导线彼此耦接。
10.根据权利要求9所述的半导体器件， 其中所述第一、第二和第五电极被布置为分别面对着所述第一到第三电极焊盘。
11.根据权利要求9所述的半导体器件， 其中所述第一、第二和第五电极被布置为分别平行于所述第一到第三电极焊盘。
12.根据权利要求1所述的半导体器件， 其中所述半导体芯片除了所述第一和第二电极焊盘外还包括布置于所述半导体芯片内部的第四和第五电极焊盘， 其中所述封装基板包括: 第六和第七电极； 能够与外部耦接的第三外部电极； 用于将所述第六电极与所述第三外部电极耦接的第六导线；以及 用于将所述第六电极与所述第七电极耦接的第七导线，并且 其中所述封装基板还包括用于将所述第六电极与所述第四电极焊盘耦接的或者将所述第七电极与所述第五电极焊盘耦接的第三接合导线。
13.一种半导体器件，包括: 具有第一和第二电极焊盘的半导体芯片；以及 所述半导体芯片安装于其上的封装基板， 其中所述封装基板包括: 具有与在所述第一电极焊盘与所述第二电极焊盘之间的布局间隔对应的长度的第一电极； 能够与外部耦接的第一外部电极；以及 用于将所述第一电极与所述第一外部电极耦接的第一导线， 其中所述封装基板还包括用于将所述第一电极与所述第一电极焊盘耦接的或者将所述第一电极与所述第二电极焊盘耦接的第一接合导线。
14.根据权利要求13所述的半导体器件， 其中所述第一电极的长度比在所述第一电极焊盘与所述第二电极焊盘之间的布局间隔长。
15.根据权利要求13所述的半导体器件， 其中所述第一电极被布置为面对着所述第一和第二电极焊盘这一对电极焊盘。
16.根据权利要求13所述的半导体器件， 其中所述封装基板包括: 具有与在所述第一电极焊盘与所述第二电极焊盘之间的布局间隔对应的长度的第二电极； 能够与外部耦接的第二外部电极；以及 用于将所述第二电极与所述第二外部电极耦接的第二导线，并且其中所述封装基板还包括用于将所述第二电极与所述第一电极焊盘耦接的或者将所述第二电极与所述第二电极焊盘耦接的第二接合导线。
17.根据权利要求16所述的半导体器件， 其中所述第一和第二接合导线与所述第一和第二电极焊盘中的相应的不同电极焊盘耦接。
18.根据权利要求17所述的半导体器件， 其中所述第一和第二电极被布置于所述第一和第二接合导线彼此不相交的位置。
19.根据权利要求16所述的半导体器件， 其中所述第二电极的长度比在所述第一电极焊盘与所述第二电极焊盘之间的布局间隔长。
20.根据权利要求16所述的半导体器件， 其中所述第一电极被布置为面对着所述第一和第二电极焊盘这一对电极焊盘，并且 其中所述第二电极被布置为面对 着所述第一和第二电极焊盘这一对电极焊盘。
全文摘要
本发明提供了一种半导体器件，该半导体器件能够在不增加导线的数量以及不改变基板的情况下改变被分配给焊球的半导体芯片的电极焊盘。半导体器件包括具有第一和第二电极焊盘的半导体芯片，以及半导体芯片安装于其上的封装基板。封装基板包括具有比第一和第二导线的宽度大的宽度的第一针脚、具有比第一和第二导线的宽度大的宽度的第二针脚、能够与外部耦接的焊球、将第一针脚与焊球耦接的第一导线以及将第一针脚与第二针脚耦接的第二导线。第一接合导线将第一针脚与第一电极焊盘耦接，或者将第二针脚与第二电极焊盘耦接。
文档编号H01L23/49GK103165565SQ20121053885
公开日2013年6月19日 申请日期2012年12月13日 优先权日2011年12月14日
发明者堀田健介 申请人:瑞萨电子株式会社