专利名称：陶瓷元器件细微立体导电线路的制备方法
技术领域：
本发明涉及一种在立体成形陶瓷元器件表面形成细微立体导电线路的方法，尤指一种可获得具有高平滑性、高布线精度及物理性能稳定的陶瓷元器件细微立体导电线路的制备方法。
背景技术：
随着电子产品向轻、薄、小、高密度、多功能化发展，大规模、超大规模集成电路集成度越来越高，封装元件密度和功率密度也越来越大，因此，具有复杂立体形状的大功率密度封装基板越来越受到行业的重视。封装基板作为半导体器件或芯片与外界系统之间的桥梁，其基本功能是为内部器件或芯片传输电能和信号，因此必须对封装材料布置导电线路才可实现上述功能，导电线路的布置方法直接影响到如何提高电路效率和减小电路尺寸。陶瓷材料具有高的导热系数、低的介电常数、与芯片相近的热膨胀系数、高耐热及电绝缘性等特点，陶瓷材料已广泛应用于高功率密度电子封装器件。目前，陶瓷器件表面导电线路的制作方法主要有厚膜法及薄膜法两种。厚膜法使用网印方式印制线路，在高温共烧(HTCC)或者低温共烧(LTCC)陶瓷元器件中已被广泛使用，但采用网印方式制成的厚膜线路本身具有线径宽度不够精细、以及网版张网问题，导致线路精准度不足、表面平整度不佳等现象，加上多层叠压烧结又有基板收缩比例的问题要考量，对力求精细的高密度线路而言，其精细度显然未达标准，由此可知，厚膜制造工艺无法满足高密度线路的要求。近年来，基于薄膜技术开发的直接镀铜陶瓷板(DPC)部分解决了上述问题，其工艺为在高导热的陶瓷板(A1203或者AlN)上采用真空溅镀方式镀上薄铜，再以黄光微影工艺完成导电线路布置。薄膜法具备了线路高精准度与高表面平整度的特性，在微电子封装尤其是高功率、小尺寸LED陶瓷封装基板中得到了应用。但厚膜法采用的丝网印刷布线技术和薄膜法采用的黄光微影布线技术都只能在平板上进行，其工艺局限性使得它们无法在具有三维立体结构的陶瓷元器件表面布置精细的立体线路，这严重阻碍了陶瓷元器件在微电子封装特别是LED封装领域的发展与应用。因此，开发出在立体成形的陶瓷元器件表面进行细微布线的技术迫在眉睫。
发明内容
有鉴于此，本发明针对现有技术存在之缺失，其主要目的是提供一种陶瓷元器件细微立体导电线路的制备方法，能有效解决现有的复杂结构陶瓷封装器件表面无法制得细微立体导电线路的问题。为实现上述目的，本发明采用如下之技术方案:
一种陶瓷元器件细微立体导电线路的制备方法，包括以下步骤:
(1)清洗，对立体成形的陶瓷元器件进行清洗，以去除陶瓷元器件表面的杂质和沾污；
(2)真空溅镀，以真空溅镀方式在立体成形的陶瓷元器件表面依序形成一钛层以及一铜层； (3)激光布线，利用激光在镀膜后的陶瓷表面有选择地去除部分金属层，以形成细微立体线路图案；
(4)电镀加厚，在成形的立体线路图案上电镀铜加厚，以形成铜线路；
(5)化学蚀刻，采用化学蚀刻方式去除陶瓷元器件表面除铜线路以外的钛层及铜层，以获得细微立体导电线路层。作为一种优选方案，所述陶瓷元器件的主要成分为具有高导热系数的氧化铝或氮化招。作为一种优选方案，所述步骤(2)中真空溅镀所形成的钛层厚度为0.05
0.3 μ m，铜层厚度为0.5 2.0 μ m。作为一种优选方案，进一步包括有以下步骤:
(6)镀镍，在前述铜线路的表面镀上镍层；
(7)镀金/银，在前述镍层的表面镀上金层或者银层。本发明与现有技术相比具有明显的优点和有益效果，具体而言，由上述技术方案可知:
由于采用具有高导热系数氧化铝、氮化铝陶瓷作为基材，故而散热性好；由于采用真空溅镀进行表面金属化，并配合溅镀合适厚度的钛层和铜层，因此各金属层附着力高；由于采用高精密度激光加工技术对金属化部分进行有选择的去除，故可形成细微立体的导电线路；由于采用电镀技术加厚，因此线路层表面平整光滑；本发明制备方法重复性好，成本低，产品结构精细，散热性好，布线精度高，可实现裸晶的直接贴装，产品在微电子封装领域具有广阔的应用前景。为更清楚地阐述本发明的结构特征和功效，下面结合附图与具体实施例来对本发明进行详细说明。
图1是本发明之较佳实施例的工艺流程 图2是本发明之较佳实施例制作得到的产品立体 图3是本发明之较佳实施例中制作过程的第一状态示意 图4是本发明之较佳实施例中制作过程的第二状态示意 图5是本发明之较佳实施例中制作过程的第三状态示意 图6是本发明之较佳实施例中制作过程的第四状态示意 图7是本发明之较佳实施例中制作过程的第五状态示意 图8是本发明之较佳实施例中制作过程的第六状态示意图。附图标识说明:
10、陶瓷元器件20、铜线路
30、钦层40、镇层
50、金层或银层201、铜层。
具体实施例方式请参照图1至图8所示，其显示出了本发明之较佳实施例的具体结构，包括有陶瓷元器件10以及设置于陶瓷元器件10上的铜线路20。如图2所示，该陶瓷元器件10的主要成分为具有高导热系数的氧化铝(Al2O3)或者氮化铝(AlN)，符合高功率密度电子封装器件散热性的要求。该铜线路20与陶瓷元器件10之间设置有钛层30，该钛层30将铜线路20与陶瓷元器件10粘结在一起，该钛层30的厚度为0.05 0.3 μ m ;以及，该铜线路20的表面镀有镍层40，该镍层40的表面上镀有金层或银层50。详述本实施例陶瓷元器件细微立体导电线路的制作过程，包括有清洗；真空溅镀；激光布线；电镀加厚；化学蚀刻；镀镍；镀金/银等步骤，具体如下:
(I)清洗，对立体成形的陶瓷元器件10进行清洗，以去除陶瓷元器件10表面的杂质和沾污。(2)真空溅镀，如图4所示，以真空溅镀方式在立体成形的陶瓷元器件10表面依序形成一钛层30以及一铜层201 ;该钛层30的厚度为0.05 0.3 μ m,溅镀所形成的铜层201厚度为0.5 2.0 μ m ;在磁控溅射过程中，如果钛层30和铜层201过薄，附着力将下降；但如果增加钛层30和铜层201厚度，溅射时间将延长，生产效率将下降，而且溅射过程中陶瓷元器件10温度将升高，热残余应力增加，陶瓷元器件10将产生微裂纹。(3)激光布线，如图5所示，利用激光在镀膜后的陶瓷元器件10有选择地去除部分金属钛层30和铜层201，细微的激光束根据软件中输入的图案数据沿陶瓷元器件10表面起伏，以去除线路轮廓处的金属钛层30和铜层201，从而形成细微立体的线路图案；通过修改软件中的图案数据就可以实现线路图案的改变。(4)电镀加厚，如图6所示，在成形的立体的线路图案上电镀铜加厚，以形成铜线路20 ;由于铜线路20轮廓处的金属层被激光去除，铜线路20之外的金属钛层30和铜层201因断路而保持原来厚度。(5)化学蚀刻，如图6所示，采用化学蚀刻方式去除陶瓷元器件10除铜线路20以外的钛层30及铜层201。(6)镀镍，在前述铜线路20的表面镀上镍层40，该镍层40是为避免铜线路20中的铜离子迁移至后续形成的金层或者银层50中。(7)镀金/银，是于前述铜线路20的表面再镀上金层或者银层50，此时线路将符合高功率密度电子封装的要求。经过上述步骤后制得的陶瓷元器件导电线路至少具备以下优点:
1、可形成细微立体导电线路:现通过前述激光布线步骤采用具有微米级光斑直径的激光束沿立体成形陶瓷元器件表面进行高精密度加工，使得以往难以实现的细微立体布线成为可能。2、线路光滑平整，结合力强:现通过前述电镀加厚及化学蚀刻步骤形成的线路表面光滑平整，结合高度的电路密集性，可实现稳定的裸晶倒晶封装和打线贴合；另外，通过清洗和溅镀厚度为0.05 0.3 μ m钛过渡层，使得线路与陶瓷表面的结合力更强，产品的使用性能更佳。3、具高导热效率及电气特性:由于本发明以电镀方式直接形成适当厚度的铜线路，电传导效率佳，而铜线路本身具有理想的散热效果，因此具备理想的导电性、散热性以及稳定的物理特性。
4、线路制作方便快捷、成本低:由于本发明通过高精密度激光加工技术实现细微立体图案，再以电镀方式直接形成适当厚度的铜线路，只需通过修改软件中的数据就可以方便地更改线路图，因此线路制作方便快捷，工序简单，有效缩短了制造周期，降低制造成本。以上所述，仅是本发明的较佳实施例而已，并非对本发明的技术范围作任何限制，故凡是依据本发明的技术实质对以上实施例所作的任何细微修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种陶瓷元器件细微立体导电线路的制备方法，其特征在于:包括以下步骤: (1)清洗，对立体成形的陶瓷元器件进行清洗，以去除陶瓷元器件表面的杂质和沾污； (2)真空溅镀，以真空溅镀方式在立体成形的陶瓷元器件表面依序形成一钛层以及一铜层； (3)激光布线，利用激光在镀膜后的陶瓷表面有选择地去除部分金属层，以形成细微立体线路图案； (4)电镀加厚，在成形的立体线路图案上电镀铜加厚，以形成铜线路； (5)化学蚀刻，采用化学蚀刻方式去除陶瓷元器件表面除铜线路以外的钛层及铜层，以获得细微立体导电线路层。
2.根据权利要求1所述的陶瓷元器件细微立体导电线路的制备方法，其特征在于:所述陶瓷元器件的主要成分为具有高导热系数的氧化铝或氮化铝。
3.根据权利要求1所述的陶瓷元器件细微立体导电线路的制备方法，其特征在于:所述步骤(2)中真空溅镀所形成的钛层厚度为0.05 0.3 μ m，铜层厚度为0.5 2.0 μ m。
4.根据权利要求1所述的陶瓷元器件细微立体导电线路的制备方法，其特征在于:进一步包括有以下步骤: (6)镀镍，在前述铜线路的表面镀上镍层； (7)镀金/银，在前述镍层的表面镀上金层或者银层。
全文摘要
本发明公开一种陶瓷元器件细微立体导电线路的制备方法，包括清洗、真空溅镀、激光布线、电镀加厚、化学蚀刻等步骤，由于采用具有高导热系数氧化铝、氮化铝陶瓷作为基材，故而散热性好；由于采用真空溅镀进行表面金属化，并配合溅镀合适厚度的钛层和铜层，因此各金属层附着力高；由于采用高精密度激光加工技术对金属化部分进行有选择的去除，故可形成细微立体的导电线路；由于采用电镀技术加厚，因此线路层表面平整光滑；本发明制备方法重复性好，成本低，产品结构精细，散热性好，布线精度高，可实现裸晶的直接贴装，产品在微电子封装领域具有广阔的应用前景。
文档编号H01L21/48GK103094126SQ20131001531
公开日2013年5月8日 申请日期2013年1月16日 优先权日2013年1月16日
发明者吴朝晖, 刘浩, 夏浩东, 吴乐海 申请人:东莞市凯昶德电子科技股份有限公司