专利名称：实现浅沟道隔离的工艺方法
技术领域：
本发明涉及半导体集成电路及其制造领域，特别涉及一种实现浅沟道隔离的工艺方法。
背景技术：
近年来，随着半导体集成电路制造技术的发展，芯片中所含元件的数量不断增加，元件的尺寸也因集成度的提升而不断地缩小。然而，无论元件尺寸如何缩小化，在芯片中各个元件之间仍必须有适当得绝缘或隔离，才能得到良好的元件性质。这方面的技术一般称为元件隔离技术(Device Isolation Technology),其主要目的是在各元件之间形成隔离物，并且在确保良好隔离效果的情况下，尽量缩小隔离物的区域，以空出更多的芯片面积来容纳更多的元件。在各种元件隔离技术中，局部硅氧化方法(L0C00S)和浅沟道隔离区(ShallowTrench, STI)制造过程是最常被采用的两种技术，尤其后者具有隔离区域小和完成后仍保持基本平坦性等优点，更是近年来颇受重视的半导体制造技术。浅沟道隔离区是0.25um以下半导体技术采用的通用隔离方法，这种隔离的优点是隔离效果好，而且占用面积小。传统的形成STI隔离层的主要工艺步骤包括:参考图la，在硅衬底100上覆盖一层氧化硅101，之后形成氮化硅层102 ;参考图lb，经过曝光与刻蚀，在氮化硅层102、氧化硅101以及硅衬底100中形成浅沟道隔离凹槽103 (STITrench);参考图lc，使用化学气相沉积(CVD)工艺沉积隔离材料104，填充浅沟道隔离凹槽103，同时保证凹槽中没有不合规格的气泡；参考图ld，通过化学机械研磨(CMP)工艺去除氮化硅层102上多余的隔离材料104 ;此时STI区形成。然而，浅沟道隔离工艺尺寸越来越小，使得浅沟道隔离凹槽103的深宽比不断变大，传统的STI工艺填充隔离材料104时易在浅沟道隔离凹槽103中形成孔隙，最后进行化学机械研磨工艺后，孔隙被研磨为孔洞，在后续的沉积制程中被填充其他杂质，从而造成浅沟道隔离短路，大大降低浅沟道隔离的隔离特性。为了解决上述问题，不断有更好的新材料来提高化学气相沉积能力:比如在半导体技术进入65nm节点后，填充能力更好的高深宽比工艺(HARP)薄膜在业界广泛使用。但是随着技术节点的缩小，特别是进入22nm以下的节点后，可以选用的新材料越来越少，这就需要应用更好的方法来提高其填孔能力。
发明内容
本发明的目的在于提供一种实现浅沟道隔离的工艺方法，使得化学气相沉积工艺在相同的条件下可以填充更小尺寸的隔离层而不需要引进填充能力更好的新材料，降低了其深宽比，减小化学气相沉积工艺的负担。本发明的技术方案是一种浅沟道隔离的工艺方法，包括以下步骤:提供一半导体衬底，并在所述半导体衬底上覆盖第一氧化层；进行曝光与刻蚀工艺，以在所述第一氧化层与半导体衬底中形成第一浅沟道隔离凹槽；沉积第一隔离层，所述第一隔离层填满所述第一浅沟道隔离凹槽；进行第一次平坦化，对所述第一隔离层实施平坦化处理并且不露出第一氧化层；进行湿法刻蚀，去除剩余的第一隔离层与所述第一氧化层；在所述半导体衬底上依次覆盖第二氧化层和氮化层；进行曝光与刻蚀工艺，刻蚀部分所述氮化层，以形成第二浅沟道隔离凹槽，所述第二浅沟道隔离凹槽与所述第一浅沟道隔离凹槽一一对应且相互对准；沉积第二隔离层；进行第二次平坦化，对所述第二隔离层实施平坦化处理，形成浅沟道隔离。进一步的，所述第一氧化层和第二氧化层的材质为氧化硅，所述氮化层的材质为
氮化硅。进一步的，所述第一隔离层和第二隔离层的材质为氧化硅。进一步的，所述第一隔离层和第二隔离层采用化学气相沉积法形成，并且沉积后凹槽中没有不合规格的气泡。进一步的，在进行第一次平坦化和第二次平坦化的步骤中，均采用化学机械研磨法。进一步的，在进行第一次平坦化之后，所述第一氧化层上剩余的第一隔离层厚度为50埃 600埃。进一步的，在形成第二浅沟道隔离的步骤和形成第一浅沟槽隔离的步骤中，使用相同的掩模板进行曝光。进一步的，在所述半导体衬底上沉积第二隔离层的步骤之前还包括，采用湿法刻蚀扩大所述第二浅沟道隔离凹槽的宽度。与现有技术相比，本发明具有以下优点:1、本发明通过在形成氮化层的步骤之前，先形成第一浅沟槽隔离凹槽，相比于现有技术，降低了第一隔离层填充的第一浅沟道隔离凹槽时的深宽比，从而提高了填充能力，实现较佳的隔离效果，并降低工艺制作成本；2、在第一次平坦化步骤中对第一隔离层实施平坦化时不露出第一氧化层，保留部分第一隔离层的厚度，能够防止平坦化步骤对半导体衬底的损伤，其后用湿法均匀的去除半导体衬底上的第一氧化层与第一隔离层，保证了半导体衬底表面平坦度的同时，避免了半导体衬底可能的损伤，从而可以在一定的范围下提高平坦化工艺的水平；3、本发明所述工艺过程方法简单，可以与传统浅沟道隔离相关工艺相融，无需引用新材料，就能实现较好的浅沟槽隔离，进而可以维持现有化学机械研磨、化学气相沉积等设备的使用技术的节点范围，并在相同的设备可以应用于更低节点技术生产，减小设备的更新频率。
图1a Id为现有技术中实现浅沟道隔离的制作过程的结构示意图。图2为本发明一实施例中浅沟道隔离的制作过程流程图。图3a 3i为本发明一实施例中浅沟道隔离的制作过程的结构示意图。
具体实施例方式为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。本发明的核心思想是:通过在形成氮化层的步骤之前先形成第一浅沟槽隔离凹槽，减小了沉积的深度，在相同的工艺条件下不需要引进新材料就可以提高浅沟道隔离凹槽的填充能力；用湿法处理第一次平坦化之后半导体衬底上剩余的第一隔离层和第一氧化层，保证平坦度的同时避免了半导体衬底的损伤。图2为本发明一实施例中浅沟道隔离的制作过程流程图，如图2所示，本发明提出一种实现浅沟道隔离的工艺方法，包括以下步骤:步骤SOl:提供一半导体衬底，并在所述半导体衬底上覆盖第一氧化层；步骤S02:进行曝光与刻蚀工艺，以在所述第一氧化层与半导体衬底中形成第一浅沟道隔离凹槽；步骤S03:沉积第一隔离层，所述第一隔离层填满所述第一浅沟道隔离凹槽；步骤S04:进行第一次平坦化，对所述第一隔离层实施平坦化处理并且不露出第
一氧化层；步骤S05:进行湿法刻蚀，去除剩余的第一隔离层与所述第一氧化层；步骤S06:在所述半导体衬底上依次覆盖第二氧化层和氮化层；步骤S07:进行曝光与刻蚀工艺，刻蚀部分所述氮化层，以形成第二浅沟道隔离凹槽，所述第二浅沟道隔离凹槽与所述第一浅沟道隔离凹槽一一对应且相互对准；步骤S08:沉积第二隔离层；步骤S09:进行第二次平坦化，对所述第二隔离层实施平坦化处理，形成浅沟道隔离。图3a 3i为本发明一实施例中浅沟道隔离制作过程的结构示意图，请参考图2所示，并结合图3a 图3i，详细说明本发明提出所述实现浅沟道隔离的工艺方法:在步骤SOl中，提供半导体衬底200，并在半导体衬底200上覆盖第一氧化层201，形成图3a所示的结构。在本实施例中所述半导体衬底200可以是硅衬底、锗硅衬底或绝缘体上硅(SOI)，或本领域技术人员公知的其他半导体衬底。所述第一氧化层201可以采用热氧化法形成、常压化学气相沉积法或低压化学气相沉积法沉积而成。在步骤S02中，进行曝光与刻蚀工艺，在所述第一氧化层201与半导体衬底200中形成第一浅沟道隔离凹槽202，形成如图3b所示的结构。所述第一浅沟道隔离凹槽202的深度可以根据器件的结构、工艺要求以及设备工艺条件等确定，其中所述第一浅沟道隔离凹槽202较佳的深度为3000 A 6000 A在步骤S03中，在所述第一浅沟道隔离凹槽202中沉积第一隔离层203，形成如图3c的结构；所述第一隔离层203填满所述第一浅沟道隔离凹槽202。在本实施例中所述第一隔离层203的材料为氧化硅。在其他实施例中可以根据应用或设备配置进行变通，比如ON (二氧化硅-氮化硅)或者ONO (二氧化硅-氮化硅-二氧化硅)结构等。在步骤S04中，第一次平坦化，对所述第一隔离层203实施平坦化，去除半导体衬底表面大部分的第一隔离层203，停留在接近半导体衬底部分厚度的第一隔离层上，形成如图3d所示的结构；平坦化步骤中预留的第一隔离层203可以通过设定一定的研磨时间、设定对应的终点探测或设定对应的终点探测和相应的时间区间等工艺方法来控制厚度。所述平坦化步骤采用化学机械研磨法，所述预留第一隔离层厚度为50A到600A,例如
100A.200A, 300A、400A、500A，其中较佳的厚度为 200A。在步骤S05中，进行湿法刻蚀，去除剩余的第一隔离层203与所述第一氧化层201,直至停留在所述半导体衬底200表面,形成图3e所示的结构。湿法代替过研磨(OverPolish:CMP专业术语，即为了保证CMP完全去除掉表面多余材料，多研磨一定的时间)，在保证衬底表面平坦度的同时，也避免了半导体衬底200可能的损伤。在步骤S06中，在上述半导体衬底200上依次形成第二氧化层204和氮化层205 ；如图3f所示，半导体衬底200完全由第二氧化层204覆盖，本实施例中，所述第二氧化层204可以采用氧化硅，所述氮化层205可以为氮化硅层，厚度可以由具体的工艺条件决定。在步骤S07中，对所述氮化层205进行曝光与刻蚀处理，形成第二浅沟道隔离凹槽206;如图3g所示。其中，所述第二浅沟道隔离凹槽206与所述第一浅沟道隔离凹槽202相互对准。并且，在形成第二浅沟道隔离凹槽的步骤和形成第一浅沟道隔离的步骤中，使用相同的掩膜板进行曝光；然后，湿法工艺(Wet etch)扩大所述第二浅沟道隔离凹槽206的宽度。在步骤S08中，在所述半导体衬底200上沉积第二隔离层207，形成如图3h所示的结构。所述第二隔离层207填满所述第二浅沟道隔离凹槽206 ;在本实施例中沉积第一隔离层203和第二隔离层207的方法可以采用化学气相沉积，例如高密度等离子体化学气相沉积(HDPCVD)、电子回旋加速共振(ECR)等离子体化学气相沉积或常压化学气相沉积，或本领域技术人员公知的其他技术方法。所述第二隔离层207的材质与第一隔离层203材质相同，形成方法也相同。在步骤S09中，第二次平坦化，对所述隔离层207实行平坦化，形成如图3i的结构，位置相互对准的第一隔离层203、第二氧化层204与第二隔离层207共同组成一浅沟道隔离。所述第二次平坦化步骤采用化学机械研磨法。综上所述，本发明通过在形成氮化层的步骤之前，先形成第一浅沟槽隔离凹槽，相比于现有技术，降低了第一隔离层填充的第一浅沟道隔离凹槽的深宽比，从而提高了填充能力，实现较佳的隔离效果，并降低工艺制作成本；在第一次平坦化步骤中对第一隔离层实施平坦化时不露出第一氧化层，保留部分第一隔离层的厚度，能够防止平坦化步骤对半导体衬底的损伤，其后用湿法均匀的去除半导体衬底上的第一氧化层与第一隔离层，保证了半导体衬底表面平坦度的同时，避免了半导体衬底可能的损伤，从而可以在一定的范围下提高平坦化工艺的水平；本发明所述工艺过程方法简单，可以与传统浅沟道隔离相关工艺相融，无需引用新材料，就能实现较好的浅沟槽隔离，进而可以维持现有化学机械研磨、化学气相沉积等设备的使用技术的节点范围，并在相同的设备可以应用于更低节点技术生产，减小设备的更新频率。上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
权利要求
1.一种实现浅沟道隔离的工艺方法，其特征在于，包括以下步骤: 提供一半导体衬底，并在所述半导体衬底上覆盖第一氧化层； 进行曝光与刻蚀工艺，以在所述第一氧化层与半导体衬底中形成第一浅沟道隔离凹槽； 沉积第一隔离层，所述第一隔离层填满所述第一浅沟道隔离凹槽； 进行第一次平坦化，对所述第一隔离层实施平坦化处理并且不露出第一氧化层； 进行湿法刻蚀，去除剩余的第一隔离层与所述第一氧化层； 在所述半导体衬底上依次覆盖第二氧化层和氮化层； 进行曝光与刻蚀工艺，刻蚀部分所述氮化层，以形成第二浅沟道隔离凹槽，所述第二浅沟道隔离凹槽与所述第一浅沟道隔离凹槽一一对应且相互对准； 沉积第二隔离层； 进行第二次平坦化，对所述第二隔离层实施平坦化处理，形成浅沟道隔离。
2.如权利要求1所述的实现浅沟道隔离的工艺方法，其特征在于，所述第一氧化层和第二氧化层的材质为氧化硅，所述氮化层的材质为氮化硅。
3.如权利要求1所述的实现浅沟道隔离的工艺方法，其特征在于，所述第一隔离层和第二隔离层的材质为氧化硅。
4.如权利要求3所述的实现浅沟道隔离的工艺方法，其特征在于，所述第一隔离层和第二隔离层采用化学气相沉积法形成。
5.如权利要求1所述的实现浅沟道隔离的工艺方法，其特征在于，在进行第一次平坦化和第二次平坦化的步骤中，均采用化学机械研磨法。
6.如权利要求1所述的实现浅沟道隔离的工艺方法，其特征在于，在进行第一次平坦化之后，所述第一氧化层上剩余的第一隔离层厚度为50埃 600埃。
7.如权利要求1至6中任意一项所述的实现浅沟道隔离的工艺方法，其特征在于，在形成第二浅沟道隔离凹槽的步骤和形成第一浅沟槽隔离凹槽的步骤中，使用相同的掩模板进行曝光。
8.如权利要求1至6中任意一项所述的实现浅沟道隔离的工艺方法，其特征在于，在所述半导体衬底上沉积第二隔离层的步骤之前还包括，采用湿法刻蚀扩大所述第二浅沟道隔离凹槽的宽度。
全文摘要
本发明提供了一种实现浅沟道隔离的工艺方法，包括在半导体衬底上覆盖第一氧化层，并形成第一浅沟道隔离凹槽，沉积第一隔离层填充所述第一浅沟道隔离凹槽，对第一隔离层实施平坦化并且不露出第一氧化层，湿法刻蚀去除剩余的第一隔离层与第一氧化层，依次覆盖第二氧化层和氮化层，刻蚀所述氮化层形成第二浅沟道隔离凹槽。通过两次隔离材料的填充降低了凹槽深宽比，在相同的工艺条件下不需要引进新材料就可以提高浅沟道隔离凹槽的填充能力，同时采用的湿法刻蚀去除第一隔离层保证平坦度的同时避免了对半导体衬底可能的损伤。
文档编号H01L21/762GK103208454SQ201310085158
公开日2013年7月17日 申请日期2013年3月15日 优先权日2013年3月15日
发明者白英英, 张守龙, 张冬芳, 陈玉文 申请人:上海华力微电子有限公司