在载体上形成累积式互连结构用于在中间阶段的测试的半导体装置及方法
【专利摘要】在载体上形成累积式互连结构用于在中间阶段的测试的半导体装置及方法。一种半导体装置，具有形成于载体上的第一互连结构。在测试第一互连结构为已知良好之后，将半导体小片设置在第一互连结构上。半导体小片为已知良好小片。在第一互连结构上形成诸如凸起或钉头凸起的竖直互连结构。离散型半导体装置设置在第一互连结构或第二互连结构上。密封剂沉积于半导体小片、第一互连结构和竖直互连结构上。密封剂的一部分被去除，以露出竖直互连结构。第二互连结构形成于密封剂上且电性连接于竖直互连结构。第一互连结构或第二互连结构包括具有嵌入的玻璃布、玻璃丝网、填料或纤维的绝缘层。
【专利说明】在载体上形成累积式互连结构用于在中间阶段的测试的半导体装置及方法
[0001]主张国内优先权
本申请主张2012年9月14日提交的美国临时申请N0.61/701，366的权益，该美国临时申请通过参引的方式并入本文。
[0002]相关申请的交叉引用
本申请涉及序列号(TBD)、代理人卷号为2515.0408、名称为“Semiconductor Deviceand Method of Forming Dual-Sided Interconnect Structures in Fo-WLCSP，，的美国专利申请。本申请还涉及序列号(TBD)、代理人卷号为2515.0427、名称为“SemiconductorDevice and Method of Forming Dual-Sided Interconnect Structures in Fo-WLCSP，，的美国专利申请。
【技术领域】
[0003]本发明总的涉及半导体装置，并且更具体地，涉及在载体上形成累积式(build-up)互连结构以用于中间阶段的测试的半导体装置和方法。
【背景技术】
[0004]半导体装置常用于现代的电子产品。半导体装置在电子部件的数量和密度上不同。离散型半导体装置通常含有一种类型的电子部件，例如发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器以及功率金属氧化物半导体场效应晶体管(MOSFET)。集成式半导体装置一般含有数百个至数百万个电子部件。集成式半导体装置的示例包括微控制器、微处理器、电荷耦合装置(CXD)、太阳能电池、以及数字微镜装置(DMD)。
[0005]半导体装置执行广泛的功能，例如信号处理、高速计算、发送和接收电磁信号、控制电子装置、将太阳光转化成电力、以及产生用于电视显示的视觉投影。半导体装置在娱乐、通信、功率转换、网络、计算机和消费产品等领域中使用。半导体装置也在军事应用、航空、汽车、工业控制器和办公设备中使用。
[0006]半导体装置利用半导体材料的电子特性。半导体材料的结构允许通过施加电场或基电流或通过掺杂处理来操控其导电性。掺杂将杂质引入到半导体材料中，以操控和控制半导体装置的导电性。
[0007]半导体装置包含有源电子结构和无源电子结构。包括双极晶体管和场效应晶体管的有源结构控制电流的流动。通过改变掺杂水平以及对电场或基极电流的施加水平，晶体管或促进或限制电流的流动。包括电阻器、电容器和电感器的无源结构形成执行多种电子功能所需的电压和电流之间的关系。有源结构和无源结构电性连接以形成电路，所述电路使得半导体装置能够执行高速操作和其它有用的功能。
[0008]半导体装置通常使用两个复合制造工艺来制造，即前端制造和后端制造，前端制造和后端制造各自可能涉及数百个步骤。前端制造涉及在半导体晶圆的表面上形成多个小片。每个半导体小片一般是相同的并且包含通过将有源部件与无源部件电性连接而形成的电路。后端制造涉及从完成的晶圆上分割出各个半导体小片并且对小片进行封装以提供结构支承支承和环境隔离。如在本文中使用的术语“半导体小片”指的是词语的单数和复数两种形式，因而据此可指的是单个半导体装置和多个半导体装置两者。
[0009]半导体制造的一个目标是生产较小的半导体装置。较小的装置一般消耗较少的电力，具有较高的性能，并且可更有效地生产。此外，较小的半导体装置具有较小的占位面积，这对于较小的终端产品是理想的。较小的半导体小片尺寸可通过对前端工艺的改进来实现，从而产生具有较小、较高密度的有源器件和无源部件的半导体小片。后端工艺可通过电性互连和封装材料方面的改进而产生具有较小占位面积的半导体装置封装件。
[0010]在安装在半导体封装件(例如，扇出型晶圆级芯片规模封装件(F0-WLCSP))中之前，可测试半导体小片为已知良好小片(KGD)。半导体封装件仍可能由于累积式互连结构中的缺陷而失败，导致KGD的损失。具有细小的行间距和多层结构的大于10乘10毫米(mm)的半导体封装件尺寸特别容易具有累积式互连结构中的缺陷。较大尺寸的Fo-WLCSP也经受翘曲缺陷。
【发明内容】
[0011]存在在将KGD安装在Fo-WLCSP中之前对累积式(build-up)互连结构进行测试的需要。因此，在一个实施例中，本发明是制造半导体装置的方法，该方法包括如下步骤:提供载体，在所述载体上形成第一互连结构，测试所述第一互连结构，在测试所述第一互连结构之后在所述第一互连结构上设置半导体小片，在所述第一互连结构上形成竖直互连结构，在所述半导体小片、第一互连结构、以及竖直互连结构上沉积密封剂，以及在所述密封剂上形成第二互连结构并且电性耦合到所述竖直互连结构。
[0012]在另一个实施例中，本发明是制造半导体装置的方法，该方法包括如下步骤:形成第一已知良好互连结构，在所述第一已知良好互连结构上设置半导体小片，在所述半导体小片和第一已知良好互连结构上沉积密封剂，以及于所述密封剂上形成第二互连结构。
[0013]在另一个实施例中，本发明是制造半导体装置的方法，该方法包括如下步骤:提供第一互连结构，在所述第一互连结构上形成竖直互连结构，提供第二互连结构，在所述第二互连结构上设置所述第一互连结构，在所述第一互连结构或第二互连结构上设置半导体小片，以及在所述半导体小片上沉积密封剂。
[0014]在另一个实施例中，本发明是半导体装置，其包括第一已知良好第一互连结构和设置在所述第一已知良好第一互连结构上的半导体小片。密封剂设置在所述半导体小片和第一已知良好互连结构上。第二互连结构形成在所述密封剂上。
【专利附图】
【附图说明】
[0015]图1示出了印刷电路板(PCB)，该PCB具有安装于其表面的不同类型的封装件；
图2a-2c示出了安装于PCB的代表性半导体封装件的进一步的细节；
图3a_3c示出了具有被锯切切割道分开的多个半导体小片的半导体晶圆；
图4a_4i示出了在载体上形成顶部和底部累积式互连结构以用于在中间阶段的测试的过程；
图5示出了具有设置在顶部与底部累积式互连结构之间的钉头凸起(stud bump)的Fo-WLCSP ；
图6a-6f示出了在载体上形成顶部和底部累积式互连结构以用于在中间阶段的测试的另一个过程；
图7a-7d示出了安装于第二累积式互连结构的第一累积式互连结构；
图8示出了具有顶部和底部累积式互连结构的Fo-WLCSP，以及安装于顶部累积式互连结构的半导体小片；
图9a-9b示出了安装于第二累积式互连结构的第一累积式互连结构的另一种类型；以
及
图10示出了 PoP，其包括具有设置在顶部与底部累积式互连结构之间的凸起的Fo-WLCSPo
【具体实施方式】
[0016]在以下描述中参照附图在一个或多个实施例中描述本发明，在附图中，相同的标号表示相同或相似的元件。尽管依据实现本发明的目的的最佳模式来描述本发明，但本领域技术人员将认识到，本发明意在涵盖可被包括在如由所附权利要求及其等同形式限定的本发明的精神和范围内的替代、修改和等同形式，其中，所提到的所附权利要求及其等同形式由以下公开内容和附图支持。
[0017]通常使用两个复合制造工艺来制造半导体装置:前端制造和后端制造。前端制造涉及在半导体晶圆的表面上形成多个小片。晶圆上的每个小片包含有源电子部件和无源电子部件，对该有源电子部件和无源电子部件进行电性连接以形成功能性电路。诸如晶体管和二极管的有源电子部件具有控制电流的流动的能力。诸如电容器、电感器和电阻器的无源电子部件建立起执行电路功能所必需的电压和电流之间的关系。
[0018]无源部件和有源部件通过包括掺杂、沉积、光刻、蚀刻以及平坦化的一系列工艺步骤形成于半导体晶圆的表面上。掺杂通过诸如离子植入或热扩散等技术将杂质引入到半导体材料中。掺杂工艺通过响应于电场或基电流动态地改变半导体材料的导电性来修改有源装置中的半导体材料的导电性。晶体管包含具有变化的掺杂类型和程度的区域，这些区域根据需要布置成使得晶体管能够基于对电场或基电流的应用而促进或限制电流的流动。
[0019]有源部件和无源部件通过具有不同电特性的材料层来形成。所述层可通过部分地由被沉积的材料的类型确定的各种沉积技术来形成。例如，薄膜沉积可涉及化学气相沉积(CVD)、物理气相沉积(PVD)、电镀以及无电镀工艺。每个层通常被图案化以形成具有有源部件、无源部件、或部件之间的电性连接的部分。
[0020]后端制造指的是将完成的晶圆切割或分割成各个半导体小片然后封装半导体小片用于结构支承和环境隔离。为了分割出半导体小片，沿着被称为划片区或锯切切割道的晶圆非功能性区域对晶圆进行刻线并使晶圆断开。使用激光切割工具或锯条对晶圆进行分害I]。在分割之后，将各个半导体小片安装到封装基板，该封装基板包括用于与其它系统部件互连的引脚或接触焊垫。然后将形成于半导体小片上的接触焊垫连接到封装件内的接触焊垫。可以焊料凸起、钉头凸起、导电膏或引线键合形成电性连接。将密封剂或其它模制材料沉积在封装件上以提供物理支承和电隔离。然后将完成的封装件插入到电子系统中，并使半导体装置的功能性对其它系统部件可用。[0021]图1示出了具有芯片载体基板或印刷电路板(PCB) 52的电子装置50，该PCB 52具有安装在其表面上的多个半导体封装件。电子装置50可具有一种类型的半导体封装件或多种类型的半导体封装件，这取决于应用。为了示例的目的，在图1中示出了不同类型的半导体封装件。
[0022]电子装置50可以是使用半导体封装件来执行一个或多个电性功能的独立系统。可替代地，电子装置50可以是较大系统的子部件。例如，电子装置50可以是蜂窝电话、个人数字助理(PDA)、数字视频摄像机(DVC)、或其它电子通信装置的一部分。可替代地，电子装置50为可插入到计算机中的显卡、网络接口卡或其它信号处理卡。半导体封装件可以包括微处理器、存储器、专用集成电路(ASIC)、逻辑电路、模拟电路、RF电路、离散型装置、或其它半导体小片或电子部件。小型化和重量减轻对于产品被市场接受是必需的。必须减小半导体装置之间的距离以实现较高的密度。
[0023]在图1中，PCB 52提供了用于安装在PCB上的半导体封装件的结构支承和电性互连的一般基板。导电信号迹线54被使用蒸发、电镀、无电镀、丝网印刷、或其它合适的金属沉积工艺形成在PCB 52的表面上或层内。信号迹线54提供半导体封装件、安装部件以及其它外部系统部件中的每一个之间的电通信。迹线54还向每个半导体封装件提供电力和接地连接。
[0024]在一些实施例中，半导体装置具有两个封装级。第一级封装是用于将半导体小片机械且电性地附接到中间载体的技术。第二级封装涉及将中间载体机械且电性地附接到PCB0在其它实施例中，半导体装置可仅仅具有第一级封装，在这种情况下，小片被直接机械且电性地安装到PCB。
[0025]为了示例的目的，在PCB 52上示出了若干类型的第一级封装，包括键合引线封装件56和倒装片58。另外，若干类型的第二级封装示出为安装在PCB 52上，第二级封装包括球状引脚栅格阵列(BGA)60、凸起芯片载体(BCC)62、双列直插式封装(DIP)64、栅格阵列(LGA)66、多芯片模块(MCM)68、四方扁平无引线封装(QFN) 70以及四方扁平封装72。根据系统要求，配置有第一级封装样式和第二级封装样式的任何组合以及其它电子部件的半导体封装件的任何组合都可连接到PCB 52。在一些实施例中，电子装置50包括单个附接的半导体封装件，而其它实施例需要多个互连封装件。通过在单个基板上组合一个或多个半导体封装件，制造商可将预先制造的部件结合到电子装置和系统中。由于半导体封装件包括复杂的功能性，所以电子装置可使用较少的昂贵部件和流线化制造工艺来制造。产生的装置不太可能出现故障并且制造起来不太昂贵，由此对消费者产生较低成本。
[0026]图2a_2c示出了示例性半导体封装件。图2a示出了安装在PCB 52上的DIP 64的进一步的细节。半导体小片74包括包含模拟电路或数字电路的有源区域，所述模拟电路或数字电路实施为形成于小片内并且根据该小片的电性设计被电性互连的有源装置、无源装置、导电层、以及介电层。例如，电路可以包括形成于半导体小片74的有源区域内的一个或多个晶体管、二极管、电感器、电容器、电阻器、以及其它电路元件。接触焊垫76是一个或多个诸如铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)或银(Ag)的导电材料层，并且被电性连接到形成于半导体小片74内的电路元件。在DIP 64的组装期间，使用金-硅共晶层或诸如热环氧或环氧树脂的胶粘材料将半导体小片74安装到中间载体78。封装件本体包括诸如聚合物或陶瓷的绝缘封装材料。导体引线80和键合导线82提供半导体小片74与PCB52之间的电性互连。密封剂84沉积在封装件上，用于通过防止水分和颗粒进入封装件内以及污染半导体小片74或键合引线82来保护环境。
[0027]图2b示出了安装在PCB 52上的BCC 62的进一步的细节。使用底部填充或环氧树脂胶粘材料92将半导体小片88安装在载体90上。键合引线94提供接触焊垫96和98之间的第一级封装互连。模制化合物或密封剂100沉积在半导体小片88和键合引线94上，以提供对装置的物理支承和电隔离。接触焊垫102使用诸如电镀或无电镀的合适的金属沉积工艺形成于PCB 52的表面上，以防止氧化。接触焊垫102电性连接于PCB 52中的一个或多个导电信号迹线54。凸起104形成在BCC 62的接触焊垫98与PCB 52的接触焊垫102之间。
[0028]在图2c中，半导体小片58利用倒装片式第一级封装被面向下地安装于中间载体106。半导体小片58的有源区域108包含模拟或数字电路，所述模拟或数字电路实施为根据小片的电性设计而形成的有源装置、无源装置、导电层和介电层。例如，电路可以包括有源区域108内的一个或多个晶体管、二极管、电感器、电容器、电阻器，以及其它电路元件。半导体小片58通过凸起110电性且机械地连接于载体106。
[0029]BGA 60被使用凸起112通过BGA式第二级封装电性且机械地连接到PCB 52。半导体小片58通过凸起110、信号线114以及凸起112电性连接于PCB 52中的导电信号迹线54。模制化合物或密封剂116沉积在半导体小片58和载体106上，以提供对装置的物理支承和电隔离。倒装片式半导体装置提供从半导体小片58上的有源装置到PCB 52上的导电轨道的短导电路径，以减小信号传播距离，降低电容，并且提高总的电路性能。在另一个实施例中，半导体小片58可以在没有中间载体106的情况下使用倒装片式第一级封装直接机械且电性地连接到PCB 52。
[0030]图3a示出了具有用于结构支承的诸如硅、锗、砷化镓、磷化铟或碳化硅的基础基板材料122的半导体晶圆120。多个半导体小片或部件124形成于由非有源、小片间晶圆区域或如上所述的锯切切割道126分离的晶圆120上。锯切切割道126提供将半导体晶圆120分割成各个半导体小片124的切割区域。
[0031]图3b不出了半导体晶圆120的一部分的横截面视图。每个半导体小片124都具有背表面128和包含模拟或数字电路的有源表面130，该模拟或数字电路实施为形成于小片内并且根据小片的电性设计和功能被电性互连的有源装置、无源装置、导电层以及介电层。例如，电路可以包括一个或多个晶体管、二极管、以及形成于有源表面130内以实现模拟电路或数字电路的其它电路元件，诸如数字信号处理器(DSP)、ASIC、存储器或其它信号处理电路。半导体小片124还可以包含用于RF信号处理的诸如电感器、电容器和电阻器的集成无源装置(IPD)。
[0032]导电层132被使用PVD、CVD、电镀、无电镀工艺或其它合适的金属沉积工艺形成在有源表面130上。导电层132可为Al、Cu、Sn、N1、Au、Ag或其它合适的导电材料的一个或多个层。导电层132操作为电性连接到有源表面130上的电路的接触焊垫。导电层132可形成为距半导体小片124的边缘第一距离并排设置的接触焊垫，如图3b中所示。可替代地，导电层132可形成为多排偏移的接触焊垫，使得第一排接触焊垫设置成与小片的边缘相距第一距离，并且与第一排交替的第二排接触焊垫设置成与小片的边缘相距第二距离。
[0033]绝缘或钝化层134被使用PVD、CVD、印刷、旋转涂覆、喷涂、烧结或热氧化来形成于有源表面130和导电层132上。绝缘层134包含二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二钽(Ta2O5)、三氧化二铝(Al2O3)或其它具有类似的绝缘和结构特性的材料的一个或多个层。通过穿过图案化光刻胶层的激光直接烧蚀(LDA)或蚀刻工艺去除绝缘层134的一部分，以露出导电层132。
[0034]使用PVD、CVD、印刷、旋转涂覆、喷涂、烧结或热氧化来将绝缘或钝化层136形成于导电层132和绝缘层134上。绝缘层136包含Si02、Si3N4、Si0N、Ta205、Al2O3或其它具有类似的绝缘和结构特性的材料的一个或多个层。通过穿过图案化光刻胶层的LDA或蚀刻工艺去除绝缘层136的一部分，以露出导电层132。
[0035]使用蒸发、电镀、无电镀、球状物滴落、或丝网印刷工艺来将导电凸起材料沉积在导电层132上。凸起材料可为Al、Sn、N1、Au、Ag、铅(Pb)、B1、Cu、焊料、和这些材料的组合、具有可选的助溶(flux)溶液。例如，凸起材料可为共晶Sn/Pb、闻铅焊料、或无铅焊料。使用合适的附接或键合工艺来将凸起材料键合到导电层132。在一个实施例中，通过将材料加热到其熔点以上而使凸起材料重新流动，以形成球状物或凸起138。在一些应用中，使凸起138再次重新流动以改善与导电层132的电性接触。在一个实施例中，凸起138形成于具有润湿层、势垒层和胶粘层的UBM上。凸起还可被压缩键合或热压缩键合于导电层132。凸起138代表了可形成于导电层132上的互连结构的一种类型。互连结构还可以使用钉头凸起、微小凸起或其它电性互连。
[0036]在图3c中，使用锯条或激光切割工具139通过锯切切割道126将半导体晶圆120切割成各个半导体小片124。
[0037]图4a_4i与图1和图2a_2c相关地不出了在载体上形成顶部和底部累积式互连结构的过程，以便在中间阶段进行测试。图4a示出了包含用于结构支承的诸如硅、聚合物、氧化铍、玻璃或其它合适的低成本的刚性材料的牺牲性或可重新使用的基材的载体或临时基板140的一部分的横截面视图。界面层或双边带142形成于载体140上，作为临时胶粘键合膜、蚀刻停止层或热释放层。载体140可被部分地激光开槽，用于后续的累积式互连结构和封装工艺中的应力释放。载体140具有足以在累积式互连形成期间容纳多个半导体小片的尺寸。
[0038]使用PVD、CVD、印刷、层压、旋转涂覆、喷涂、烧结或热氧化来将绝缘或钝化层144形成于载体140的界面层142上。绝缘层144包含Si02、Si3N4、Si0N、Ta205、Al203、二氧化铪(HfO2)、苯并环丁烯(BCB)、聚酰亚胺(PI)、聚苯并噁唑(PBO)或其它具有类似的结构和介电特性的材料的一个或多个层。在一个实施中，绝缘层144包括诸如E-玻璃布、T-玻璃布、Al2O3或硅石填料的玻璃布、玻璃丝网(glass cross)、填料或纤维，用于加强的弯曲强度。
[0039]使用图案化和诸如溅射、电镀、无电镀或铜薄片层压的金属沉积工艺来将导电层146形成于绝缘层144上。导电层146可为Al、Cu、Sn、N1、Au、Ag或其它合适的导电材料的一个或多个层。可替代地，绝缘层144和导电层146——其中在绝缘层144下可选地形成有Cu层——共同提供层压在载体140上的RCC带或预浸片。导电层146在图案化之前被以可选的蚀刻变薄工艺图案化。
[0040]使用PVD、CVD、印刷、层压、旋转涂覆、喷涂、烧结或热氧化来将绝缘或钝化层148形成于绝缘层144和导电层146上。绝缘层148包含Si02、Si3N4, SiON, Ta2O5, Al2O3、具有或不具有填料或纤维的聚合物介电保护层、或其它具有类似的绝缘和结构特性的材料的一个或多个层。使用激光149通过LDA去除绝缘层148的一部分，以露出导电层146。可替代地，通过蚀刻工艺穿过图案化的光刻胶层去除绝缘层148的一部分，以露出导电层146。在一个实施例中，绝缘层148包括诸如E-玻璃布、T-玻璃布、Al2O3或硅石填料额的玻璃布、玻璃丝网、填料或纤维，用于加强的弯曲强度。
[0041]在图4b中，使用图案化和诸如溅射、电镀和无电镀的金属沉积工艺来将导电层或重新分布层(RDL) 150形成于导电层146和绝缘层148上。导电层150可为Al、Cu、Sn、N1、Au、Ag或其它合适的导电材料的一个或多个层。导电层150的一部分电性连接于导电层146。导电层150的其它部分可以是电性共用的或电隔离的，取决于半导体小片124的设计和功能。
[0042]使用PVD、CVD、印刷、层压、旋转涂覆、喷涂、烧结或热氧化来将绝缘或钝化层152形成于绝缘层148和导电层150上。绝缘层152包含Si02、Si3N4, SiON, Ta2O5, Al2O3、具有或不具有填料或纤维的聚合物介电保护层、或其它具有类似的绝缘和结构特性的材料的一个或多个层。使用激光154通过LDA去除绝缘层152的一部分，以露出导电层150。可替代地，通过蚀刻工艺穿过图案化的光刻胶层去除绝缘层152的一部分，以露出导电层150。
[0043]绝缘层144、148和152以及导电层146和150的组合构成了累积式互连结构156。在当前的中间阶段，即在安装半导体小片124之前，累积式互连结构156被通过打开的/短的探针或自动范围检查在晶圆级处被检查和测试为已知良好。可在取样位置处测试泄漏。
[0044]在图4c中，使用例如拾取与放置操作以朝向累积式互连结构定向的凸起138将来自图3c的半导体小片124安装于累积式互连结构156。凸起138被以冶金方式且电性耦合于导电层150。图4d示出了安装于累积式互连结构156的作为重新构成的晶圆的半导体小片124。半导体小片124为在安装于累积式互连结构156之前已经被测试过的K⑶。诸如具有填料的环氧树脂的底部填充材料158沉积在半导体小片124与累积式互连结构156之间。可替代地，底部填料可在小片的分割前作为非导电膏(NCP)或非导电膜(NCF)被施加在半导体小片124上。离散型半导体装置160也被使用导电膏162以冶金方式且电性耦合到导电层150。离散型半导体装置160可为电感器、电容器、电阻器、晶体管或二极管。
[0045]通过利用可选的焊料膏的球状物安装工艺将3D互连结构164形成于导电层150上。3D互连结构164包括诸如Cu或Al的内部导电合金凸起166以及诸如焊料合金SAC305、Cu、聚合物或塑料的保护层168。可替代地，使用蒸发、电镀、无电镀、球状物滴落或丝网印刷工艺将导电凸起材料沉积在导电层150上。凸起材料可为Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料和这些材料的组合、具有可选的助熔溶液。例如，凸起材料可以是共晶Sn/Pb、高铅焊料、或无铅焊料。使用合适的附接或键合工艺来将凸起材料键合到导电层150。在一个实施例中，通过将材料加热到其熔点以上而使凸起材料重新流动，以形成球状物或凸起。在一些应用中，使凸起再次重新流动以改善与导电层150的电性接触。凸起还可以压缩键合或热压缩键合到导电层150。
[0046]在图4e中，使用焊膏印刷、压缩模制、转移模制、液体密封剂模制、真空层压、旋转涂覆或其它合适的敷贴器来将密封剂或模制化合物170沉积在半导体小片124、累积式互连结构156和3D互连结构164上。密封剂170可为诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯、或具有合适的填料的聚合物的聚合物复合材料。密封剂170为不导电的，并且在环境方面保护半导体装置不受外部元件和污物的影响。[0047]在图4f中，密封剂170的一部分在研磨操作中被利用研磨器172去除，以使表面平坦化并减小密封剂的厚度及露出内部导电凸起166。还可使用化学蚀刻或CMP工艺来去除研磨操作产生的机械损坏并使密封剂170平坦化。图4g示出了研磨操作之后的组件。在研磨操作之后，半导体小片124的背表面128保持被密封剂170覆盖。可替代地，密封剂170的一部分被通过LDA或钻削去除，以露出内部导电凸起166。
[0048]在图4h中，使用PVD、CVD、印刷、层压、旋转涂覆、喷涂、烧结或热氧化来将可选的绝缘或钝化层178形成于密封剂170和3D互连结构164上。绝缘层178包含Si02、Si3N4,SiON, Ta2O5, Al2O3、具有或不具有填料或纤维的聚合物介电保护层、或其它具有类似的绝缘和结构特性的材料的一个或多个层。绝缘层178的一部分被通过LDA或蚀刻工艺穿过图案化的光刻胶层去除，以露出内部导电凸起166。
[0049]使用图案化和诸如溅射、电镀和无电镀的金属沉积工艺来将导电层或RDL 180形成于绝缘层178和内部导电凸起166上。导电层180可为Al、Cu、Sn、N1、Au、Ag或其它合适的导电材料的一个或多个层。导电层180的一部分电性连接于内部导电凸起166。导电层180的其它部分可以是电性共用的或电隔离的，取决于半导体小片124的设计和功能。
[0050]使用PVD、CVD、印刷、层压、旋转涂覆、喷涂、烧结或热氧化来将绝缘或钝化层182形成于绝缘层178和导电层180上。绝缘层182包含Si02、Si3N4, SiON, Ta2O5, Al2O3、具有或不具有填料或纤维的聚合物介电保护层、或其它具有类似的绝缘和结构特性的材料的一个或多个层。在一个实施中，绝缘层182包括嵌入的诸如E-玻璃布、T-玻璃布、A1203或硅石填料的玻璃布、玻璃丝网、填料、或纤维，用于加强的弯曲强度。使用激光184通过LDA去除绝缘层182的一部分，以露出导电层180。可替代地，通过蚀刻工艺穿过图案化的光刻胶层去除绝缘层182的一部分，以露出导电层180。
[0051]绝缘层178和182以及导电层180的组合构成了累积式互连结构186。但累积式互连结构186形成于载体140上但在与累积式互连结构156不同的时间形成，即在沉积密封剂170之后形成。在中间阶段，即在附加装置集成之前检查和测试累积式互连结构186为已知良好，见图10。
[0052]在图4i中，通过化学蚀刻、机械修整、化学机械平坦化(CMP)、机械研磨、热释放、UV光、激光扫描，或湿法剥离来去除载体140和界面层142，以露出绝缘层144。可在去除载体140之前将背面研磨带或支承载体施加到绝缘层182。通过LDA或蚀刻工艺穿过图案化的光刻胶层去除绝缘层144的一部分，以露出导电层146。
[0053]使用蒸发、电镀、无电镀、球状物滴落、或丝网印刷工艺将导电凸起材料沉积在导电层146上。凸起材料可为Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料和这些材料的组合、具有可选的助熔溶液。例如，凸起材料可为共晶Sn/Pb、高铅焊料、或无铅焊料。使用合适的附接或键合工艺来将凸起材料键合于导电层146。在一个实施例中，通过将材料加热到其熔点以上而使凸起材料重新流动，以形成球状物或凸起188。在一些应用中，使凸起188再次重新流动以改善与导电层146的电性接触。在一个实施例中，凸起188形成于具有润湿层、势垒层和胶粘层的UBM上。凸起还可压缩键合或热压缩键合于导电层146。凸起188代表了可形成于导电层146上的互连结构的一种类型。互连结构还可以使用键合引线、导电膏、钉头凸起、微小凸起或其它电性互连。
[0054]重新构成的晶圆或面板被分割成各个Fo-WLCSP 190单元。嵌入在Fo-WLCSP 190中的半导体小片124通过凸起138电性连接于累积式互连结构156和凸起188。累积式互连结构156在中间阶段，即在安装半导体小片124之前，通过打开的/短的探针或自动范围检查被检查并测试为已知良好。半导体小片124进一步通过内部导电凸起166电性连接于累积式互连结构186。累积式互连结构156和186关于密封剂170的相反的表面在不同的时间形成于载体140上。累积式互连结构186在附加装置集成之前被检查和测试为已知良好。
[0055]图5示出了与图4i类似的Fo-WLCSP 200的实施例，Fo-WLCSP 200具有嵌入的半导体小片124和设置在密封剂170内的钉头凸起202，钉头凸起202用于累积式互连结构156与累积式互连结构186之间的竖直互连。
[0056]图6a_6f示出了延续自图4b的另一个实施例，该实施例包括从与图3a类似的半导体晶圆分割并且具有背表面208和包含模拟电路或数字电路的有源表面210的半导体小片204，该模拟电路或数字电路实施为形成于小片内并且根据小片的电性设计和功能被电性互连的有源装置、无源装置、导电层，以及介电层。例如，电路可以包括形成于有源表面210内的一个或多个晶体管、二极管以及其它电路元件，以实施诸如DSP、ASIC、存储器或其它信号处理电路的模拟电路或数字电路。半导体小片204还可以包含诸如电感器、电容器和电阻器的IPD，用于RF信号处理。
[0057]在图6a中，使用PVD、CVD、电镀、无电镀工艺或其它合适的金属沉积工艺来将导电层212形成于有源表面210上。导电层212可为Al、Cu、Sn、N1、Au、Ag或其它合适的导电材料的一个或多个层。导电层212操作为电性连接于有源表面210上的电路的接触焊垫。
[0058]使用PVD、CVD、印刷、层压、旋转涂覆、喷涂、烧结或热氧化来将绝缘或钝化层214形成于有源表面210和导电层212上。绝缘层214包含Si02、Si3N4, SiON, Ta205、Al2O3或其它具有类似的绝缘和结构特性的材料的一个或多个层。通过LDA去除绝缘层214的一部分，以露出导电层212。
[0059]使用PVD、CVD、印刷、层压、旋转涂覆、喷涂、烧结或热氧化来将绝缘或钝化层216形成于绝缘层214和导电层212上。绝缘层216包含Si02、Si3N4、SiON、Ta205、Al2O3或其它具有类似的绝缘和结构特性的材料的一个或多个层。绝缘层216保护半导体小片204。可替代地，绝缘层214和216可为具有大于15微米(μπι)的厚度的相同的层。
[0060]使用拾取与放置操作以朝向累积式互连结构定向的背表面208将具有小片附接膜(DAF) 220的半导体小片204安装于累积式互连结构156。图6b示出了安装于累积式互连结构156的半导体小片204，其中DAF 220作为重新构成的晶圆。半导体小片204为已经在安装于累积式互连结构156之前被测试过的KGD。离散型半导体装置222也使用导电膏224被以冶金方式且电性稱合于导电层150。离散型半导体装置222可为电感器、电容器、电阻器、晶体管或二极管。
[0061]3D互连结构226形成于导电层150上。3D互连结构226包括诸如Cu或Al的内部导电合金凸起228以及诸如焊料合金SAC305、Cu、聚合物或塑料的保护层230。可替代地，使用蒸发、电镀、无电镀、球状物滴落、或丝网印刷工艺将导电凸起材料沉积于导电层150上。凸起材料可为Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料和这些材料的组合、具有可选的助熔溶液。例如，凸起材料可为共晶Sn/Pb、高铅焊料、或无铅焊料。使用合适的附接或键合工艺来将凸起材料键合到导电层150。在一个实施例中，通过将材料加热到其熔点以上而使凸起材料重新流动，以形成球状物或凸起。在一些应用中，使凸起再次重新流动以改善到导电层150的电性接触。凸起还可以压缩键合或热压缩键合到导电层150。
[0062]在图6c中，使用焊膏印刷、压缩模制、转移模制、液体密封剂模制、真空层压、旋转涂覆或其它合适的敷贴器来将密封剂或模制化合物234沉积在半导体小片204、累积式互连结构156和3D互连结构226上。密封剂234可为诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯，或具有合适的填料的聚合物的聚合物复合材料。密封剂234为不导电的并且在环境方面保护半导体装置不受外部元件和污物的影响。
[0063]在图6d中，在研磨操作中利用研磨器236去除密封剂234的一部分，以使表面平坦化并减小密封剂的厚度以及露出绝缘层216和内部导电凸起228。还可使用化学蚀刻或CMP工艺来去除研磨操作产生的机械损坏并使密封剂234平坦化。可替代地，通过LDA或钻削来去除密封剂234的一部分，以露出内部导电凸起228。绝缘层216被通过湿法化学剥离或LDA剥离，以露出导电层212。
[0064]在图6e中，使用PVD、CVD、印刷、层压、旋转涂覆、喷涂、烧结或热氧化来将绝缘或钝化层240形成于密封剂234和3D互连结构226上。绝缘层240包含Si02、Si3N4, SiON、Ta205、Al203、具有或不具有填料或纤维的聚合物介电保护层、或其它具有类似的绝缘和结构特性的材料的一个或多个层。通过LDA或蚀刻工艺穿过图案化的光刻胶层去除绝缘层216和240的一部分，以露出导电层212和内部导电凸起228。
[0065]使用图案化和诸如溅射、电镀和无电镀的金属沉积工艺将导电层或RDL 242形成于绝缘层240和内部导电凸起228上。导电层242可为Al、Cu、Sn、N1、Au、Ag或其它合适的导电材料的一个或多个层。导电层242的一部分电性连接于内部导电凸起228。导电层242的另一部分电性连接于导电层212。导电层242的其它部分可以是电性共用的或电隔离，取决于半导体小片204的设计和功能。
[0066]使用PVD、CVD、印刷、层压、旋转涂覆、喷涂、烧结或热氧化将绝缘或钝化层224形成于绝缘层240和导电层242上。绝缘层244包含Si02、Si3N4, SiON、Ta2O5, Al2O3、或其它具有类似的绝缘和结构特性的材料的一个或多个层。在一个实施中，绝缘层244包括嵌入的玻璃布、玻璃丝网、填料、或纤维，用于加强的弯曲强度。使用激光246通过LDA去除绝缘层244的一部分，以露出导电层242。可替代地，通过蚀刻工艺穿过图案化的光刻胶层去除绝缘层244的一部分，以露出导电层242。
[0067]绝缘层240和244以及导电层242的组合构成了累积式互连结构248。累积式互连结构248在与累积式互连结构156不同的时间形成于载体140上，即在沉积密封剂234之后形成。在中间阶段，即在附加装置集成之前检查和测试累积式互连结构248为已知良好，见图10。
[0068]在图6f中，通过化学蚀刻、机械修整、CMP、机械研磨、热释放、UV光、激光扫描，或湿法剥离来去除载体140和界面层142，以露出绝缘层144。可以在去除载体140之前将背面研磨带或支承载体应用于绝缘层244。绝缘层144的一部分被通过LDA或蚀刻工艺穿过图案化的光刻胶层而去除，以露出导电层146。
[0069]使用蒸发、电镀、无电镀、球状物滴落或丝网印刷工艺将导电凸起材料沉积于导电层146上。凸起材料可为Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料和这些材料的组合、具有可选的助熔溶液。例如，凸起材料可为共晶Sn/Pb、高铅焊料、或无铅焊料。使用合适的附接或键合工艺将凸起材料键合到导电层146。在一个实施例中，通过将材料加热到其熔点以上而使凸起材料重新流动，以形成球状物或凸起250。在一些应用中，使凸起250再次重新流动以改善与导电层146的电性接触。在一个实施例中，凸起250形成于具有润湿层、势垒层和胶粘层的UBM上。凸起还可压缩键合或热压缩键合到导电层146。凸起250代表了可形成于导电层146上的互连结构的一种类型。互连结构还可使用键合引线、导电膏、钉头凸起、微小凸起或其它电性互连。
[0070]重新构成的晶圆或面板被分割成各个Fo-WLCSP 252单元。嵌入在Fo-WLCSP 252中的半导体小片204电性连接于累积式互连结构248。累积式互连结构248在附加装置集成之前被检查和测试为已知良好。半导体小片204进一步通过内部导电凸起228电性连接于累积式互连结构156。累积式互连结构156和248关于密封剂234的相反的表面在不同的时间形成于载体140上。累积式互连结构156在中间阶段，即在安装半导体小片204之前通过打开的/短的探针或自动范围检查被检查和测试为已知良好。
[0071]图7a_7d示出了延续自图4c的另一个实施例，其中累积式互连结构260包括芯部层压基板262。在图7a中，使用激光钻削、机械钻削或深度反应离子蚀刻(DRIE)穿过基板262形成多个通孔通路。使用电镀、无电镀工艺或其它合适的沉积工艺以Al、Cu、Sn、N1、Au、Ag、钛(Ti)、钨(W)、或其它合适的导电材料填充该通路，以形成导电通路263。可替代地，通过无电铜镀和电铜镀在通孔通路的侧壁上沉积铜，并且用铜膏或具有填料的树脂来填充该通路。
[0072]使用图案化和诸如溅射、电镀和无电镀的金属沉积工艺将导电层或RDL 264形成于基板262和导电通路263上。导电层264可为Al、Cu、Sn、N1、Au、Ag或其它合适的导电材料的一个或多个层。导电层264的一部分电性连接于导电通路263。导电层264的其它部分可为电性共用的或电隔离的，取决于半导体小片124或204的设计和功能。
[0073]使用PVD、CVD、印刷、层压、旋转涂覆、喷涂、烧结或热氧化来将绝缘或钝化层266形成于基板262和导电层264上。绝缘层266包含Si02、Si3N4、Si0N、Ta205、Al203、具有或不具有填料或纤维的聚合物介电保护层、或其它具有类似的绝缘和结构特性的材料的一个或多个层。通过LDA或蚀刻工艺穿过图案化的光刻胶层去除绝缘层266的一部分，以露出导电层264。离散型半导体装置270被使用导电膏272以冶金方式且电性耦合到导电层264。离散型半导体装置270可为电感器、电容器、电阻器、晶体管或二极管。
[0074]使用图案化和诸如溅射、电镀和无电镀的金属沉积工艺将导电层或RDL 276形成于基板262和导电通路263上。导电层276可为Al、Cu、Sn、N1、Au、Ag或其它合适的导电材料的一个或多个层。导电层276的一部分电性连接于导电通路263。导电层276的其它部分可为电性共用的或电隔离的，取决于半导体小片204的设计和功能。
[0075]使用PVD、CVD、印刷、层压、旋转涂覆、喷涂、烧结或热氧化来将绝缘或钝化层278形成于基板262和导电层276上。绝缘层278包含Si02、Si3N4、Si0N、Ta205、Al203、具有/不具有填料或纤维的聚合物介电保护层或其它具有类似的绝缘和结构特性的材料的一个或多个层。
[0076]使用蒸发、电镀、无电镀、球状物滴落、或丝网印刷工艺将导电凸起材料沉积在导电层264上。凸起材料可为Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料和这些材料的组合、具有可选的助熔溶液。例如，凸起材料可为共晶Sn/Pb、高铅焊料、或无铅焊料。使用合适的附接或键合工艺将凸起材料键合到导电层264。在一个实施例中，通过将材料加热到其熔点以上而使凸起材料重新流动，以形成球状物或凸起274。在一些应用中，使凸起274再次重新流动以改善与导电层264的电性接触。在一个实施例中，凸起274形成于具有润湿层、势垒层和胶粘层的UBM上。凸起还可压缩键合或热压缩键合到导电层264。凸起274代表了可形成在导电层264上的互连结构的一种类型。互连结构还可以使用键合引线、导电膏、钉头凸起、微小凸起或其它电性互连。
[0077]使用导电膏272将离散型半导体装置270以冶金方式且电性耦合到导电层264。离散型半导体装置270可为电感器、电容器、电阻器、晶体管或二极管。
[0078]使用拾取与放置操作以朝向累积式互连结构156定向的凸起274以重新构成的晶圆或面板的形式将具有芯部基板262的累积式互连结构260安装于累积式互连结构156。图7b示出了利用键合到导电层150的凸起274安装到累积式互连结构156的具有芯部基板262的累积式互连结构260。
[0079]在图7c中，使用焊膏印刷、真空和高压固化、压缩模制、转移模制、液体密封剂模制、真空层压、旋转涂覆或其它合适的敷贴器将密封剂或模制化合物280沉积在半导体小片124上以及以及沉积在累积式互连结构156和260之间的凸起274周围。密封剂280可为诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯，或具有合适的填料的聚合物的聚合物复合材料。密封剂280为不导电的，并且在环境方面保护半导体装置不受外部元件和污物的影响。密封剂280可在绝缘层278的表面上被过渡模制(overmold)或溢流。
[0080]使用激光282通过LDA去除绝缘层278的一部分和密封剂280的可选的过渡模制部分，以露出导电层276。可替代地，通过蚀刻工艺穿过图案化的光刻胶层去除绝缘层278的一部分，以露出导电层276。
[0081]在图7d中，通过化学蚀刻、机械修整、CMP、机械研磨、热释放、UV光、激光扫描，或湿法剥离来去除载体140和可选的界面层142，以露出绝缘层144。可以在去除载体140之前将背面研磨带或支承载体施加到绝缘层244。通过LDA或蚀刻工艺穿过图案化的光刻胶层去除绝缘层144的一部分，以露出导电层146。
[0082]使用蒸发、电镀、无电镀、球状物滴落、或丝网印刷工艺将导电凸起材料沉积于导电层146上。凸起材料可为Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料、这些材料的组合、具有可选的助熔溶液。例如，凸起材料可为共晶Sn/Pb、高铅焊料、或无铅焊料。使用合适的附接或键合工艺将凸起材料键合到导电层146。在一个实施例中，通过将材料加热到其熔点以上而使凸起材料重新流动，以形成球状物或凸起284。在一些应用中，使凸起284再次重新流动以改善与导电层146的电性接触。在一个实施例中，凸起284形成于具有润湿层、势垒层和胶粘层的UBM上。凸起还可压缩键合或热压缩键合到导电层146。凸起284代表了可形成于导电层146上的互连结构的一种类型。互连结构还可使用键合引线、导电膏、钉头凸起、微小凸起或其它电性互连。
[0083]重新构成的晶圆或面板被分割成各个Fo-WLCSP 286单元。嵌入在Fo-WLCSP 286中的半导体小片124通过凸起138电性连接到累积式互连结构156和凸起284。累积式互连结构156在中间阶段，即在安装半导体小片124之前通过打开的/短的探针或自动范围检查被检查和测试为已知良好。半导体小片124通过凸起274进一步电性连接于累积式互连结构260。累积式互连结构156和260关于密封剂280的相反的表面在不同的时间形成。累积式互连结构260在附加装置集成之前被检查和测试为已知良好。
[0084]图8示出了与图7d类似的Fo-WLCSP 290的实施例，其具有安装于累积式互连结构260的嵌入式半导体小片124。
[0085]图9a_9b示出了与图7d类似的Fo-WLCSP 300的实施例，其具有形成于载体或临时基板301上的累积式互连结构156，该载体或临时基板301包含诸如硅、聚合物、氧化铍、玻璃或其它合适的低成本、刚性材料的牺牲性或可重新使用的基材，用于结构支承。包括绝缘层304、导电层306、绝缘层308、导电层310、和绝缘层312的累积式互连结构302形成于载体或临时基板314上，该载体或临时基板314包含诸如硅、聚合物、氧化铍、玻璃或其它合适的低成本、刚性材料的牺牲性或可重新使用的基材，用于结构支承。在一个实施例中，绝缘层312包括诸如E-玻璃布、T-玻璃布、A1203或硅石填料的嵌入的玻璃布、玻璃丝网、填料、或纤维，用于加强的弯曲强度。离散型半导体装置316使用导电膏318以冶金方式且电性耦合到导电层306。离散型半导体装置316可为电感器、电容器、电阻器、晶体管或二极管。
[0086]在图9a中，使用蒸发、电镀、无电镀、球状物滴落、或丝网印刷工艺将导电凸起材料沉积于导电层306上。凸起材料可为Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料和这些材料的组合、具有可选的助熔溶液。例如，凸起材料可为共晶Sn/Pb、高铅焊料、或无铅焊料。使用合适的附接或键合工艺将凸起材料键合到导电层306。在一个实施例中，通过将材料加热到其熔点以上而使凸起材料重新流动，以形成球状物或凸起320。在一些应用中，凸起320再次重新流动以改善与导电层306的电性接触。在一个实施例中，凸起320形成在具有润湿层、势垒层和胶粘层的UBM上。凸起还可压缩键合或热压缩键合到导电层306。凸起320代表了可形成于导电层306上的互连结构的一种类型。互连结构还可以使用钉头凸起、微小凸起或其它电性互连。
[0087]使用拾取与放置操作以朝向累积式互连结构156定向的凸起320以重新构成的晶圆或面板的形式将累积式互连结构302安装到累积式互连结构156。图9b示出了利用键合到导电层150的凸起320安装于累积式互连结构156的累积式互连结构260。使用焊膏印刷、压缩模制、转移模制、液体密封剂模制、真空层压、旋转涂覆或其它合适的敷贴器将密封剂或模制化合物322沉积在半导体小片124上以及沉积在累积式互连结构156和302之间的凸起320周围。密封剂322可为诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯、或具有合适的填料的聚合物的聚合物复合材料。密封剂322为不导电的，并且在环境方面保护半导体装置不受外部元件和污物的影响。
[0088]通过化学蚀刻、机械修整、CMP、机械研磨、热释放、UV光、激光扫描，或湿法剥离去除载体314。通过LDA或蚀刻工艺穿过图案化的光刻胶层去除绝缘层312的一部分，以露出导电层310。
[0089]通过化学蚀刻、机械修整、CMP、机械研磨、热释放、UV光、激光扫描、或湿法剥离来去除载体301。使用蒸发、电镀、无电镀、球状物滴落、或丝网印刷工艺将导电凸起材料沉积于导电层146上。凸起材料可为Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料、这些材料的组合、具有可选的助熔溶液。例如，凸起材料可为共晶Sn/Pb、高铅焊料、或无铅焊料。使用合适的附接或键合工艺将凸起材料键合到导电层146。在一个实施例中，通过将材料加热到其熔点以上而使凸起材料重新流动，以形成球状物或凸起324。在一些应用中，使凸起324再次重新流动以改善与导电层146的电性接触。在一个实施例中，凸起324形成于具有润湿层、势垒层和胶粘层的UBM上。凸起还可压缩键合或热压缩键合到导电层146。凸起324代表了可形成于导电层146上的互连结构的一种类型。互连结构还可使用键合引线、导电膏、钉头凸起、微小凸起或其它电性互连。
[0090]重新构成的晶圆或面板被分割成各个Fo-WLCSP 300单元。嵌入在Fo_W LCSP 300中的半导体小片124通过凸起138电性连接于累积式互连结构156和凸起324。累积式互连结构156在中间阶段，即在安装半导体小片124之前通过打开的/短的探针或自动范围检查被检查和测试是为已知良好。半导体小片124通过凸起320进一步电性连接于累积式互连结构302。累积式互连结构156和302关于密封剂322的相反的表面在不同的时间形成。累积式互连结构302在附加装置集成之前被检查和测试为已知良好。
[0091]图10示出了从与图3a类似的半导体晶圆分割出并且具有背表面338和含有模拟电路或数字电路的有源表面340的半导体小片330的PoP布置，该模拟电路或数字电路实施为形成在小片内并且根据该小片的电性设计和功能被电性互连的有源装置、无源装置、导电层、以及介电层。例如，电路可以包括形成于有源表面340内的一个或多个晶体管、二极管以及其它电路元件，以实施诸如DSP、ASIC、存储器或其它信号处理电路的模拟电路或数字电路。半导体小片330还可包含诸如电感器、电容器和电阻器的IPD，用于RF信号处理。
[0092]在半导体小片330的接触焊垫348上形成多个凸起346。半导体小片330被安装到Fo-WLCSP 190，作为PoP 350，其中，凸起346以冶金方式且电性连接于导电层180。
[0093]尽管已经详细地举例说明了本发明的一个或多个实施例，但本领域技术人员将认识到，可在不偏离由以下权利要求阐释的本发明的范围的情况下对这些实施例进行修改和适应。
【权利要求】
1.一种制造半导体装置的方法，包括: 提供载体； 在所述载体上形成第一互连结构； 测试所述第一互连结构； 在测试所述第一互连结构之后，在所述第一互连结构上设置半导体小片； 在所述第一互连结构上形成竖直互连结构； 在所述半导体小片、第一互连结构、以及竖直互连结构上沉积密封剂；以及 在所述密封剂上形成第二互连结构并且电性耦合到所述竖直互连结构。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括在所述第一互连结构或所述第二互连结构上设置离散型半导体装置。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括去除所述密封剂的一部分以露出所述竖直互连结构。
4.根据权利要求1所述的方法，其特征在于，所述第一互连结构或第二互连结构包括具有嵌入的玻璃布、玻璃丝网、填料或纤维的绝缘层。
5.一种制造半导 体装置的方法，包括: 形成第一已知良好互连结构； 在所述第一已知良好互连结构上设置半导体小片； 在所述半导体小片和第一已知良好互连结构上沉积密封剂；以及 于所述密封剂上形成第二互连结构。
6.根据权利要求5所述的方法，其特征在于，所述方法还包括形成电性耦合于所述第一已知良好互连结构和所述第二互连结构的竖直互连结构。
7.根据权利要求5所述的方法，其特征在于，所述方法还包括去除所述密封剂的一部分以露出所述竖直互连结构。
8.根据权利要求5所述的方法，其特征在于，所述方法还包括在所述第一互连结构或所述第二互连结构上设置离散型半导体装置。
9.根据权利要求5所述的方法，其特征在于，所述第一已知良好互连结构或第二互连结构包括具有嵌入的玻璃布、玻璃丝网、填料或纤维的绝缘层。
10.一种半导体装置，包括: 第一已知良好第一互连结构； 设置在所述第一已知良好互连结构上的半导体小片； 沉积于所述半导体小片和第一已知良好互连结构上的密封剂；以及 形成于所述密封剂上的第二互连结构。
11.根据权利要求10所述的半导体装置，其特征在于，所述半导体装置还包括电性耦合于所述第一互连结构和第二互连结构的竖直互连结构。
12.根据权利要求10所述的半导体装置，其特征在于，所述半导体小片为已知良好小片。
13.根据权利要求10所述的半导体装置，其特征在于，所述半导体装置还包括设置在所述第一已知良好互连结构或所述第二互连结构上的离散型半导体装置。
14.根据权利要求10所述的半导体装置，其特征在于，所述第一已知良好互连结构或所述第二互连结构包括具有嵌入的玻璃布、玻璃丝网、填料或纤维的绝缘层。
15.根据权利要求10所述的半导体装置，其特征在于，所述竖直互连结构包括凸起或钉头凸起。
【文档编号】H01L23/488GK103681397SQ201310165525
【公开日】2014年3月26日 申请日期:2013年5月7日 优先权日:2012年9月14日
【发明者】林耀剑, 陈康 申请人:新科金朋有限公司