包括叠层的电气器件封装以及其制造方法

包括叠层的电气器件封装以及其制造方法
【专利摘要】本发明公开了包括叠层的电气器件以及其制造方法。实施方式包括：第一载体触点、第一电气元件，所述第一电气元件具有第一顶面和第一底面，所述第一电气元件包括设置在第一顶面上的第一元件触点，所述第一底面连接至载体；以及包含有所述第二电气元件和互连件的嵌入式系统，所述嵌入式系统具有系统顶面和系统底面，其中，所述系统底面包括第一系统触点和第二系统触点，并且其中第一系统触点连接至所述第一部件触点而第二系统触点连接至所述第一载体触点。该封装器件进一步包括用于封装第一电气元件的密封物。
【专利说明】包括叠层的电气器件封装以及其制造方法
【技术领域】
[0001]本发明主要涉及封装电气器件，具体地，涉及一种封装功率半导体器件，该半导体期间包括作为连接夹的层压封装件。
【背景技术】
[0002]向更小、更薄、更轻、更低廉的电子系统提供具有缩减功率消耗、更多不同功能和提高了可靠性的必要性推动了所有相关【技术领域】内的技术革新的潮流。这对于装配和封装领域也是成立的，这些领域提供保护外壳，用以屏蔽外界的机械和热影响、以及化学或辐射引起的侵袭。

【发明内容】

[0003]根据实施方式,封装器件包括:载体，包括第一载体触点；第一电气兀件，具有第一顶面和第一底面，第一电气元件包括设置在第一顶面上的第一元件触点，第一底面连接至载体；以及包括第二电气元件和互连件的嵌入式系统，该嵌入式系统具有系统顶面和系统底面，其中，该系统底面包括第一系统触点和第二系统触点，其中，第一系统触点连接至所述第一元件触点，第二系统触点连接至所述第一载体触点。该封装器件进一步括密封第一电气兀件的密封剂。
[0004]根据实施方式，封装半导体器件包括:引线框，包括第一引线、第二引线、第三引线和第四引线。该封装半导体器件进一步包括:第一半导体器件和层压封装件，该第一半导体器件包括第一顶面和第一底面，该第一半导体期间包括设置在第一顶面上的第一器件触点和第二器件触点和设置在第一底面上的第三器件触点，所述层压封装件包括互连件和第二半导体器件，所述层压封装件具有顶封装面和底封装面，其中，所述第一封装触点和第二封装触点设置在底封装面上，并且其中，第三封装触点和第四封装触点设置在顶封装面上，第一封装触点和第二封装触点由互连元件连接。所述封装半导体器件最后包括第一配线或导电夹、第二配线或导电夹、第三配线或导电夹、以及密封第一半导体器件的密封剂，其中，所述第一封装触点连接至所述第一引线，其中所述第二封装触点连接至所述第一器件触点，其中，所述第三封装触点经由所述第一配线或导电夹连接至所述第三引线，其中，所述第四封装触点经由所述第二引线或导电夹连接至所述第四引线，其中，所述第二器件触点经由所述第三配线或导电夹连接至所述第二引线。
[0005]根据实施方式，所述封装半导体器件包括引线框和第一半导体器件，其中，所述引线框包括第一引线、第二引线和第三引线，并且第一半导体器件包括第一顶面和第一底面，所述第一半导体器件进一步包括:设置在第一顶面上的第一装置触点和第二装置触点，以及设置在第一底面上的第三装置触点。所述封装半导体器件进一步包括层压封装件，所述层压封装件包括互连件和第二半导体器件，所述层压封装件具有顶封装面和底封装面，其中，第一封装触点、第二封装触点和第三封装触点设置在底封装面上。封装半导体器件最后包括:第一引线或导电夹以及第二引线或导电夹，其中，第一封装触点连接至所述第一导线，其中，所述第二封装触点连接至所述第一器件触点，其中，所述第三封装触点经由所述第一引线或导电夹连接至所述第二引线，并且其中，所述第二器件触点经由所述第二引线或导电夹连接至所述第三弓I线。
[0006]根据实施方式,所述制造封装电气兀件的方法包括:将具有第一底面的第一电气元件放置在载体上，所述第一底面与第一顶面相对，所述第一电气元件在第一顶面上具有第一元件触点。所述方法进一步包括:通过设置在层压封装件的底面侧的第一封装触点和第二封装触点将载体的第一载体触点电连接至第一电气元件的第一元件触点，以及密封第一电气元件。其中，层压封装件包括第二电气元件。
【专利附图】

【附图说明】
[0007]为了更透彻地理解本发明及其优点，现在结合附图参照下文描述，其中:
[0008]图1示出半桥电路的示意图；
[0009]图2示出互连至半桥电路的两个功率半导体器件的传统系统；
[0010]图3a和图3b示出了互连至半桥电路的两个功率半导体器件的另一个传统系统；
[0011]图4示出如何将包括第一器件的封装电气器件与嵌入有第二电气器件的层压封装夹相连接的实施方式的截面图；
[0012]图5a和图5b示出包括第一器件和嵌入有第二电气器件的层压封装夹的封装电气器件的实施方式的截面图和顶视图；
[0013]图6a和图6b示出包括第一器件和嵌入有第二电气器件的层压封装夹的封装电气器件的另一实施方式的截面图和顶视图；
[0014]图7a和图7b示出包括第一器件和嵌入有第二电气器件的层压封装夹的封装电气器件的又一实施方式的截面图和顶视图；
[0015]图8a和图Sb示出包括第一器件和嵌入有第二电气器件的层压封装夹的封装电气器件的再一实施方式的截面图和顶视图；
[0016]图Sc示出包括第一器件和嵌入有第二电气器件的层压封装夹的封装电气器件的实施方式的截面图，其中，所述第一器件密封在层压封装中；以及
[0017]图9是示出包括层压封装夹的封装电气器件的制造方法的实施方式。
【具体实施方式】
[0018]以下详细讨论当前优选实施方式的制造和使用。然而，应当理解的是，本发明提供许多能够概括在具体上下文中的可应用的发明构思。所讨论的具体的实施方式仅仅用于说明用于制造和使用本发明的具体方法，并不限制本发明的范围。
[0019]本发明的实施方式将在特定上下文中，即作为包括两个功率半导体晶体管的封装半桥电路进行描述。然而，本发明实施方式也可应用于其他器件类型的电路和器件，诸如逻辑或存储器件、光电器件、MEMES、传感器或集成电路。
[0020]图1至图3示出了使用功率半导体晶体管的传统半桥电路布置。图1示出半桥电路的示例性示意图，该半桥电路包括串联连接的具有高边功率开关(HSS) 103的第一半导体器件101和具有低边功率开关(LSS) 104的第二半导体器件102。半桥电路包括连接到功率开关103、104的源极、栅极和漏极触点的终端触点132、134、142、144、152、154。功率开关103、104的开关由施加到栅极触点142、144的电压控制。
[0021]半桥电路通常不集成到一个基板上，因为相应的占地面积过大。相反，半桥电路的单独功率开关是独立器件，这些独立器件一起封装在单个封装内。图2是示出了这种传统半桥电路的截面图。半桥电路200包括设置在引线框212上的第一功率开关201，其中开关201机械地且电气地连接至引线框212。引线框212包括引线214、216、218、219。半桥电路进一步包括设置在第一功率开关201上的第二功率开关202。连接层240提供第一功率开关201和第二功率开关202之间的机械连接和电连接。第一功率开关201和第二功率开关202通过配线282、284、286、288电连接至引线214、216、218、219。
[0022]图3a和图3b示出了另一个传统半桥电路。两个功率开关301、302串联连接。两个功率开关301、302通过配线和夹子(clip)的组合连接至引线。夹子382、392将功率器# 301,302与引线316、318相连接，配线384、394将功率器件301、302与引线314、319相连接。使用夹子282、292而不是焊线减少了系统的电阻率，因为与焊线相比，夹子具有相当大的横截面。
[0023]传统的封装电气器件共同的问题是封装的尺寸。
[0024]本发明实施方式提供层压封装件作为第一电气元件的元件触点和载体的载体触点之间的电连接元件。第二元件可以嵌入在层压封装件内。层压封装件的封装触点可以经由连接元件连接至另一载体触点。在一实施方式中，在层压封装件包括预浸材料。本发明实施方式的优点是使封装和占地面积的尺寸进一步减小。本发明实施方式的另一优点进一步减小了互连的总体电路径长度，因为更长的互连会导致电容损耗、电感损耗、高功耗和信号延迟。
[0025]图4示出在连接件(元件封装450 )附接至元器件420之前阶段的本发明实施方式。将元件封装450附接至元器件420具有第一选择和第二选择。装配系统，封装电气器件包括元器件420、元件封装450和密封元器件420的密封材料。参考图5至图9讨论这种装配系统的实施方式。
[0026]元器件420包括载体和诸如芯片(或晶片)的第一元件430。第一元件430包含基板。基板可以是诸如硅或锗的半导体基板，或诸如SiGe、GaAs、InP、GaN或SiC或其他可选择材料的复合基板。该半导体基板可以是单晶硅或绝缘体上的硅薄膜(SOI)。一个或更多的互连金属化层可被布置在基板上。在互连金属化层的顶面设置钝化层以使其绝缘并构造元件触点。例如，钝化层可包含SiN。第一元件430包括顶面或第一主表面431以及底面或第二主表面432。第一兀件430可以是片上系统(SoC)。
[0027]第一芯片430可包括诸如单个半导体器件或集成电路(IC)的分立器件。例如，第一芯片430可包括诸如双极性晶体管、绝缘栅双极性晶体管(IGBT)、功率M0SFET、半导体闸流管或二极管的功率半导体器件。可选择地，第一芯片430例如可以是诸如电阻器、保护器件、电容其、传感器或检测器的元件。
[0028]第一元件430具有设置在第一主表面431上的第一元件触点或第一元件触垫。第一元件430可进一步包括第一主表面431上的第二元件触点或第二元件触垫。第一元件430最后可在第一主表面431或第二主表面432上包括第三元件触点或第三元件触垫。可选择地，第一元件430可具有布置在其第一和第二主表面431、432上的其他触垫。
[0029]在一实施方式中，载体410是引线框。引线框410可包括引线框触垫或引线414和416以及晶片附着区域412。引线框触垫414、416被配置为电连接至元件触垫，并且晶片附着区域412被配置为接纳第一元件430。引线框410可包括诸如金属的导电材料。例如，引线框410可包括铜和/或镍。
[0030]在其他实施方式中，载体410是基板或印刷电路板(PCB)。载体410可包括载体触垫414、416和元件放置区域412。
[0031]第一元件430在元件放置区域412附接至载体410上。例如，第一元件430的第二主表面432附接至载体410的顶面。第一元件430附接有晶片附着连接425。例如，第二主表面432使用共晶体焊接或环氧焊接接合到载体410的顶面。可选择地，第二主表面432使用胶粘带、焊膏或焊料接合或胶合至载体410的顶面。根据具体配置，晶片附着连接425可为电连接或为绝缘层。
[0032]第一元件430的第一主表面431上的触点(触垫)或多个触点(多个触垫)通过使用元件封装(嵌入式系统)450连接至载体触垫或多个载体触垫414、416。
[0033]元件封装450包括封装顶面或封装第一主表面451，以及封装底面或封装第二主表面452。元件封装450可根据期望配置通过第一主表面451或第二主表面452附接至元器件420。
[0034]在一种实施方式中，元件封装450包括作为封装材料的叠层470。叠层470可包括导电和非导电(绝缘)材料的交替层。绝缘材料可包含预浸料坯，所述预浸料坯是多孔玻璃纤维膜。该预浸料坯可浸透双酚A树脂和硬化剂混合物。导电材料可包括金属或合金。例如，导电材料可以是铜或铝。
[0035]叠层470包括多个材料层。例如，叠层包括导电(包括传导通路和轨迹)和非导电层，是包括由玻璃或碳化纤维加固的聚合材料，并且有时又填加无机粒子(诸如Si02、Al2O3)或类似材料。每层包括大约10 μ m至大约1000 μ m的厚度。可选择地,元件封装450可包括其他封装材料。
[0036]元件封装450可包括例如为芯片(或晶片)的第二元件455。第二元件455包括基板。该基板可以是诸如硅或锗的半导体基板，或诸如SiGe、GaAs、InP、GaN或SiC或其他材料的化合物基板。该半导体基板可以是单晶硅或绝缘体上的硅薄膜(SOI)。一个或更多的互连金属化层可布置在基板上。钝化层设置在限定元件触点或元件触垫的金属化层的顶面。例如，钝化层可包含SiN。第二元件455包括第二顶面456和第二底面457。第二元件455可以是片上系统(SoC)。
[0037]第二芯片455可包括诸如单个半导体器件或集成电路(IC)的分立元件。例如，第二芯片455可包括诸如双极性晶体管、绝缘栅双极性晶体管(IGBT)、功率M0SFET、半导体闸流管或二极管的功率半导体装置。可选择地，第二芯片455可以是诸如电阻器、保护器件、电容器、传感器或检测器的元件。
[0038]第二元件455具有设置在第二顶面456上的第一元件触点或第一元件触垫。第二元件455可进一步包括第二顶面456上的第二元件触点或第二元件触垫。第二元件455最后在第二顶面456或第二底面457上可包括第三元件触点或第三元件触垫。可选择地，第一元件430可在其第二顶面和底面456、457上具有其他触垫布置。
[0039]元件封装450可包括连接件462。连接件可以是导电互连、导电轨迹、导电重新分布层或第二载体。元件封装450可包括连接到第二元件455的元件触点的第二元件封装触点 464、466、468。
[0040]在一个实施方式中，连接件462是引线框。引线框462可包括引线框触垫或引线以及元件附接区域463。引线框462可包括诸如金属的导电材料。例如，引线框462可包括铜和/或镍。
[0041]第二元件455在芯片附着区域463附接至第二引线框462上。例如，第二元件455的第二底面457附接至引线框462的顶面。第二元件455附接有晶片附着连接。例如，第二主表面457使用共晶体焊接或环氧焊接接合到引线框462的顶面。可选择地，第二主表面457使用胶粘带、焊膏或焊料通过扩散焊接接合、胶合、焊接或通过纳米膏剂连接至引线框462。根据具体配置，元件附接连接可为电连接或为绝缘隔板。
[0042]在一个实施方式中，第二兀件455是是在第二顶面456上具有源极触点和栅极触点以及在第二底面457上具有漏极触点的晶体管或者功率半导体开关。功率半导体开关的栅极触点经由叠层470中的迹线(trace)连接至元件封装触点466，功率半导体开关的源极触点经由叠层470中的迹线连接至元件封装触点464，功率半导体开关的漏极触点经由引线框462和通过叠层470的通孔连接连接至元件封装触点468。
[0043]如图4中的箭头所示，元件封装450可通过上部或第一主封装面451或下部或第二主封装面452附接至器件420。在一种实施方式中，元件封装可将元器件420的两个元件触点连接至载体410的两个载体触点416、414。
[0044]图5a和图5b是不出了封装电气器件500的实施方式。封装电气器件可以是半桥电路。封装电气器件包括诸如功率晶体管芯片530的第一元件和嵌入式系统550，嵌入式系统550包括诸如第二功率晶体管芯片555的第二元件。第一元件530通过嵌入式系统550机械地且电气地连接至载体触点516。
[0045]图5a和图5b 出电气兀件封装500 (例如:半桥电路)的实施方式。电气兀件封装的第一兀件530包括:上表面或第一主表面531上的诸如源极触点的第一触点532和诸如栅极触点的第二触点539，以及下表面的或第二主表面533上的诸如漏极触点的第三元件触点536。第三元件触点(例如，漏极触点)536经由背侧金属化层(BSM) 525机械地和电气地连接至诸如金属引线框的载体510的芯片附着区域512。BSM层525可包括诸如Cr、Ti或Ta层的阻挡层，该阻挡层保护第一元件530以防止不希望的金属原子扩散到元件内部，BSM层525还可包括诸如Au，Ag或Cu层的层(或层堆叠)，该层(或层堆叠)可表现为进入金属引线框510的高扩散系数。第二触点539通过配线或导电夹(例如:金属夹)584连接到载体触点519 (例如，引线519)。在一个具体实例中，第二触点539通过配线584连接到引线519。配线584可通过球型焊接工艺、楔形焊接工艺、带焊接工艺、色带焊接工艺及其组合连接到第二触点539和引线519。
[0046]元件530的第一元件触点532通过连接件550(嵌入式系统)连接到载体触点516。连接件550包括诸如第二功率晶体管芯片的第二元件555、诸如导电互连、导电轨迹、重新分布层或引线框的互连件562，以及密封材料(例如，叠层)。第二元件包括第二元件555的第二顶面556上的诸如漏极接触点的第一触点561和诸如栅极触点的第二触点563，以及第二部件555的第二底面557上的诸如源极触点的第三触点565。嵌入式系统550的互连件562提供多重功能。
[0047]互连件562电连接至第一元件530的第一元件触点532 (例如:源极触点)以及第二元件555的第三触点565 (例如:源极触点)。此外，互连件562在元件触点532、565与载体触点(例如，引线)516之间提供导电连接(用作内部或嵌入夹)。最后，互连件562连同通孔568建立到嵌入式系统550的主封装面551或顶部封装面上的封装触点569的导电通路，从而提供到外部电路的互连通道。
[0048]第二元件555的第一元件触点561通过元件封装触点564电连接至载体触点(例如:引线)514，第二元件555的第二元件触点563通过元件封装触点566电连接至载体触点(例如:引线)518。第一和第二元件触点561、563通过连接元件(例如:导线或导电夹)592、594连接至载体触点514、518。在一个实例中，配线592、594可通过使用例如球型接合工艺、楔形接合工艺、垫座接合工艺、带状接合工艺及其组合或者导电夹连接在触点561、563和引线514、518之间。在一种具体实例中，连接元件594包括配线和包含夹子的连接件592。
[0049]电气元件封装500可进一步包括密封物(未示出)。密封物用密封材料密封第一部件530。密封物可进一步地密封(或部分密封)连接元件550 (嵌入式系统)、连接元件584、592,594 和载体 510。
[0050]密封物的密封材料可以是模塑料或叠层。在一实施方式中，密封材料可以是与嵌入式系统550的密封材料不同的材料。例如,嵌入式系统570的密封材料可以是叠层,并且密封物的密封可以是模塑料。
[0051]密封物的封装材料可包括诸如环氧树脂、聚氨基甲酸乙酯或聚丙烯酸酯化合物的热固材料。可选择地，封装材料可包括诸如聚砜、聚亚苯基硫化物或聚醚酰亚胺的热塑性材料。在一种实例中，密封210可包括诸如Si改性聚酰亚胺的聚酰亚胺。
[0052]由于电气元件封装500可提供模块特性，所以可能存在多个扩展配置。例如，可通过将第三元件附接至连接件592的平坦区将第三元件布置在电气元件封装500上。在另一实例中，散热件可设置在嵌入式封装550的顶面上，希望提供有效的且增强的热管理。
[0053]图6a和图6b是不出了 s封装电气器件600 (例如:半桥电路)的另一实施方式。封装式电气器件600包括第一元件(例如:功率晶体管芯片)630和连接件650 (嵌入式系统)，该连接元件包括第二元件(例如:功率晶体管芯片)655。除了数字中的第一位，图6a和6b的元件与图5a和5b的元件是相同或相似的。此外,诸如第一元件630的源极触点的第一元件触点632以及诸如第二元件(例如，功率晶体管芯片)655的第三触点665与连接件650的互连件662电接触。
[0054]此外，互连件662提供在元件触点632/665和载体触点616之间的电连接。在这种实施方式中，相对于图5a/5b的实施方式中的嵌入式系统550嵌入式系统(层压封装件)650的尺寸比较小。这允许将诸如栅极触点639的第二元件放置于相邻于嵌入式系统650的短边，然而图5b中的实施方式相对应的第二触点539位于嵌入式系统550的长边的后方或相邻的位置。因此，连接件684、692与连接件584、592相比配置不同。具体地，连接件692将诸如第二元件655的漏极触点的元件触点连接至载体触点619的同时,连接元件684将诸如栅极触点的第二元件触点639连接至载体触点614。因此，嵌入式系统550、650相对于集成系统500、600的架构设计提供了灵活的解决方案。例如，系统500、600可优化以使得电容和/或电感损耗最小化。此外，系统500、600并不局限于半桥电路，且能够配置用于各种应用。
[0055]图7a和图7b示出封装电气器件700的实施方式。封装电气装置可以是半桥电路。封装电气器件包括诸如功率晶体管芯片730的第一元件和包括诸如第二功率晶体管芯片755的第二元件的连接件(嵌入式系统)750。第一元件730通过连接件750机械地且电气地连接至载体触点716。
[0056]图7a和图7b进一步示出了第一元件730包括芯片730的顶面上的诸如漏极触点的第一元件触点732和诸如栅极触点的第二元件触点739以及位于芯片730的底面733上的诸如源极触点的第三元件触点736 ;而第二元件755包括第二底面756上的诸如源极触点的第一元件触点761和诸如栅极触点的第二元件触点763，以及第二顶面757上的诸如漏极触点的第三元件触点765。
[0057]第一元件730的第三元件触点(例如:源极触点)736机械地且电气连接至载体710的顶面。第二元件触点739通过连接件784连接至载体触点719，其中，连接件784包括配线或导电夹。在一具体实例中，第二元件触点739通过配线784连接至载体触点719。配线784可经由球型焊接工艺、楔形焊接工艺或其组合将第二元件触点739连接至载体触点719。
[0058]嵌入式系统750的互连件762电连接至第一元件730的第一元件触点732 (例如:漏极触点)和第二元件755的第三元件触点765 (例如:漏极触点)。此外，互连件762提供第一元件730的第一元件触点732 (例如:漏极触点)和载体触点716之间的导电连接(用作内部或嵌入夹)。最后，互连件762经由通孔768连接到第一元件730的第一元件触点(例如:漏极触点)732。互连件762设置在嵌入式系统750的顶面701上。
[0059]第二元件755的第一元件触点(例如，源极触点)761电连接至载体触点716，并且第二元件触点763 (例如，栅极触点)经由连接元件794电连接至载体触点718。第二元件触点(例如:栅极触点)763经由互连766通路至嵌入式系统750外。互连766可设置在第一元件730上。连接件794包括配线或导电夹。在一个具体实例中，第二元件触点(例如，栅极触点)763经由第一元件730的互连766并通过配线794通路至引线718。配线794可经由球型焊接工艺、楔形焊接工艺或其组合连接到第二元件触点739和配线789。在这种实施方式中，只有三个载体触点716、718和719是电连接的。此外，封装电气器件700提供相对较大的可到达的顶面701，该顶面可用于建立额外装置和/或散热件附件。
[0060]电气元件封装700可进一步包括密封物(未示出)。密封物用密封材料将第一元件730密封。密封物可进一步密封(或部分密封)嵌入式系统750，连接件784、794和载体710。
[0061]图8a和图Sb示出封装电气器件800的实施方式。封装电气器件可以是半桥电路。封装电气器件包括诸如功率晶体管芯片830的第一元件和连接件(嵌入式系统)850，该连接件包括诸如第二功率晶体管芯片855的第二元件。第一元件830通过连接件850机械地且电气连接至载体触点816。
[0062]图8a和图8b进一步示出元件830包括:第一元件830的顶面831上的诸如源极触点的第一元件触点832和诸如栅极触点的第二元件触点839，以及第一部件830的底面833上的诸如漏极触点的第三元件触点836 ;而第二元件855包括:第二部件855的底面856上的诸如源极触点的第一元件触点861和诸如栅极触点的第二元件触点863，以及第二元件855的顶面857上的诸如漏极触点的第三元件触点865。
[0063]第一芯片830的第三元件触点(例如，漏极触点)836机械地且电气地连接至载体810。第二元件触点839通过连接件884连接至载体触点819，其中，连接件884包括电线或导电夹。在一个具体实例中，第二元件触点839通过配线884连接至载体触点819。配线884可经由球型焊接工艺、楔形焊接工艺或其组合连接第二元件触点839和载体触点819。
[0064]连接件(嵌入式系统)850的互连元件862经由通孔868将第二元件855的第三元件触点865 (例如，漏极触点)电连接至载体触点816。
[0065]第二元件855的第一元件触点(例如，源极触点)861经由互连866电连接至第一元件830的第一触点(例如，源极触点)832。第二元件855的第二元件触点863 (例如，栅极触点)经由互连864和连接件894电连接至载体触点814。连接件894可包括配线或导电夹。在一个具体实例中，第二元件触点(例如，栅极触点)863经由第一元件830的互连864和配线894通路至载体触点814。配线894可经由球型焊接工艺、楔形焊接工艺或其组合连接第二元件触点863和载体触点814。在这种实施方式中，只有三个载体触点814、816和819电连接。此外，封装电气器件800的实施方式提供相对大的可到达的顶面801，该顶面可用于建立额外装置和/或散热件附件。
[0066]电气元件封装800进一步包括密封物。在图8c的实施方式中，密封物802是叠层。叠层802和叠层870可以是相同或者是不同的。可选择地，密封材料802是模塑料。
[0067]图8c示出密封图8中的电气元件的【具体实施方式】。然而，电气元件可以被不同地方式密封。例如，封装材料802可覆盖互连件862。
[0068]图8c可提供如何密封图5至图7中的实施方式的实例。
[0069]对于图5至图8中示出的封装电气器件的不同实施方式，机械连接可涉及将金属接合至金属表面。有几种方法用于接合金属交界面。在一实施方式中应用导电粘合剂。导电粘合剂可包括热塑性或热固性树脂(例如，环氧化合物、聚酰亚胺、改性硅)，热塑性或热固性树脂包含大量的(高达80%) Ag、镀Ag、Cu、Ni或Au的高导电薄片。导电薄片的长度可为数十μπι。导电粘合剂能够是丝网印刷、模版印刷、点放置或分散于待连接的交界面上。在施用导电粘合剂之后，层在温度范围100°C至250°C固化几分钟。
[0070]在另一种实施方式中，采用纳米粘合剂产物。纳米粘合剂产物包括具有Ag或Au微粒的金属油墨，该微粒测量时在尺寸上是数十nm。纳米粘合剂可通过喷墨式打印机施加至基板。在接触界面之间的接合构造通过烧结纳米粘合剂形成(例如，在220°C?250°C、1?5MPa压强下持续I?2分钟)。
[0071]在进一步的实施方式中，应用焊接技术。可使用诸如Pb/Sn以及Au/Sn的焊接材料。焊接技术可包括扩散焊接，也被称为固-液互扩散接合。金属薄膜夹层施用有扩散粘合，该金属薄膜夹层在低温融化并与高熔融界面层的金属快速反应，以形成一个或更多的金属间相。这些金属化合物(BCs)具有比原始低熔融界面显著高的熔点。因此此后连接处不会再融化，除非被加热到使金属间相熔解的较高温度。AuSn, AgSn, CuSn和AgIn经常用于扩散焊接。软焊接和扩散焊接可在30(TC?40(TC温度、或低于350°C的温度实现。在一些实施方式中，期望较低处理温度以更好地保证叠层架构的完整性。通过在烤箱中的压力下应用批焊/固化，使得在低于250°C时形成焊接连接成为可行。
[0072]在一种实施方式中，在存在或不存在焊接材料的情况下，可应用反应性纳米工艺(RNT)粘合以将两个金属交界面结合。RNT接合依赖于存在如Ni/Al、Al/Ti或Ti/a_Si的交替元件的I?30nm厚的反应性纳米双分子层。在纳米堆的不同金属之间的自动传导热混合工艺可通过局部热脉冲、激光脉冲或电脉冲在反应层的周边点火。由热反应产生的热释放促使待连接的金属面之间的互扩散过程。通过应用几个MPa的接合压力，接触面的接合可在几毫秒内发生。由自动传导反应产生的热量保持局部接近于接触界面，并且不会渗透到金属对立面太多而造成无法连接。
[0073]在一种实施方式中,Nanovelcro技术可不应用焊料而用于接合金属交界面。运用该焊接技术，包括被应用于待连接的接触界面导电碳纳米管的薄层。两个接触层在压力下啮合，在不应用焊料的情况下形成电接触和机械接触。
[0074]图9示出制造封装电气器件900的方法的实施方式。在第一步骤902中，将元件放置在载体上。该元件可以是半导体芯片。例如，半导体芯片可以是诸如双极性晶体管、绝缘栅双极性晶体管(IGBT)、功率MOSFET、半导体闸流管或二极管的功率半导体器件。可选择地，该元件可以是例如电阻器、保护装置、电容器、传感器或检测器。载体可以是引线框、基板或印刷电路板。例如，引线框可包括铜和/或镍。
[0075]该元件可使用焊料、焊膏、导电树脂或导电带电接合至载体。可选择地，元件使用绝缘接合接合至载体。绝缘接合可包括环氧或树脂接合或胶粘带。元件附接连接可以是绝缘层。
[0076]在步骤904中，连接件(嵌入式系统或层压封装件)放置于元件上，从而将元件的顶面的第一元件触点连接至第一载体触点。连接件可包括诸如半导体芯片的另一元件。例如，半导体芯片可以是诸如双极性晶体管、绝缘栅双极性晶体管(IGBT)、功率MOSFET、功率半导体开关或二极管的功率半导体器件。可选择地，例如，元件可以为例如电阻、保护装置、电容器、传感器或探测器。元件可嵌入在层压封装件中。
[0077]连接件可包括几个触点。连接件可包括互连、导电迹线和通孔，以将第一元件触点连接至第一载体触点和嵌入在层压封装件中的另一元件。第一元件触点和第一载体触点可使用焊料、焊膏、导电树脂或导电带接合至层压封装件。
[0078]在一实施方式中，连接件(嵌入式系统或层压封装件)可将第一元件触点连接至第一载体触点和第二载体触点。此外，连接元件可将第一元件触点连接至第一载体触点，并且将第二元件触点连接至第二载体触点。
[0079]在步骤906中，第二元件触点和/或可选第三元件触点使用连接元件与第二载体触点和/或可选的第三载体触点相连接。连接件可包括配线或金属夹。在一具体实例中，第二元件触点和/或第三元件触点通过一条配线或多条配线连接到它们相应的载体触点。配线通过球型接合工艺、楔形接合工艺、垫座接合工艺、带状接合工艺或其组合接合。
[0080]在最终的步骤908中，用封装材料密封或封装该元件。封装材料可包括模塑料、叠层或外壳。封装材料可部分封装载体并完全封装元件。封装材料可完全地或者部分地封装连接件(嵌入式系统或层压封装件)。例如，使用封装材料封装连接单元的底部主表面而不封装顶部主表面。在一实施方式中，连接件的封装材料和层压材料不同。可选择地，连接件的封装材料和层叠层材料相同。
[0081]尽管已详细描述了本发明及其优点，应当理解的是，在不偏离由所附权利要求所限定的本发明的实质和范围的条件下，可进行各种变化、替代和修改。
[0082]此外，本申请的范围并非意指对说明中的描述的过程、设计、制造、材料成分、手段、方法以及步骤的限制。由于本领域中的普通技术人员可从本发明的公开中容易地理解过程、设计、制造、材料成分、手段、方法或步骤、目前存在的或稍后将被开发出来的，所以根据本发明利用本文中所描述对应的实施方式执行基本相同的功能或达到基本相同的结果。因此，所附权利要求旨在将这样的过程、设计、制造、材料成分、手段、方法或步骤包括在其范围内。
【权利要求】
1.一种封装器件，包括: 载体，包括第一载体触点； 第一电气元件，所述第一电气元件具有第一顶面和第一底面，所述第一电气元件包括设置在所述第一顶面上的第一元件触点，所述第一底面连接至所述载体； 嵌入式系统，包括第二电气元件和互连件，所述嵌入式系统具有系统顶面和系统底面，其中，所述系统底面包括第一系统触点和第二系统触点，其中，所述第一系统触点连接至所述第一元件触点，所述第二系统触点连接至所述第一载体触点；以及密封物，密封所述第一电气元件。
2.根据权利要求1所述的封装器件，进一步包括: 所述载体，具有第二载体触点； 所述第一电气元件，在所述第一顶面上具有第二元件触点；以及 第一连接件，连接所述第二元件触点和所述第二载体触点。
3.根据权利要求2所述的封装器件，进一步包括:包括元件附接区域的所述载体，以及在所述第一底面具有第三元件触点的所述第一电气元件，其中所述第三元件触点电连接至所述载体的所述元件附接区域。
4.根据权利要求3所述的封装器件，其中，所述第一电气元件是第一晶体管，其中，所述第一元件触点是所述第一晶体管的第一源极触点，其中，所述第二元件触点是所述第一晶体管的第一栅极触点，并且其中，所述第三元件触点是所述第一晶体管的第一漏极触点。
5.根据权利要求4所述的封装器件，其中，所述第二电气元件是第二晶体管，其中，所述第二晶体管包括第二顶面和第二底面，其中，第二源极触点布置在所述第二底面上，并且其中，第二漏极触点和第二栅极触点布置在所述第二顶面上。
6.根据权利要求5所述的封装器件，其中，所述第一源极触点与所述第二源极触点电连接。
7.根据权利要求6所述的封装器件，进一步包括: 所述载体，具有第三载体触点和第四载体触点； 第二连接件；以及 第三连接件， 其中，所述第二连接件将所述第二栅极触点连接至所述第三载体触点，并且其中，所述第三连接件将所述第二漏极触点连接至所述第四载体触点。
8.根据权利要求3所述的封装器件，其中，所述第一电气元件是第一晶体管，其中，所述第一元件触点是所述第一晶体管的第一漏极触点，其中，所述第二元件触点是所述第一晶体管的第一栅极触点，并且其中，所述第三元件触点是所述第一晶体管的第一源极触点。
9.根据权利要求8所述的封装器件，其中，所述第二电气元件是第二晶体管，其中，所述第二晶体管包括第二顶面和第二底面，其中，第二源极触点和第二栅极触点布置在所述第二底面上，并且其中，第二漏极触点被布置在所述第二顶面上。
10.根据权利要求9所述的封装器件，其中，所述第一漏极触点与所述第二漏极触点电连接。
11.根据权利要求10所述的封装器件，进一步包括具有第三载体触点的所述载体，并且进一步包括第二连接件，其中所述第二连接件将所述第二栅极触点连接至所述第三载体触点。
12.根据权利要求1所述的封装器件，其中，所述嵌入式系统包括嵌入层压材料中的第二元件。
13.根据权利要求1所述的封装器件，其中，所述载体进一步包括第二载体触点，其中，所述第一电气元件包括在所述第一顶面上的第二元件触点，其中，所述嵌入式系统包括在所述系统底面上的第二系统触点，并且其中，所述第二系统触点电连接至所述第二元件触点，所述第二系统触点电连接至所述第二载体触点。
14.一种封装半导体器件，包括: 引线框，包括第一引线、第二引线、第三引线和第四引线； 第一半导体器件，包括第一顶面和第一底面，所述第一半导体器件包括设置在所述第一顶面上的第一器件触点和第二器件触点以及设置在所述第一底面上的第三器件触点； 层压封装件，包括互连件和第二半导体器件，所述层压封装件具有顶封装面和底封装面，其中，第一封装触点和第二封装触点设置在所述底封装面上，并且其中，第三封装触点和第四封装触点设置在所述顶封装面上，所述第一封装触点和所述第二封装触点由所述互连件连接； 第一配线或导电夹； 第二配线或导电夹； 第三配线或导电夹；以及 密封材料，密封所述第一半导体器件， 其中，所述第一封装触点连接到所述第一引线，其中所述第二封装触点连接到所述第一器件触点，其中所述第三封装触点经由所述第一配线或导电夹连接到所述第三引线，其中所述第四封装触点经由所述第二配线或导电夹连接至所述第四引线，并且其中，所述第二器件触点经由所述第三配线或导电夹连接至所述第二引线。
15.根据权利要求14所述的器件，其中，所述第一器件触点是第一源极触点，其中，所述第二器件触点是第一栅极触点，其中，所述第三器件触点是漏极触点，其中，所述第二半导体器件包括第二源极触点、第二栅极触点和第二漏极触点，其中，所述第二源极触点连接至所述第一封装触点和所述第二封装触点，其中，所述第二栅极触点连接至所述第三封装触点，并且其中，所述第二漏极触点连接至所述第四封装触点。
16.根据权利要求14所述的器件，其中，所述第一半导体器件和所述第二半导体器件是功率晶体管。
17.根据权利要求14所述的器件，其中，所述密封材料和所述层压封装件包括预浸材料。
18.一种封装半导体器件，包括: 引线框，包括第一引线、第二引线和第三引线； 第一半导体器件，包括第一顶面和第一底面，所述第一半导体器件进一步包括设置在所述第一顶面上的第一器件触点和第二器件触点以及设置在所述第一底面上的第三器件触点； 层压封装件，包括互连件和第二半导体器件，所述层压封装件具有顶封装面和底封装面，其中第一封装触点、第二封装触点和第三封装触点被设置在所述底封装面上；第一引线或导电夹；以及 第二引线或导电夹， 其中，所述第一封装触点连接至所述第一引线，其中，所述第二封装触点连接至所述第一器件触点，其中，所述第三封装触点经由所述第一引线或导电夹连接至所述第二引线，并且其中，所述第二器件触点经由所述第二引线或导电夹连接至所述第三引线。
19.根据权利要求18所述的器件，其中，所述第一器件触点是第一漏极触点，其中，所述第二器件触点是第一栅极触点，其中，所述第三器件触点是源极触点，其中，所述第二半导体器件包括第二源极触点、第二栅极触点和第二漏极触点，其中，所述第二源极触点连接至所述第一封装触点，其中，所述第二漏极触点连接至所述第二封装触点，并且其中，所述第二栅极触点连接至所述第三封装触点。
20.根据权利要求18所述的器件，其中，所述第一器件触点是第一源极触点，其中，所述第二器件触点是第一栅极触点，其中，所述第三器件触点是漏极触点，其中，所述第二半导体器件包括第二源极触点、第二栅极触点和第二漏极触点，其中，所述第二漏极触点连接至所述第一封装触点，其中，所述第二源极触点连接至所述第二封装触点，并且其中，所述第二栅极触点连接至所述第三封装触点。
21.根据权利要求18所述的器件，其中，所述第一半导体器件和所述第二半导体器件是功率晶体管。
22.根据权利要求18所述的器件，进一步包括:密封材料，其中所述密封材料和所述层压封装件包括预浸材料。
23.一种制造封装元件的方法，所述方法包括: 将具有第一底面的第一电气元件放置在载体上，所述第一底面与第一顶面相对，所述第一电气元件在所述第一顶面上具有第一元件触点； 通过设置在层压封装件的底面侧的第一封装触点和第二封装触点，将所述载体的第一载体触点电连接至所述第一电气元件的所述第一元件触点，所述层压封装件包括第二电气元件；以及 密封所述第一电气兀件。
24.根据权利要求23所述的方法，进一步包括:通过第一引线或第一导电夹，将设置在所述第一电气元件的所述第一顶面上的第二元件触点与第二载体触点电连接。
25.根据权利要求24所述的方法，进一步包括:通过第二引线或第二导电夹，将设置在所述层压封装件的顶面侧上的第三封装触点与所述载体的第三载体触点电连接。
26.根据权利要求25所述的方法，进一步包括:通过第三引线或第三导电夹，将设置在所述层压封装件的顶面侧上的第四封装触点与所述载体的第四载体触点电连接。
【文档编号】H01L21/60GK103579154SQ201310326243
【公开日】2014年2月12日 申请日期:2013年7月30日 优先权日:2012年7月30日
【发明者】约阿希姆·马勒, 爱德华·菲尔古特, 哈利勒·哈希尼, 乔治·迈尔-伯格 申请人:英飞凌科技股份有限公司