多芯片封装系统的制作方法
【专利摘要】多芯片封装系统包括：信号传输线，所述信号传输线与多个半导体芯片共同耦接以将数据从所述半导体芯片传送到外部或者从外部传送到半导体芯片；以及终结控制器，所述终结控制器适用于检测信号传输线的负载值，并且基于负载值来控制对信号传输线的终结操作。
【专利说明】多芯片封装系统
[0001] 相关申请的交叉引用
[0002] 本申请要求2013年4月11日提交的申请号为10-2013-0040066的韩国专利申请 的优先权，其全部内容通过引用合并于此。
【技术领域】
[0003] 本发明的示例性实施例涉及一种半导体设计技术，更具体而言，涉及一种包括多 个半导体芯片的多芯片封装系统。
【背景技术】
[0004] 一般地，包括双数据速率同步DRAM (DDR SDRAM)的半导体器件已经在各种方向发 展以满足用户的需求。发展方向可以包括封装技术。近来已经提出多芯片封装作为半导体 器件的封装技术。多芯片封装包括构造单芯片的多个半导体芯片，并且具有存储功能的多 个存储芯片可以用来增加存储容量，或者具有不同功能的多个存储芯片可以用来改善期望 的性能。供作参考，多芯片封装可以根据配置而分成单层多芯片封装和多层多芯片封装。单 层多芯片封装包括彼此平行地布置在同一平面上(例如，共面）的多个半导体芯片，并且多 芯片封装中层叠有多个半导体芯片。
[0005] 图1是用于解释现有的多芯片封装的框图。
[0006] 参见图1，多芯片封装包括多个半导体芯片110和控制半导体芯片110的控制器 120。多个半导体芯片110和控制器120经由单传输线LL彼此连接，并且控制器120经由 信号传输线LL传送预定的信号以便控制多个半导体芯片110。
[0007] 此外，近来半导体器件已经沿着储存更大量的数据并且以更高的速度执行各种操 作的方向发展。因此，已经逐步地增加如上所述的构造多芯片封装的半导体芯片110的数 目。当半导体芯片110的数目增加时，会意味着与控制器120连接的单传输线LL的负载也 增加。此外，当信号传输线LL的负载增加时，会意味着与增加的负载相对应的延迟量被额 外地反映到经由信号传输线LL传送的信号中。当延迟量显著地增加时，信号不会以高速度 来传送。
【发明内容】
[0008] 各种示例性实施例涉及一种能根据与多个半导体芯片共同连接的传输线的状态 来控制信号传输状态的多芯片封装系统。
[0009] 根据本发明的一个实施例，一种多芯片封装系统包括：信号传输线，所述信号传输 线与多个半导体芯片共同耦接以将数据从半导体芯片传送到外部或者从外部传送到半导 体芯片；以及终结控制器，所述终结控制器适用于检测信号传输线的负载值，并且基于负载 值控制对信号传输线的终结操作。
[0010] 根据本发明的另一个实施例，一种多芯片封装系统包括：控制器，所述控制器适用 于产生用于控制多个半导体芯片的使能操作的使能信号；开关模块，所述开关模块适用于 将信号传输线与多个半导体芯片耦接，其中，要耦接的半导体芯片的数目响应于使能信号 来确定；以及终结控制器，所述终结控制器适用于响应于使能信号而控制对信号传输线的 终结操作。
[0011] 根据本发明的另一个实施例，一种多芯片封装包括与用于传送预定信号的穿通硅 通孔（TSV)耦接的多个半导体芯片。每个半导体芯片包括：芯片身份（ID)发生器，所述芯 片ID发生器适用于产生相应半导体芯片的芯片ID，以及终结控制器，所述终结控制器用于 响应于芯片ID发生器的输出信号而控制对TSV的终结操作。
[0012] 根据本发明的另一个实施例，一种多芯片封装系统包括：多芯片封装，所述多芯片 封装包括与用于传送预定信号的TSV耦接的多个半导体芯片；以及控制器，所述控制器适 用于响应于多个半导体芯片的数目而控制对TSV的终结操作。
【专利附图】
【附图说明】
[0013] 图1是用于解释现有的多芯片封装的框图。
[0014] 图2是用于解释根据本发明的一个示例性实施例的多芯片封装系统的框图。
[0015] 图3是用于解释根据本发明的另一个示例性实施例的多芯片封装系统的框图。
[0016] 图4是用于解释根据本发明的另一个示例性实施例的多芯片封装系统的框图。 [0017] 图5是用于解释根据本发明的另一个示例性实施例的多芯片封装系统的框图。 [0018] 图6是用于解释根据本发明的另一个示例性实施例的多芯片封装系统的框图。
【具体实施方式】
[0019] 下面将参照附图更详细地描述各种示例性实施例。然而，本发明可以用不同的方 式实施，而不应解释为限制于本文所列的实施例。确切地说，提供这些实施例使得本公开充 分与完整，并向本领域技术人员充分传达本发明的范围。在说明书中，附图标记在本发明的 各种附图和实施例中与相同编号的部分直接相对应。
[0020] 图2是用于解释根据本发明的一个示例性实施例的多芯片封装系统的框图。
[0021] 参见图2,多芯片封装系统包括：多个半导体芯片210、控制器220、以及终结控制 器 230。
[0022] 多个半导体芯片210通过控制器220来控制，并且多个半导体芯片210和控制器 220与信号传输线LL共同连接。控制器220被配置成经由信号传输线LL来传送预定的信 号，以便控制多个半导体芯片210。
[0023] 终结控制器230被配置成检测信号传输线LL的负载值，以控制针对信号传输线LL 的终结操作。终结控制器230包括负载值检测单元231和终结操作单元232。负载值检测 单元231被配置成检测信号传输线LL的负载值，并且输出检测值作为检测信号DET，而终结 操作单元232被配置成响应于检测信号DET而对信号传输线LL执行终结操作。
[0024] 在本发明的这个示例性实施例中，经由信号传输线LL传送的信号的摆幅可以经 由终结操作来控制。即，由于经由已经执行了终结操作的信号传输线LL传送的信号具有小 的摆幅，所以系统可以执行高速操作。然而，当执行终结操作时，信号传输线LL被驱动到预 定的电压电平，且因而功耗必然增加。在本发明的这个示例性实施例中，是否执行终结操作 可以根据信号传输线LL的负载值来控制，这可以实现高速度操作和低功耗。换言之，当信 号传输线LL的负载值较小时，可以不执行终结操作以减小功耗。当信号传输线LL的负载 值较大时，可以执行终结操作用于高速操作。
[0025] 图3是用于解释根据本发明的另一个示例性实施例的多芯片封装系统的框图。
[0026] 参见图3,多芯片封装系统包括：多个半导体芯片310、320以及330、控制器340、 开关模块350以及终结控制器360。
[0027] 如图2,多个半导体芯片310、320以及330通过控制器340来控制。出于说明的目 的，将以三个半导体芯片（即，第一至第三半导体芯片310、320以及330)作为一个实例。
[0028] 控制器340被配置成产生用于分别控制第一至第三半导体芯片310、320以及330 的使能操作的第一至第三使能信号EN1、EN2以及EN3。第一使能信号EN1是用于使能第一 半导体芯片310的信号。尽管未不出，第一使能信号EN1可以施加到第一半导体芯片310 以便控制使能操作。第二使能信号EN2和第三使能信号EN3是分别用于使能第一半导体芯 片320和第三半导体芯片330的信号。类似地，第二使能信号EN2和第三使能信号EN3可 以施加到第二半导体芯片320和第三半导体芯片330以便控制使能操作。
[0029] 开关模块350被配置成将与响应于第一至第三使能信号EN1、EN2以及EN3而使能 的半导体芯片相对应的信号传输线与一个传输线连接，并且包括第一至第三开关单元SW1、 SW2以及SW3。第一开关单元SW1被配置成响应于第一使能信号EN1而将与第一半导体芯 片310相对应的第一信号传输线LL1与信号传输线LL连接，第二开关单元SW2被配置成响 应于第二使能信号EN2而将与第二半导体芯片320相对应的第二信号传输线LL2与第一信 号传输线LL1连接，以及第三开关单元SW3被配置成响应于第三使能信号EN3而将与第三 半导体芯片330相对应的第三信号传输线LL3与第二信号传输线LL2连接。例如，当第一 使能信号EN1和第二使能信号EN2被激活时，控制器340以及第一半导体芯片310和第二 半导体芯片320经由形成为一个传输线的信号传输线LL、LL1以及LL2而被连接。
[0030] 终结控制器360用来响应于第三使能信号EN3而控制信号传输线LL的终结操作， 并且包括使能检测单元361和终结操作单元362。使能检测单元361用来检测第三使能信 号EN3被激活并输出检测信号DET，而终结操作单元362用来响应于检测信号DET而对信号 传输线LL执行终结操作。
[0031] 当第三使能信号EN3被激活时，S卩，当第一使能信号EN1至第三使能信号EN3被激 活时以便经由形成为一个传输线的信号传输线LL、LL1、LL2以及LL3将控制器340和第一 半导体芯片310至第三半导体芯片330连接时，图3的多芯片封装系统可以执行终结操作。 因此，使能检测单元361接收第三使能信号EN3,并且检测第三使能信号EN3是否被激活。
[0032] 在下文中，将描述简单的电路操作。
[0033] 首先，当仅第一使能信号EN1被激活时，控制器340和第一半导体芯片310经由形 成为一个传输线的信号传输线LL和LL1而连接。在图3的配置中，响应于第三使能信号 EN3而控制是否执行终结操作，假设由因响应于第一使能信号EN1而连接的信号传输线LL 和LL1组成的一个传输线具有较小的负载值，例如，比指定值小的值。因此对经由第一使能 信号EN1连接的信号传输线LL或LL1不执行终结操作。结果，尽管传送信号，但是不会发 生终结操作的功耗。
[0034] 接着，当第一使能信号EN1至第三使能信号EN3被激活时，控制器340和第一半导 体芯片310至第三半导体芯片330经由一个信号传输线LL、LL1、LL2以及LL3而连接。在 图3的配置中，假设由响应于第一使能信号EN1至第三使能信号EN3而连接的信号传输线 LL、LL1、LL2以及LL3组成的一个传输线具有较大的负载值，例如，等于或大于指定值的值。 因此，对由响应于第一使能信号EN1至第三使能信号EN3连接的信号传输线LL、LL1、LL2以 及LL3组成的一个传输线执行终结操作。结果，信号通过终结操作以小摆幅传送。
[0035] 根据本发明的实施例的多芯片封装可以检测将使能的半导体器件相互连接的一 个信号传输线的负载值，并且可以根据检测结果控制是否执行终结操作。
[0036] 图4是用于解释根据本发明的另一个示例性实施例的多芯片封装系统的框图。图 4说明提供有半导体芯片410、420以及430的一种情况。
[0037] 参见图4,多芯片封装系统包括：第一半导体芯片410至第三半导体芯片430， 并且第一半导体芯片410至第三半导体芯片430与用于传送预定信号的第一穿通硅通孔 (through-silicon via，TSV) TSV_LL、和用于传送检测信号 DET 的第二 TSV TSV_DET 连接。 为了方便描述，将采用第一半导体芯片410作为代表性实例。
[0038] 第一半导体芯片410包括与第一 TSV TSV_LL连接的传送器TX和接收器RX。此 夕卜，第一半导体芯片410包括芯片身份（ID)发生器411和终结控制器412。
[0039] 传送器TX被配置成接收传送给第一半导体芯片410的信号，并且将接收的信号传 送到第一 TSV TSV_LL，而接收器RX被配置成接收经由第一 TSV TSV_LL传送来的信号，并且 将接收的信号传送到内部电路。
[0040] 芯片ID发生器411用于将芯片ID分配给第一半导体芯片410。在图4的配置中， 第一半导体芯片410被设置在最下部，并且第三半导体芯片430被设置在最上部，第一半导 体芯片410的芯片ID发生器411将与'1'相对应的芯片ID分配给第一半导体芯片410,第 二半导体芯片420的芯片ID发生器接收与'1'相对应的芯片ID，并且将与'2'相对应的 芯片ID分配给第二半导体芯片420,以及第三半导体芯片430的芯片ID发生器接收与'2' 相对应的芯片ID，并且将与'3'相对应的芯片ID分配给第三半导体芯片430。
[0041] 终结控制器412被配置成响应于芯片ID发生器411的输出信号而控制针对第一 TSVTSV_LL的终结操作，并且包括芯片ID检测单元412_1和终结操作单元412_2。芯片ID 检测单元412_1被配置成将与'1'相对应的芯片ID与指定芯片ID进行比较，并且产生检 测信号DET，而终结操作单元412_2被配置成响应于检测信号DET而对第一 TSVTSV_LL执行 终结操作。此时，检测信号DET可以经由第二TSV TSV_DET传送到所有的第一半导体芯片 410至第三半导体芯片430。
[0042] 根据本发明的实施例的多芯片封装可以将相应半导体芯片的芯片ID与指定芯片 ID进行比较，并且根据比较结果控制是否执行终结操作。指定芯片ID可以包括表示当层叠 的半导体芯片的数目等于或大于预定的数目时将执行终结操作的信息。假设指定芯片ID 与'3'相对应，则当层叠的半导体芯片的数目等于或大于3时对第一 TSV TSV_LL执行终结 操作，并且当层叠的半导体芯片的数目小于3时不对第一 TSV TSV_LL执行终结操作。
[0043] 在图4的实施例中，指定芯片ID可以被储存在第一至第三半导体芯片中的每个的 芯片ID检测单元中。即，在多芯片封装内部确定是否执行终结操作。在以下将描述的图5 的一个实施例中，可以在多芯片封装的外部确定是否执行终结操作。
[0044] 图5是用于解释根据本发明的另一个示例性实施例的多芯片封装系统的框图。
[0045] 参见图5,多芯片封装系统包括控制器510和多芯片封装520。
[0046] 控制器510利用命令CMD、地址ADD、数据DATA等来控制多芯片封装520,并且响应 于以下将描述的ID信息INF_ID来控制针对多芯片封装520的终结操作。多芯片封装520 包括由控制器510控制的多个半导体芯片521，并且所述多个半导体芯片521与用于将预定 的信号传送到多个半导体芯片521的TSV TSV_LL连接。
[0047] 此外，控制器510响应于10信息預?_10而控制针对第一了5￥了5￥_1^的终结操作。 此时，ID信息INF_ID可以包括参照图4描述的芯片ID。即，设置在多芯片封装520中的每 个半导体芯片521对芯片ID计数，并且分配计数的芯片ID作为用于识别相应半导体芯片 的芯片ID，以及ID信息IF_ID可以包括最终计数的芯片ID。然后，控制器510将计数的芯 片ID与指定的芯片ID进行比较，并且根据比较结果确定出是否执行针对第一 TSV TSV_LL 的终结操作。
[0048] 图6是用于解释根据本发明的另一个示例性实施例的多芯片封装系统的框图。图 6的多芯片封装系统与图5的多芯片封装系统的不同之处仅在于终结操作单元610的位置 不同。即，图6的终结操作单元610被设置在控制器510的外部，并且被设置成比控制器 510更邻近多芯片封装520。
[0049] 参见图6,控制器510响应于由多芯片封装520产生的ID信息INF_ID而产生用于 控制终结操作的控制信号CTR，并且终结操作单元610响应于控制信号CTR而对与多芯片封 装520连接的TSV TSV_LL执行终结操作。
[0050] 从图5和图6中看出，根据本发明的示例性实施例的多芯片封装系统可以检测出 在多芯片封装中计数的ID信息，并且根据检测结果来控制是否执行终结操作。
[0051] 如上所述，根据本发明的实施例的多芯片系统可以根据信号传输线的负载值来确 定是否执行终结操作。在另一个实施例中，多芯片封装系统也可以根据用于连接信号传输 线的使能信号来确定是否执行终结操作。在另一个实施例中，多芯片封装系统也可以根据 经由TSV连接的多个半导体芯片的芯片ID信息来确定是否执行终结操作。结果，根据本发 明的实施例的多芯片封装系统可以有效地控制是否执行终结操作，由此当传送信号时在操 作速度或功耗方面获得增益。
[0052] 根据本发明的实施例，由于多芯片封装系统可以根据信号传输线的负载值来控制 终结操作，所以多芯片封装系统可以在操作速度或功耗方面更有效地操作。
[0053] 尽管已经处于说明的目的描述了各种实施例，但对本领域技术人员将显然的是， 在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修 改。
[0054] 通过以上实施例可以看出，本申请提供了以下的技术方案。
[0055] 技术方案1. 一种多芯片封装系统，包括：
[0056] 信号传输线，所述信号传输线与多个半导体芯片共同耦接，以将数据从所述半导 体芯片传送到外部或者从外部传送到所述半导体芯片；以及
[0057] 终结控制器，所述终结控制器适用于检测所述信号传输线的负载值，并且基于所 述负载值来控制对所述信号传输线的终结操作。
[0058] 技术方案2.如技术方案1所述的多芯片封装系统，其中，所述终结控制器当所述 负载值等于或大于指定值时执行所述终结操作。
[0059] 技术方案3.如技术方案1所述的多芯片封装系统，其中，所述终结控制器包括：
[0060] 检测单元，所述检测单元适用于检测所述信号传输线的负载值以输出检测信号； 以及
[0061] 操作单元，所述操作单元适用于响应于所述检测信号而对所述信号传输线执行所 述终结操作。
[0062] 技术方案4.如技术方案1所述的多芯片封装系统，还包括：
[0063] 控制器，所述控制器适用于将数据经由所述信号传输线提供给所述半导体芯片。
[0064] 技术方案5. -种多芯片封装系统，包括：
[0065] 控制器，所述控制器适用于产生用于控制多个半导体芯片的使能操作的使能信 号；
[0066]开关模块，所述开关模块适用于将信号传输线与多个半导体芯片耦接，其中，要耦 接的半导体芯片的数目响应于所述使能信号而确定；以及
[0067] 终结控制器，所述终结控制器适用于响应于所述使能信号而控制对所述信号传输 线的终结操作。
[0068] 技术方案6.如技术方案5所述的多芯片封装系统，其中，所述终结控制器响应于 所述多个半导体芯片之中预定的半导体芯片的使能信号而执行所述终结操作。
[0069] 技术方案7.如技术方案5所述的多芯片封装系统，其中，所述终结控制器包括：
[0070] 检测单元，所述检测单元适用于检测所述使能信号是否被激活，并且输出检测信 号；以及
[0071] 操作单元，所述操作单元适用于响应于所述检测信号而对一个传输线执行所述终 结操作。
[0072] 技术方案8. -种包括与用于传送预定信号的穿通硅通孔TSV耦接的多个半导体 芯片的多芯片封装，
[0073] 其中，所述半导体芯片中的每个包括：
[0074] 芯片身份（ID)发生器，所述芯片ID发生器适用于产生相应半导体芯片的芯片ID ; 以及
[0075] 终结控制器，所述终结控制器适用于响应于所述芯片ID发生器的输出信号而控 制对所述TSV的终结操作。
[0076] 技术方案9.如技术方案8所述的多芯片封装，其中，所述终结控制器根据指定芯 片ID来对所述TSV执行终结操作。
[0077] 技术方案10.如技术方案8所述的多芯片封装，其中，所述终结控制器包括：
[0078] 芯片ID检测单元，所述芯片ID检测单元适用于将所述芯片ID发生器产生的芯片 ID与指定芯片ID进行比较，并且输出检测结果作为检测信号；以及
[0079] 操作单元，所述操作单元适用于响应于所述检测信号而对所述TSV执行终结操 作。
[0080] 技术方案11.如技术方案10所述的多芯片封装，还包括：
[0081] 适用于将所述检测信号传送到所述半导体芯片中的每个的TSV。
[0082] 技术方案12. -种多芯片封装系统，包括：
[0083] 多芯片封装，所述多芯片封装包括与用于传送预定信号的TSV相耦接的多个半导 体芯片；以及
[0084] 控制器，所述控制器适用于响应于所述多个半导体芯片的数目而控制对所述TSV 的终结操作。
[0085] 技术方案13.如技术方案12所述的多芯片封装系统，其中，所述多芯片封装对所 述半导体芯片中的每个的芯片ID计数，并且将计数的芯片ID提供给所述控制器。
[0086] 技术方案14.如技术方案13所述的多芯片封装系统，其中，所述控制器包括操作 单元，所述操作单元适用于响应于从所述多芯片封装提供的芯片ID信息而对所述TSV执行 终结操作。
[0087] 技术方案15.如技术方案12所述的多芯片封装系统，还包括：
[0088] 操作单元，所述操作单元响应于来自所述控制器的控制信号而对所述TSV执行终 结操作。
[0089] 技术方案16.如技术方案15所述的多芯片封装系统，其中，所述操作单元被设置 成比所述控制器更邻近所述多芯片封装。
【权利要求】
1. 一种多芯片封装系统，包括： 信号传输线，所述信号传输线与多个半导体芯片共同耦接，以将数据从所述半导体芯 片传送到外部或者从外部传送到所述半导体芯片；以及 终结控制器，所述终结控制器适用于检测所述信号传输线的负载值，并且基于所述负 载值来控制对所述信号传输线的终结操作。
2. 如权利要求1所述的多芯片封装系统，其中，所述终结控制器当所述负载值等于或 大于指定值时执行所述终结操作。
3. 如权利要求1所述的多芯片封装系统，其中，所述终结控制器包括： 检测单元，所述检测单元适用于检测所述信号传输线的负载值以输出检测信号；以及 操作单元，所述操作单元适用于响应于所述检测信号而对所述信号传输线执行所述终 结操作。
4. 如权利要求1所述的多芯片封装系统，还包括： 控制器，所述控制器适用于将数据经由所述信号传输线提供给所述半导体芯片。
5. -种多芯片封装系统，包括： 控制器，所述控制器适用于产生用于控制多个半导体芯片的使能操作的使能信号； 开关模块，所述开关模块适用于将信号传输线与多个半导体芯片耦接，其中，要耦接的 半导体芯片的数目响应于所述使能信号而确定；以及 终结控制器，所述终结控制器适用于响应于所述使能信号而控制对所述信号传输线的 终结操作。
6. 如权利要求5所述的多芯片封装系统，其中，所述终结控制器响应于所述多个半导 体芯片之中预定的半导体芯片的使能信号而执行所述终结操作。
7. 如权利要求5所述的多芯片封装系统，其中，所述终结控制器包括： 检测单元，所述检测单元适用于检测所述使能信号是否被激活，并且输出检测信号；以 及 操作单元，所述操作单元适用于响应于所述检测信号而对一个传输线执行所述终结操 作。
8. -种包括与用于传送预定信号的穿通硅通孔TSV耦接的多个半导体芯片的多芯片 封装， 其中，所述半导体芯片中的每个包括： 芯片身份（ID)发生器，所述芯片ID发生器适用于产生相应半导体芯片的芯片ID;以及 终结控制器，所述终结控制器适用于响应于所述芯片ID发生器的输出信号而控制对 所述TSV的终结操作。
9. 如权利要求8所述的多芯片封装，其中，所述终结控制器根据指定芯片ID来对所述 TSV执行终结操作。
10. 如权利要求8所述的多芯片封装，其中，所述终结控制器包括： 芯片ID检测单元，所述芯片ID检测单元适用于将所述芯片ID发生器产生的芯片ID 与指定芯片ID进行比较，并且输出检测结果作为检测信号；以及 操作单元，所述操作单元适用于响应于所述检测信号而对所述TSV执行终结操作。
【文档编号】H01L23/48GK104103610SQ201310378796
【公开日】2014年10月15日 申请日期:2013年8月27日 优先权日:2013年4月11日
【发明者】郑椿锡 申请人:爱思开海力士有限公司