一种cmos图像传感器有源像素的结构及其制造方法
【专利摘要】本发明涉及一种CMOS图像传感器有源像素的结构及其制造方法，该结构包括：有源像素电路区、漂浮节点以及感光元件；其中，感光元件包括滤光片和用于接收经所述滤光片过滤的光线的P-外延层；在P-型外延层上注入有一个N型掺杂的“U”型的埋层，在N型的埋层中，插入有一个P+型掺杂层，该P+型掺杂层包括由不同掺杂浓度物组成的两个子区域；浓度低的掺杂子区域包围浓度高的掺杂子区域，或浓度低的掺杂子区域与N型埋层的边界一起包围浓度高的掺杂子区域。本发明能提高光电二极管满阱容量的同时还兼顾减小硅-氧化硅界面的暗电流。
【专利说明】一种CMOS图像传感器有源像素的结构及其制造方法
【技术领域】
[0001]本发明涉及半导体器件及加工制造领域，更具体地说，涉及一种改善互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,简称CMOS)图像传感器性能的结构和方法。
【背景技术】
[0002]与电荷I禹合器件图像传感器(Charge Coupled Device,简称CCD)相比,CMOS图像传感器(Contact Image Sensor,简称CIS)在其制造工艺和现有的集成电路制造工艺兼容性上具有优越的性能。CMOS图像传感器可以将驱动电路和像素集成在一起，简化了硬件设计，大大降低了降低系统的功耗；CIS在采集光信号的同时就可以取出电信号，还能实时处理图像信息，速度比CXD图像传感器快；并且，CMOS图像传感器还具有价格便宜、带宽较大、防模糊、访问的灵活性和较大的填充系数等优点。
[0003]有源像素单元是用光电二极管作为图像传感器件，通常是由三个晶体管和一个N+/P-光电二极管构成，这种结构适合标准的CMOS制造工艺。在对于光电二极管的搀杂的空间分布设计中，需考虑使空间电荷区避开晶体缺陷等复合中心集中的地区，以减小像素的暗电流等问题。
[0004]请参阅图1，图1示出了现有技术中背照式图像传感器后端4T像素的结构示意图。如图所示，像素电路区包括转移管、放大晶体管和复位晶体管。在光线经彩色滤光片进入P-外延层时,光电二极管在N-处产生电荷,这时,转移管是处于关闭状态；随后，转移管打开，将存储在光电二极管中的电荷传输到漂浮节点，传输完成后，转移管随即关闭，并等待下一次光照的进入；在漂浮节点上的电荷信号随后输入到调整放大晶体管；读出后，带有复位门的复位晶体管将漂浮点复位到一个参考电压。
[0005]在这种情况下，光电二极管是由在P-型外延层上注入一个N型的埋层，与表面形成高浓度掺杂P+钉扎层共同构成，这个P+钉扎层可以降低由于硅-氧化硅界面缺陷引起的暗电流。这种设计通常应用在大尺寸的有源像素单元上。由于光电二极管的尺寸较大，满阱容量(光电二极管存储电荷的能力)得到提升，可以存储更多的电子，而提高有源像素单元的动态范围(最亮与最暗情况的比值)，降低噪声对像素的影响，以及提高信噪比。然而，随着像素单元尺寸的减少，光电二极管区域减少，有源像素单元的满阱容量会降低，从而使有源像素的动态范围减小，信噪比降低。
[0006]目前，提高光电二极管满阱容量的方法:一种可以通过增加光电二极管101的N型掺杂区的掺杂浓度，从而增加耗尽的总量来提高满阱容量，但这种方法会使光电二极管的耗尽区在N型掺杂区的范围变小，不利于光照产生的电子的转移，并且，增加的N型掺杂浓度还会增加与表面P+型钉扎层界面的掺杂浓度，从增加Si/Si02界面处暗电流，最终造成有源像素单元的噪声增加，影响有源像素单元的信噪比。
[0007]另一种方法为改变光电二极管的结构，例如，一种采用多步离子注入形成分层光电光电二极管来改善小尺寸接触式图像传感器(Contact Image Sensor,简称CIS)有源像素单元满阱容量和信噪比的结构。
[0008]在这种结构中，用一个P+型掺杂层插入到由N型掺杂的‘U’型的埋层结构代替原有的一整块N型掺杂层，如图2所示。引入的这个P型掺杂插入层可以将光电二极管中本来无法完全耗尽的区域完全耗尽，从而提供较大的满阱容量。但是这种结构如果对于已经完全耗尽的光电二极管就没有明显的改善作用，只有去增加N型掺杂的浓度来改善满阱容量，这同样会增加光电二极管区域N型掺杂与表面P+型掺杂钉扎层界面的暗电流。因此，从上述两种改善满阱容量的方法和结构上可以看出，提高满阱容量与减小暗电流，即提高动态范围之间有一个相互制约的因素-掺杂浓度，需综合考虑。
[0009]因此，如何在提高光电二极管满阱容量的同时还兼顾减小硅-氧化硅界面的暗电流，是本发明需要解决的技术问题。
【发明内容】
[0010]本发明的目的在于提供一种CMOS图像传感器有源像素的结构及其制造方发法，提高光电二极管满阱容量的同时还兼顾减小硅-氧化硅界面的暗电流，提高有源像素的动态范围。
[0011]为实现上述目的，本发明的技术方案如下:
[0012]一种CMOS图像传感器有源像素的结构，包括:有源像素电路区、漂浮节点以及感光元件；所述的感光元件包括滤光片和用于接收经所述滤光片过滤的光线的P-外延层，当光线经进入所述P-外延层时，感光兀件控制转移管打开，将存储在感光兀件中的电荷传输到漂浮节点；其中，在P-型外延层上注入有一个N型掺杂的‘U’型的埋层，在所述N型的埋层中，插入有一个P+型掺杂层，所述P+型掺杂层包括由不同掺杂浓度物组成的两个子区域；所述浓度低的掺杂子区域包围浓度高的掺杂子区域，或所述浓度低的掺杂子区域与所述N型埋层的边界一起包围浓度高的掺杂子区域；其中，所述边界为远离所述漂浮节点的边界。
[0013]优选地，所述P+型掺杂层与所述N型的埋层的体积之比为1:2或1:3。
[0014]优选地，所述‘U’型的埋层的表面形成有高浓度掺杂P+钉扎层，以及，所述P+型掺杂层与所述P+钉扎层之间具有间隙。
[0015]优选地，所述P+型掺杂层与所述漂浮节点相邻的N型埋层的边界具有间隙。
[0016]优选地，所述的像素为3T或4T结构；所述感光元件为光电二极管、PIN型光电二极管、光电门或光电电容；所述有源像素电路区包括转移管、放大晶体管和复位晶体管。
[0017]优选地，所述N型的埋层注入的是掺杂浓度范围2E11?2E12/cm3、能量范围为IOOkev?150kev的磷,或是掺杂浓度范围2E11?2E12/cm3的砷。
[0018]优选地，所述P+型掺杂层中浓度低的掺杂子区域注入的是扩散系数较大的硼，其能量范围为3kev?lOkev，掺杂浓度范围为3E13?9E13/cm3 ;或是二氟化硼，其能量范围IOkev ?20kev,浓度 2E13 ?6E13/cm3。
[0019]优选地，所述P+型掺杂层中浓度低的掺杂子区域注入的是扩散系数较小的铟，其注入能量为50kev?IOOkev,掺杂浓度为2E13?8E13/cm3。
[0020]为实现上述目的，本发明还提供一种CMOS图像传感器有源像素结构的制造方法，具体包括如下步骤:[0021]步骤S1:在所述P-外延层上，利用感光元件的第一掩模版，经曝光和显影后形成感光元件的区域；
[0022]步骤S2:在所述感光元件区域中注入有一个N型掺杂的‘U’型的埋层；
[0023]步骤S3:利用形成P型离子注入区的第二掩模版，注入扩散系数较小的物质形成浓度低的掺杂子区域；其中，所述浓度低的掺杂子区域距所述P+钉扎层区域有一定间隙；
[0024]步骤S4:在所述浓度低的掺杂子区域，注入扩散系数较高的物质形成浓度高的掺杂子区域；其中，所述浓度低的掺杂子区域包围浓度高的掺杂子区域，或所述浓度低的掺杂子区域与所述N型埋层的边界一起包围浓度高的掺杂子区域；其中，所述边界为远离所述漂浮节点的边界。
[0025]优选地，在所述步骤S2中，所述N型的埋层注入的是掺杂浓度范围2E11?2E12/cm3、能量范围为IOOkev?150kev的磷，或是掺杂浓度范围2E11?2E12/cm3的砷。在所述步骤S3中，所述P+型掺杂层中浓度低的掺杂子区域注入的是扩散系数较大的硼，其能量范围为3kev?lOkev，掺杂浓度范围为3E13?9E13/cm3 ;或是二氟化硼，其能量范围IOkev?20kev，浓度2E13?6E13/cm3。在所述步骤S4中，所述P+型掺杂层中浓度低的掺杂子区域注入的是扩散系数较小的铟，其注入能量为50kev?lOOkev，掺杂浓度为2E13?8E13/cm3。
[0026]从上述技术方案可以看出，本发明提供的在这种结构中，在所述N型的埋层中，插入有一个P+型掺杂层，其外围的由硼⑶或是氟化硼(BF2)掺杂的区域为低浓度掺杂P型区，内部由铟(In)掺杂的为重掺杂P型区。在像素区进行离子注入时不是单次的注入，而是采用利用不同扩散系数的P型掺杂进行注入，既实现了可以完全耗尽N型管中的电子，同时形成不同浓度的注入。在外延层上，利用光电二极管的掩模版，经过曝光，显影后形成光电二极管的区域。因此，本发明可以在提高光电二极管满阱容量的同时还兼顾减小硅-氧化硅界面的暗电流。
【专利附图】
【附图说明】
[0027]图1为现有技术中一 CMOS图像传感器有源像素的结构示意图；
[0028]图2为现有技术中另一 CMOS图像传感器有源像素的‘U’型的埋层结构示意图，在该结构中，用一个P+型掺杂层插入到由N型掺杂的‘U’型的埋层结构代替原有的一整块N型掺杂层；
[0029]图3为本发明一实施例提供的CMOS图像传感器有源像素的结构示意图；
[0030]图4为本发明CMOS图像传感器有源像素中P+型掺杂层一实施例结构示意图，在该结构中，P+型掺杂层其外围为低浓度掺杂区P型区，内部为重掺杂P型区；
[0031]图5为本发明CMOS图像传感器有源像素中P+型掺杂层另一实施例结构示意图，在该结构中，P+型掺杂层其外围为低浓度掺杂区P型区，内部为重掺杂P型区；
[0032]图6为本发明一 CMOS图像传感器有源像素制造方法示意流程图；
[0033]图7为铟(In)元素掺杂分布示意图；
[0034]图8为硼⑶或二氟化硼(BF2)掺杂分布；
[0035]图9为铟(In)与硼⑶或二氟化硼(BF2)共掺杂分布示意图。【具体实施方式】
[0036]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0037]需要说明的是，本发明的CMOS图像传感器有源像素的结构可适用于像素设计的任何领域，较佳地，应用在为3T或4T结构。感光元件可以为光电二极管、PIN型光电二极管、光电门或光电电容。下面以4T有源像素结构为例，有源像素电路区包括转移管、放大晶体管和复位晶体管，感光元件为光电二极管为例进行详细说明。
[0038]请参阅图3，图3为本发明一实施例提供的CMOS图像传感器有源像素的结构示意图。如图所示，该4T有源像素结构包括:有源像素电路区、漂浮节点以及感光元件；感光元件包括滤光片和用于接收经所述滤光片过滤的光线的P-外延层。当光线经进入所述P-外延层时，感光元件控制转移管打开，将存储在感光元件中的电荷传输到漂浮节点；其中，在P-型外延层上注入有一个N型掺杂的‘U’型的埋层，该‘U’型的埋层的表面形成有高浓度掺杂P+钉扎层，以及，在N型的埋层中，插入有一个P+型掺杂层。并且，P+型掺杂层与P+钉扎层间有间隔。进一步地，P+型掺杂层与N型的埋层的体积之比可以取为1:2或1:3之间。
[0039]本发明中插入的P+型掺杂层，包括由不同掺杂浓度物组成的两个子区域，浓度低的掺杂子区域可以完全包围浓度高的掺杂子区域，如图4所示；还可以浓度低的掺杂子区域与N型埋层的边界一起包围浓度高的掺杂子区域；其中，边界为远离所述漂浮节点的边界，如图5所示。也就是说，P+型掺杂层与漂浮节点相邻的N型的埋层边界可以具有间隙。
[0040]在本实施例中在像素区进行离子掺杂注入时不是单次的注入，而是采用利用不同扩散系数的P型掺杂进行注入。也就是说，P+型掺杂层的外围可以由硼(B)或是氟化硼(BF2)掺杂的区域为低浓度掺杂P型区，内部由铟(In)掺杂形成为重掺杂P型区。这样，实现了可以完全耗尽N型管中的电子，同时形成不同浓度的注入。在外延层上，利用光电二极管的掩模版，经过曝光和显影后形成光电二极管的区域。
[0041]下面通过具体实施例，对制造本发明CMOS图像传感器有源像素结构的方法，进行详细说明。
[0042]请参阅图6，图6为上述本发明一 CMOS图像传感器有源像素制造方法示意流程图；本实施例中的CMOS图像传感器有源像素结构的制造方法，只叙述在P-外延层上形成的后续步骤，其它的步骤与现有技术相同，任何现有技术均可以使用，在此不再赘述。
[0043]如图6所示,该制造方法具体包括如下步骤:
[0044]步骤S1:在P-外延层上，利用感光元件的第一掩模版，经曝光和显影后形成感光元件的区域。
[0045]步骤S2:在该感光元件区域中注入一个N型掺杂的‘U’型的埋层；该N型的埋层注入可以是掺杂浓度范围2E11?2E12/cm3、能量范围为IOOkev?150kev的磷，也可以是掺杂浓度范围2E11?2E12/cm3的砷。
[0046]步骤S3:利用形成P型离子注入区的第二掩模版，注入扩散系数较小的物质形成浓度低的掺杂子区域；其中，浓度低的掺杂子区域距P+钉扎层区域需有一定间隙。
[0047]具体地，在该步骤S3中，P+型掺杂层中浓度低的掺杂子区域注入可以是扩散系数较大的硼，注入能量范围可以为3kev?lOkev，掺杂浓度范围可以为3E13?9E13/cm3 ;也可以是二氟化硼，其能量范围IOkev?20kev，浓度可以为2E13?6E13/cm3。[0048]步骤S4:在浓度低的掺杂子区域，注入扩散系数较高的物质形成浓度高的掺杂子区域；其中，浓度低的掺杂子区域包围浓度高的掺杂子区域，或浓度低的掺杂子区域与所述N型埋层的边界一起包围浓度高的掺杂子区域；其中，该边界为远离所述漂浮节点的边界。
[0049]具体地，在步骤S4中，P+型掺杂层中浓度低的掺杂子区域注入的可以是扩散系数较小的铟，其注入能量可以为50kev?IOOkev,掺杂浓度可以为2E13?8E13/cm3。
[0050]本领域技术人员清楚，扩散系数较小的铟(In)，具有较大的投影射程和窄的扩散区域如图7所示，而扩散系数大的硼(B)或是氟化硼(BF2)，具有较小的投影射程和宽的扩散区域如图8所示。通过对光电二极管中的P型插层进行两次不同扩散系数的掺杂，可以形成如图4或9中所示的掺杂结构。即在这种结构中，外围的由硼(B)或是氟化硼(BF2)掺杂的区域为低浓度掺杂P型区，内部由铟(In)掺杂的为重掺杂P型区。
[0051]综上所述，本发明提供的在这种结构中，可以使光电二极管区的耗尽区域进一步增加，可以提高光电二极管的满阱容量，增加光电二极管的动态范围。同时，重掺杂的P+型掺杂区与包围的P+型轻掺杂，以及外围的N型掺杂，在光电二极管中产生一个横向的电场(方向由N型指向P+)，该电场可以促进光生电子的横向收集，被收集的光电子从N型掺杂指向P型掺杂区域的纵向电场，从而使这些被收集的光生电子进入转移管的靠近光电二极管的一端，提高了光生电子的收集速度。也就是说，本发明可以在提高光电二极管满阱容量的同时还兼顾减小硅-氧化硅界面的暗电流。
[0052]以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
【权利要求】
1.一种CMOS图像传感器有源像素的结构，包括:有源像素电路区、漂浮节点以及感光元件；所述的感光元件包括滤光片和用于接收经所述滤光片过滤的光线的P-外延层，当光线经进入所述P-外延层时，感光元件控制转移管打开，将存储在感光元件中的电荷传输到漂浮节点；其特征在于: 在P-型外延层上注入有一个N型掺杂的‘U’型的埋层，在所述N型的埋层中，插入有一个P+型掺杂层，所述P+型掺杂层包括由不同掺杂浓度物组成的两个子区域；所述浓度低的掺杂子区域包围浓度高的掺杂子区域，或所述浓度低的掺杂子区域与所述N型埋层的边界一起包围浓度高的掺杂子区域；其中，所述边界为远离所述漂浮节点的边界。
2.如权利要求1所述的有源像素的结构，其特征在于，所述P+型掺杂层与所述N型的埋层的体积之比为1:2或1:3。
3.如权利要求1所述的有源像素的结构，其特征在于，所述‘U’型的埋层的表面形成有高浓度掺杂P+钉扎层，以及，所述P+型掺杂层与所述P+钉扎层之间具有间隙。
4.如权利要求1所述的有源像素的结构，其特征在于，所述P+型掺杂层与所述漂浮节点相邻的所述N型埋层的边界具有间隙。
5.如权利要求1所述的有源像素的结构，其特征在于，所述的像素为3T或4T结构；所述感光元件为光电二极管、PIN型光电二极管、光电门或光电电容；所述有源像素电路区包括转移管、放大晶体管和复位晶体管。
6.如权利要求1-5任何一个所述的有源像素的结构，其特征在于，所述N型的埋层注入的是掺杂浓度范围2E11~2E12/cm3、能量范围为IOOkev~150kev的磷，或是掺杂浓度范围2E11~2E12/W的砷。
7.如权利要求1-5任何一个所述的有源像素的结构，其特征在于，所述P+型掺杂层中浓度低的掺杂子区域注入的是扩散系数较大的硼，其能量范围为3kev~lOkev，掺杂浓度范围为3E13~9E13/cm3 ;或是二氟化硼，其能量范围IOkev~20kev，浓度2E13~6E13/3cm ο
8.如权利要求1-5任何一个所述的有源像素的结构，其特征在于，所述P+型掺杂层中浓度低的掺杂子区域注入的是扩散系数较小的铟，其注入能量为50kev~lOOkev，掺杂浓度为 2E13 ~8E13/cm3 ο
9.一种如权利要求1中所述CMOS图像传感器有源像素结构的制造方法，其特征在于，具体包括如下步骤: 步骤S1:在所述P-外延层上，利用感光元件的第一掩模版，经曝光和显影后形成感光元件的区域； 步骤S2:在所述感光元件区域中注入有一个N型掺杂的‘U’型的埋层； 步骤S3:利用形成P型离子注入区的第二掩模版，注入扩散系数较小的物质形成浓度低的掺杂子区域；其中，所述浓度低的掺杂子区域距所述P+钉扎层区域有一定间隙； 步骤S4:在所述浓度低的掺杂子区域，注入扩散系数较高的物质形成浓度高的掺杂子区域；其中，所述浓度低的掺杂子区域包围浓度高的掺杂子区域，或所述浓度低的掺杂子区域与所述N型埋层的边界一起包围浓度高的掺杂子区域；其中，所述边界为远离所述漂浮节点的边界。
10.一种如权利要求1中所述CMOS图像传感器有源像素结构的制造方法，其特征在于，在所述步骤S2中，所述N型的埋层注入的是掺杂浓度范围2E11~2E12/cm3、能量范围为IOOkev~150kev的磷，或是掺杂浓度范围2E11~2E12/cm3的砷。 在所述步骤S3中，所述P+型掺杂层中浓度低的掺杂子区域注入的是扩散系数较大的硼，其能量范围为3kev~lOkev，掺杂浓度范围为3E13~9E13/cm3 ;或是二氟化硼，其能量范围 IOkev ~20kev，浓度 2E13 ~6E13/W。 在所述步骤S4中，所述P+型掺杂层中浓度低的掺杂子区域注入的是扩散系数较小的铟，其注入能量为50kev~IOOkev,掺`杂浓度为2E13~8E13/cm3。
【文档编号】H01L27/146GK103500750SQ201310495735
【公开日】2014年1月8日 申请日期:2013年10月21日 优先权日:2013年10月21日
【发明者】田志, 齐瑞生, 王奇伟, 陈昊瑜 申请人:上海华力微电子有限公司