高效发光二极管及其制造方法

高效发光二极管及其制造方法
【专利摘要】在此公开了一种高效发光二极管及其制造方法。所述发光二极管包括：半导体堆叠结构，设置在支撑基底上，包括氮化镓基p型半导体层、氮化镓基活性层和氮化镓基n型半导体层；反射层，设置在支撑基底与半导体堆叠结构之间，其中，半导体堆叠结构包括具有截锥体形状的多个突起以及形成在突起的顶表面上的细锥体。通过这种构造，可提高具有低位错密度的半导体堆叠结构的光提取效率。
【专利说明】高效发光二极管及其制造方法

【技术领域】
[0001]本发明涉及一种发光二极管及其制造方法，更具体地，涉及一种利用氮化镓基底作为生长基底的高效发光二极管及其制造方法。

【背景技术】
[0002]通常，由于诸如氮化镓(GaN)、氮化铝(AlN)等的第III族元素的氮化物具有优异的热稳定性和直接跃迁能带结构，因此它们作为可见区和紫外区的发光装置的材料而受到极大的关注。具体地讲，已在诸如大尺寸全彩色平板显示器、交通灯、室内照明、高密度光源、高分辨率输出系统、光学通讯等的各种应用中使用利用氮化镓铟的蓝光发射装置和绿光发射装置。
[0003]由于难以制造在其上可生长氮化物半导体层的均质基底，因此，通过诸如金属有机化学气相沉积(MOCVD)、分子束外延(MBE)等工艺在具有相似的晶体结构的异质基底上生长第III族元素的氮化物半导体层。已经主要使用了具有六方结构的蓝宝石基底作为异质基底。近来，已经开发出这样的技术:通过在诸如蓝宝石的异质基底上生长诸如氮化物半导体层的外延层，将支撑基底结合到外延层，并利用激光剥离技术分离异质基底等，从而制造具有垂直结构的高效发光二极管。由于诸如蓝宝石的异质基底与在其上生长的外延层具有不同的物理性质，因此可利用它们之间的界面容易地分离生长基底。
[0004]然而，生长在异质基底上的外延层由于与生长基底的晶格失配以及热膨胀系数的差异而具有相对高的位错密度。已知生长在蓝宝石基底上的外延层通常具有lE8/cm2或更大的位错密度。具有高位错密度的外延层在改善发光二极管的发射效率方面存在着局限性。
[0005]此外，由于与例如350 μ mX350 μ m或Imm2的发射面积相比,夕卜延层的总厚度(几微米)非常薄，因此难以使电流扩散。此外，将在高电流下操作发光二极管的情况与在低电流下操作发光二极管的情况相比，电流集中在位错处，导致内量子效率降低的下降(droop)现象。


【发明内容】

[0006]技术问题
[0007]本发明的一个目的在于提供一种具有垂直结构的高效发光二极管。
[0008]本发明的另一目的在于提供一种能够减小下降的高效发光二极管。
[0009]本发明的另一目的在于提供一种具有改善的电流扩散性能的高效发光二极管。
[0010]本发明的又一目的在于提供一种具有改善的光提取效率的高效发光二极管。
[0011]技术方案
[0012]本发明提供一种高效有机发光二极管及其制造方法。根据本发明的示例性实施例，提供了一种发光二极管，所述发光二极管包括:支撑基底；半导体堆叠结构，设置在支撑基底上，并包括氮化镓基P型半导体层、氮化镓基活性层和氮化镓基η型半导体层；反射层，设置在支撑基底与半导体堆叠结构之间，其中，半导体堆叠结构包括具有截锥体形状的多个突出以及形成在突出的顶表面上的细锥体。
[0013]可选地，半导体堆叠结构包括彼此间隔开的多个凹陷以及形成在凹陷之间的突起部的表面上的细锥体来取代具有截锥体形状的突起。
[0014]半导体堆叠结构可以形成为具有5X 1fVcm2或更小的位错密度。通过半导体层的晶体质量和低位错密度，发光二极管在350mA时表现出小于20%的下降。半导体堆叠结构可以由生长在氮化镓基底上的半导体层形成。
[0015]可以以蜂窝形状布置突起。由于具有截锥体形状的突起可以彼此邻近，因此底部为尖头的V形凹槽可以形成在突起之间的区域内。突起的底表面可具有六边形形状。
[0016]突起的平均高度可超过3 μ m，细锥体的平均高度可以为I μ m或更小。细锥体可以仅设置在突起的顶表面上。
[0017]根据本发明的另一示例性实施例，提供了一种发光二极管，所述发光二极管包括:支撑基底；半导体堆叠结构，设置在支撑基底上，包括氮化镓基P型半导体层、氮化镓基活性层和氮化镓基η型半导体层；反射层，设置在支撑基底与半导体堆叠结构之间，其中，半导体堆叠结构形成为具有5Χ 1fVcm2或更小的位错密度。
[0018]半导体堆叠结构可包括多个突起和形成在突起的顶表面上的细锥体。
[0019]根据本发明的另一个示例性实施例，提供了一种制造发光二极管的方法，所述方法包括下述步骤:通过在氮化镓基底上生长包括氮化镓基η型半导体层、氮化镓基活性层和氮化镓基P型半导体层的半导体层来形成半导体堆叠结构；在半导体堆叠结构上形成支撑基底；去除氣化嫁基底。
[0020]所述方法还可包括:通过蚀刻半导体堆叠结构的通过去除氮化镓基底而暴露的表面来形成具有细锥体的多个突起，其中，多个突起具有截锥体形状。
[0021]形成具有细锥体的多个突起的步骤可以包括:在半导体堆叠结构的表面上形成掩模图案，并通过利用掩模图案作为蚀刻掩模对半导体堆叠结构执行干法蚀刻以形成多个突起；去除掩模图案；通过对多个突起的顶表面执行湿法蚀刻来形成细锥体。
[0022]可以利用KOH或NaOH的沸腾溶液来执行湿法蚀刻。
[0023]可在突起之间的区域内形成底部为尖头的V形凹槽，使得多个突起彼此邻近。
[0024]去除氮化镓基底的步骤可包括:通过研磨氮化镓基底来部分地去除氮化镓基底；通过电感耦合等离子体反应离子蚀刻(ICP-RIE)技术来部分地去除残留在半导体堆叠结构上的氮化镓基底。
[0025]制造发光二极管的方法还可包括:在研磨氮化镓基底后对氮化镓基底进行抛光，其中，抛光包括例如化学机械抛光。
[0026]制造发光二极管的方法还可包括:执行确定半导体堆叠结构的表面是否暴露的测试。例如，可以通过测量半导体堆叠结构的表面的表面电阻来执行所述测试。

【专利附图】

【附图说明】
[0027]附图示出了本发明的实施例，并和描述一起用于解释本发明的原理，其中，包括附图以提供对本发明更进一步的理解，附图包含在本说明书中并构成本说明书的一部分。
[0028]图1是用于描述根据本发明的实施例的发光二极管的示意性布局图。
[0029]图2是沿图1的线A-A截取的用于描述根据本发明的示例性实施例的发光二极管的剖视图。
[0030]图3是沿图1的线B-B截取的用于描述根据本发明的示例性实施例的发光二极管的剖视图。
[0031]图4是沿图1的线C-C截取的用于描述根据本发明的示例性实施例的发光二极管的剖视图。
[0032]图5是用于描述根据本发明的另一示例性实施例的发光二极管的剖视图。
[0033]图6至图11是根据本发明的示例性实施例的用于制造发光二极管的方法的剖视图，图6至图11中的每幅图是对应于图1的线A-A的剖视图。
[0034]图12是用于描述根据本发明的另一示例性实施例的发光二极管的剖视图。
[0035]图13和图14是示出根据本发明的示例性实施例制造的突起和细锥体的截面SEM图像和平面SEM图像。
[0036]图15是用于描述根据相关技术的在蓝宝石基底上生长的半导体堆叠结构的下降以及根据本发明的示例性实施例的在氮化镓基底上生长的半导体堆叠结构的下降的曲线图。
[0037]图16a、图16b和图16c是根据本发明的另一实施例的半导体堆叠结构的表面的透视图、半导体堆叠结构的平面SHM图像和剖视图。

【具体实施方式】
[0038]现在将参照附图详细地描述本发明的实施例。提供这些实施例使得本公开将是彻底的和完整的，并且这些实施例将把本发明的构思充分传达给本领域技术人员。本发明的实施例可以以多种不同的形式实施，并且本发明的范围不应限于在此提出的实施例。在附图中，为了清晰起见，可夸大形状和尺寸，将始终使用相同的附图标记来表示相同或相似的组件。
[0039]图1是用于描述根据本发明的实施例的发光二极管的示意性布局图，图2至图4是沿图1的线A-A、线B-B和线C-C截取的用于描述根据本发明的示例性实施例的发光二极管的剖视图。在图1中，设置在半导体堆叠结构30下面的反射金属层31和中间绝缘层33由虚线表示。
[0040]参照图1至图4，发光二极管被构造为包括支撑基底41、半导体堆叠结构30、反射金属层31、中间绝缘层33、阻挡金属层35、顶绝缘层47、η电极焊盘51和电极延伸体51a。此外，发光二极管可包括结合金属43。
[0041]支撑基底41不同于用于生长化合物半导体层的生长基底，而是附着到已经生长的化合物半导体层的二次基底。支撑基底41可以是例如金属基底或半导体基底的导电基。
[0042]半导体堆叠结构30设置在支撑基底41上，并且包括P型化合物半导体层29、活性层27和η型化合物半导体层25。在半导体堆叠结构30中，P型化合物半导体层29被设置成比η型化合物半导体层25更接近于支撑基底41。半导体堆叠结构30可以部分地设置在支撑基底41的区域的上面。即，支撑基底41具有比半导体堆叠结构30的区域相对宽的区域，其中，半导体堆叠结构30设置在由支撑基底41的边缘包围的区域内。
[0043]η型化合物半导体层25、活性层27和ρ型化合物半导体层29可以由例如(Al, Ga, In) N半导体的II1-N基化合物半导体制成。η型化合物半导体层25和ρ型化合物半导体层29可以均以单层或多层形成。例如，η型化合物半导体层25和/或ρ型化合物半导体层29可以包括接触层和覆层，并且还包括超晶格层。另外，活性层27可以以单量子阱结构或多量子阱结构形成。
[0044]半导体堆叠结构30可以形成为具有5 X 1Vcm2或更小的位错密度。在蓝宝石基底上生长的半导体层通常具有I X 107cm2或更大的位错密度。另一方面，根据本发明的示例性实施例的半导体堆叠结构30利用使用氮化镓基底作为生长基底来生长的半导体层25、27和29，因此可以形成为具有5X 1fVcm2或更小的低位错密度。位错密度的下限不受具体限制，但是可以被设置为IXlOVcm2或更大，或者可以被设置为IXlOfVcm2或更大。通过使半导体堆叠结构30内的位错密度下降可减小随着电流的增大而出现的下降。
[0045]ρ电极设置在ρ型化合物半导体层29与支撑基底41之间，并且可包括反射金属层31和阻挡金属层35。反射金属层31可以在半导体堆叠结构30与支撑基底41之间与ρ型化合物半导体层29欧姆接触。反射金属层31可包括由例如Ag制成的反射层。反射金属层31仅设置在半导体堆叠结构30的区域的下面。如图1所示，反射金属层31可以由多个板形成，其中，在多个板之间形成有凹槽。半导体堆叠结构30通过凹槽暴露。
[0046]中间绝缘层33在反射金属层31与支撑基底41之间覆盖反射金属层31。中间绝缘层33覆盖反射金属层31，例如，覆盖多个板的侧面和边缘，并具有暴露反射金属层31的开口。中间绝缘层33可以由氧化硅层或氮化硅层的单层或多层形成。此外，中间绝缘层33可以是具有不同折射率的绝缘层，例如，Si02/Ti02或Si02/Nb205重复地堆叠的分布式布拉格反射器。通过中间绝缘层33能够防止反射金属层31的侧面被暴露到外部。中间绝缘层33还可以设置在半导体堆叠结构30的侧面的下方，它可以防止电流通过半导体堆叠结构30的侧面泄漏。
[0047]阻挡金属层35覆盖中间绝缘层33的底部，并通过中间绝缘层33的开口连接到反射金属层31。阻挡金属层35防止反射金属层31的金属材料(例如Ag)扩散，以保护反射金属层31。阻挡金属层35可以包括例如Ni层。阻挡金属层35可以设置在支撑基底41的前表面上。
[0048]同时，支撑基底41可通过结合金属43结合到阻挡金属层35。结合金属43可通过利用例如Au-Sn的共晶结合来形成。与此不同，支撑基底41还可通过例如镀覆技术形成在阻挡金属层35的上面。当支撑基底41是导电基底时，支撑基底41可以用作ρ电极焊盘。与此不同，当支撑基底41是绝缘基底时，ρ电极焊盘可以形成在设置在支撑基底41的上面的阻挡金属层35上。
[0049]同时，半导体堆叠结构30的顶表面(即，η型化合物半导体层25的表面)可以具有多个突起25a和设置在突起25a的顶表面上的细锥体25b。此外，半导体堆叠结构30的顶表面可以具有平坦表面。如图2至图4所示，η电极焊盘51和电极延伸体51a可以设置在平坦表面上。如所示出的，η电极焊盘51和电极延伸体51a可以仅设置在平坦表面上，并且可具有比平坦表面的宽度窄的宽度。因此，能够防止由于半导体堆叠结构30中产生的底切等而导致的电极焊盘或电极延伸体被剥离，从而提高了半导体堆叠结构的可靠性。
[0050]同时，多个突起25a可以具有截锥体形状并且其平均高度可以被设置为3 μ m或更大。突起25a形成在η型化合物半导体层25上并且其厚度比η型化合物半导体层25的厚度薄。例如，η型化合物半导体层25可以具有大约6 μ m的厚度并且突起25a的平均高度可以在3 μ m至5 μ m的范围内。此外，具有截锥体形状的突起25a可以彼此邻近，并且突起25a之间的区域可形成如所示出的V形凹槽。突起25a之间的区域形成有V形凹槽，其可以减少由于内部全反射而导致的从发光二极管内的活性层27产生的光的损失。
[0051]如下所述，如图13和图14所示，突起25a可以呈具有六边形底表面的截锥体形状，并且这些突起25a可以以蜂窝形状布置。
[0052]同时，细锥体25b不必受此限制，而是可以仅设置在突起25a的顶表面上。细锥体25b的平均高度可以被设置为I μ m,并且优选地可以大于从活性层25a产生的光的波长的1/2。例如，当光的波长为460nm时，细锥体25b的平均高度可以优选地大于230nm。
[0053]通过突起25a和细锥体25b能够改善从活性层27产生的光的光提取效率。
[0054]同时，η电极焊盘51设置在半导体堆叠结构30上，并且电极延伸体51a从η电极焊盘51延伸。多个η电极焊盘51可以设置在半导体堆叠结构30的上面，并且电极延伸体51a可以分别从η电极焊盘51延伸。电极延伸体51a可以电连接到半导体堆叠结构30,并可以直接接触η型化合物半导体层25。
[0055]η电极焊盘51还可以设置在反射金属层31的凹槽区域的上面。即，将中间绝缘层33改为设置在η电极焊盘51的下面，其不具有与P型化合物半导体层29欧姆接触的反射金属层31。另外，电极延伸体51a设置在反射金属层31的凹槽区域的上面。如图1所示，电极延伸体51a可以设置在由多个板形成的反射金属层31中的板之间的区域的上面。优选地，反射金属层31的凹槽区域的宽度(例如多个板之间的区域的宽度)比电极延伸体51a的宽度宽。因此，能够防止电流直接在电极延伸体51a的下面密集地流动。
[0056]同时，顶绝缘层47插入在η电极焊盘51与半导体堆叠结构30之间。通过顶绝缘层47可防止电流直接从η电极焊盘51流进半导体堆叠结构30中。具体地说，可防止电流直接地聚集在η电极焊盘51的下面。此外，顶绝缘层47覆盖多个突起25a和细锥体25b。在这种情况下，当顶绝缘层47可具有沿着突起25a的凸形时，能够减少从绝缘层47的顶表面产生的内部全反射。
[0057]顶绝缘层47还可覆盖半导体堆叠结构30的侧面，以保护半导体堆叠结构30免受外部环境影响。另外，顶绝缘层47可具有暴露半导体堆叠结构30的开口，并且电极延伸体51a可以设置在开口中以接触半导体堆叠结构30。
[0058]图5是用于描述根据本发明的另一实施例的发光二极管的剖视图。
[0059]参照图5，发光二极管大体上与参照图1至图4描述的发光二极管相似，然而它们之间的区别在于支撑基底60具有特定材料的堆叠结构。
[0060]支撑基底60被构造为包括设置在支撑基底60的中心处的第一金属层64以及对称地设置在第一金属层64的下面和上面的第二金属层62和66。第一金属层64可包括例如钨(W)和钥(Mo)中的至少一种。第二金属层62和66可以由热膨胀系数比第一金属层64的热膨胀系数高的例如铜(Cu)的材料制成。粘合层63形成在第一金属层64与第二金属层62之间,粘合层65形成在第一金属层64与第二金属层66之间。此外,粘合层61还形成在结合金属43与第二金属层62之间。这些粘合层61、63和65可包括N1、T1、Cr和Pt中的至少一种。另外，设置在第一金属层64下面的第二金属层66的底表面可以通过粘合层67而形成有底结合金属68。底结合金属68与设置在支撑基底60与半导体堆叠结构30之间的结合金属43对称，并可以由与结合金属43的材料相同的例如Au或Au-Sn (80/20wt% )的材料制成。底结合金属68可以用于将支撑基底60附着到电子电路或PCB基底。
[0061]在本发明的不例性实施例中，支撑基底60具有包括第一金属层64以及对称地形成在第一金属层64的顶表面和底表面的第二金属层62和66的结构。例如，形成第一金属层64的钨(W)或钥(Mo)与形成第二金属层62和66的例如铜(Cu)相比，具有相对低的热膨胀系数和相对高的强度。第一金属层64的厚度形成为比第二金属层62和66的厚度厚。因此，在第一金属层64的顶表面和底表面上形成第二金属层62和66比具有与其结构相反的结构(第一金属层形成在第二金属层的顶表面和底表面上的结构)在工艺方面更为优选。另外，为了使支撑基底60具有与生长基底和半导体堆叠结构30的热膨胀系数相似的热膨胀系数，可以适当地控制第一金属层64的厚度以及第二金属层62和66的厚度。
[0062]支撑基底60与半导体堆叠结构30单独地制造,然后支撑基底60可以通过结合金属43结合到阻挡金属层35。结合金属43可以通过利用例如Au或Au-Sn (80/20wt % )的共晶结合来形成。与此不同，支撑基底60可通过被镀覆或沉积在阻挡金属层35上来形成。例如，可通过利用整流器使金属析出的电镀法和利用还原剂使金属析出的非电镀法来镀覆支撑基底60，并可通过热沉积、电子束蒸发、溅射、化学气相沉积等来沉积支撑基底60。
[0063]图6至图11是用于描述根据本发明的示例性实施例的制造发光二极管的方法的剖视图。这里，剖视图与沿图1中的线A-A截取的剖视图对应。
[0064]参照图6，在氮化镓基底21上形成包括η型半导体层25、活性层27和ρ型半导体层29的半导体堆叠结构30。η型半导体层25和ρ型半导体层29均以单层或多层形成。另夕卜，活性层27可以以单量子阱结构或多量子阱结构形成。半导体层25、27和29生长在氮化镓基底21上，因此可形成为具有5X 1fVcm2或更小的位错密度。
[0065]化合物半导体层可由例如(Al, Ga, In) N的氮化镓基化合物半导体形成，并可通过诸如金属有机化学气相沉积(MOCVD)、分子束外延(MBE)等工艺在基底21上生长。
[0066]参照图7，在半导体堆叠结构30上形成反射金属层31。反射金属层31具有暴露半导体堆叠结构30的凹槽。例如，反射金属层31可以由多个其间形成有凹槽的板形成(见图1)。
[0067]然后，设置覆盖反射金属层31的中间绝缘层33。中间绝缘层33填充反射金属层中的凹槽并覆盖反射金属层的侧面和边缘。另外，中间绝缘层33具有暴露反射金属层31的开口。中间绝缘层33可以由氧化硅层或氮化硅层形成，可以由重复地堆叠有具有不同折射率的绝缘层的分布式布拉格反射器来形成。
[0068]在中间绝缘层层33上形成阻挡金属层35。阻挡金属层35可以填充形成在中间绝缘层33中的开口，以连接到反射金属层31。
[0069]参照图8，将支撑基底41附着到阻挡金属层35。支撑基底41与半导体堆叠结构30单独地制造，然后可通过结合金属43将支撑基底41结合到阻挡金属层35。与此不同，支撑基底41可通过被镀覆在阻挡金属层35上而形成。
[0070]此后，通过去除氮化镓基底21使半导体堆叠结构30的η型半导体层25的表面暴露。
[0071]当将传统的蓝宝石基底用作生长基底时，蓝宝石基底具有与生长在其上的半导体层25、27和29不同的物理性质，使得蓝宝石基底会利用基底与半导体层之间的界面而易于分离。然而，当将氮化镓基底21用作生长基底时，氮化镓基底21与生长在其上的半导体层25、27和29由同种材料制成，使得基底21难以利用在基底21与半导体层25、27和29之间的界面而分离。
[0072]因此，本发明的示例性实施例利用以下方法:通过研磨来去除大部分氮化镓基底21，然后通过利用电感耦合等离子体反应离子刻蚀(ICP-RIE)技术来精确地去除氮化镓基底21。另外，可执行除研磨之外的诸如化学机械抛光(CMP)的抛光，然后可利用反应离子蚀刻技术来去除氮化镓基底21。
[0073]此外，可执行确认η型化合物半导体层25是否暴露的测试。例如，可测量在研磨处理、抛光处理或反应离子蚀刻处理之后暴露的表面的表面电阻，并可通过测量表面电阻来确认η型化合物半导体层25是否暴露。
[0074]参照图9，在暴露的η型半导体层25上形成掩模图案45a和45b。掩模图案45a覆盖η型半导体层25的对应于突起25a的区域，掩模图案45b覆盖η型半导体层25的与反射金属层31的凹槽对应的区域。可以以蜂窝形状来布置掩模图案。同时，掩模图案45b覆盖将要形成η电极焊盘和电极延伸体的区域。掩模图案45a和45b可由诸如光致抗蚀剂的聚合物制成，但不限于此，因此掩模图案45a和45b可由氧化硅制成。
[0075]利用掩模图案45a和45b作为蚀刻掩模来对η型半导体层25进行蚀刻。因此，形成多个突起25a并在突起25a之间形成V形凹槽。突起25a可以具有3 μ m或更高的平均高度，并具有比η型半导体层25的厚度小的高度。为此，优选地，η型半导体层25具有4 μ m或更大的厚度。可以利用例如诸如反应离子蚀刻的干法蚀刻技术对η型半导体层25进行蚀刻。
[0076]参照图10，在去除掩模图案45a和45b之后，形成掩模图案45c。掩模图案45c形成在掩模图案45b的覆盖将要形成η电极焊盘和电极延伸体的区域的位置处。
[0077]然后，通过对η型半导体层25的表面执行湿法蚀刻来在突起25a的顶表面上形成细锥体25b。可利用KOH或NaOH的沸腾溶液来执行湿法蚀刻，使得可形成具有I μ m或更小的平均高度的细锥体。
[0078]通常，通过利用光电化学(PEC)蚀刻技术对N面进行蚀刻来形成超过I μ m的锥体。然而，在氮化镓基底上生长的半导体层具有诸如位错的非常微小的缺陷，从而难以利用PEC技术来形成锥体。另一方面，可以通过利用KOH或NaOH的沸腾溶液来形成至少I μ m或更小的锥体。
[0079]此后，去除掩模图案45c并使η型半导体层25的其上设置有掩模图案45c的表面保持平坦表面。
[0080]同时，通过图案化半导体堆叠结构30来形成芯片分割区域，并且使中间绝缘层33暴露。可以在突起25a或细锥体25b形成之前或之后来形成芯片分割区域。
[0081 ] 参照图11，在其上形成有突起25a和细锥体25b的η型半导体层25上形成顶绝缘层47。顶绝缘层47沿突起25a形成，因此具有凸表面。顶绝缘层47覆盖形成有η电极焊盘51的平坦表面。顶绝缘层47还可以覆盖在半导体堆叠结构30的暴露于芯片分割区域的侧面。然而，顶绝缘层47具有使形成有电极延伸体51a的平坦表面暴露的开口 47a。
[0082]接下来，在顶绝缘层47上形成η电极焊盘51，并在开口 47a中形成电极延伸体。电极延伸体从η电极焊盘51延伸，因此电连接到半导体堆叠结构30。
[0083]此后，通过沿芯片分割区域分割成单个芯片来完成发光二极管(见图2)。
[0084]图12是用于描述制造图5的发光二极管的方法的剖视图。
[0085]参照图12，根据本发明的示例性实施例的制造发光二极管的方法与参照图6至图11描述的制造发光二极管的方法相似，但它们之间的区别在于支撑基底60由特定的材料和结构形成。
[0086]如参照图6所述，在氮化镓基底21上形成包括η型半导体层25、活性层27和ρ型半导体层29的半导体堆叠结构30。此后，参照图7，在半导体堆叠结构30上形成反射金属层31、顶绝缘层33和阻挡金属层35。
[0087]接下来,将支撑基底60附着到阻挡金属层35。支撑基底60与半导体堆叠结构30单独地制造，然后可以通过结合金属43将支撑基底60结合到阻挡金属层35。
[0088]如参照图5所述,支撑基底60包括设置在支撑基底60的中心处的第一金属层64以及对称地设置在第一金属层64的下面和上面的第二金属层62和66。第一金属层64可包括例如钨(W)和钥(Mo)中的至少一种。第二金属层62和66可以由热膨胀系数比第一金属层64的热膨胀系数高的例如铜(Cu)的材料制成。在第一金属层64与第二金属层62之间形成粘合层63,在第一金属层64与第二金属层66之间形成粘合层65。此外,还在结合金属43与第二金属层62之间形成粘合层61。这些粘合层61、63和65可包括N1、T1、Cr和Pt中的至少一种。另外，第二金属层66的底表面可以通过粘合层67形成有底结合金属68。底结合金属68可以用于将支撑基底60附着到电子电路或PCB基底。
[0089]在本发明的示例性实施例中，支撑基底60具有包括第一金属层64以及对称地形成在第一金属层64的顶表面和底表面的第二金属层62和66的结构。例如，形成第一金属层64的钨(W)或钥(Mo)与形成第二金属层62和66的例如铜(Cu)相比，具有相对低的热膨胀系数和相对高的强度。第一金属层64的厚度形成为比第二金属层62和66的厚度厚。另外，为了使支撑基底60具有与生长基底和半导体堆叠结构30的热膨胀系数相似的热膨胀系数，可以适当地控制第一金属层64的厚度以及第二金属层62和66的厚度。
[0090]在根据支撑基底60的结合的热处理或通过支撑基底60的结构的后续处理中，可有效地减小由于氮化镓基底21、半导体堆叠结构30与支撑基底60之间的热膨胀系数差异而引起的应力，这会使化合物半导体层的损坏和翘曲现象受到抑制。
[0091]为了结合支撑基底60，需要高温气氛，并且为了促进结合，可施加压力。可以仅在结合处理期间利用设置在高温室上面的压力施加板来施加压力，并且在结合之后可以去除压力。
[0092]可选择地，可通过在支撑基底60和生长基底21的两侧处固定二者的固定器施加压力，因此可与高温气氛的室分开地施加压力。因此，在支撑基底60被结合之后，可以在常温下保持压力。
[0093]与此不同，还可以通过例如镀覆技术在阻挡金属层35的上面形成支撑基底60。
[0094]如参照图8所述，形成支撑基底60，然后去除氮化镓基底21，使得半导体堆叠结构30的η型半导体层25的表面被暴露。然后，如参照图9至图11所述，形成多个突起25a和细锥体25b，形成顶绝缘层47、n电极焊盘51和电极延伸体51a并将它们分成单个芯片，从而完成图5的发光二极管。
[0095]图13和图14示出了示出根据本发明的示例性实施例制造的突起和细锥体的截面SEM图像和平面SEM图像。
[0096]参照图13和图14，多个突起25a具有截锥体形状。突起25a可以具有底表面为六边形且顶表面为近似圆形的截锥体形状。可以以蜂窝形状布置突起25a且突起25a彼此邻近，因此可以在突起25a之间的区域中形成V形凹槽。
[0097]同时，突起25a的顶表面形成有细锥体25b。细锥体25b不必受此限制，而是可以仅设置在突起25a的顶表面上。
[0098]图15示出了用于描述根据相关技术的在蓝宝石基底上生长的半导体堆叠结构以及根据本发明的示例性实施例的在氮化镓基底上生长的半导体堆叠结构的下降的曲线图。制造尺寸为350 μ mX350 μ m的发光二极管以测量光功率，并利用测得的值来标准化并表示外部量子效率按照电流的变化。以脉冲形式施加电流，因此在每个电流下测量光功率。通过相对于最大外部量子效率的减小的外部量子效率的值来表示下降。
[0099]参照图15，在电流增大到大约40mA时，生长在蓝宝石基底上的半导体堆叠结构或生长在氮化镓基底上的半导体堆叠结构并未表现出光功率的显著差异，但在电流超过40mA时，表现出光学输出的差异增大。作为计算电流为350mA时下降的结果，生长在蓝宝石基底上的半导体堆叠结构表现出大约27% (-0.27)的下降，而生长在氮化镓基底上的半导体堆叠结构表现出大约17% (-0.17)的下降。
[0100]因此，制造出具有利用生长在氮化镓基底上的半导体堆叠结构的垂直结构的发光二极管，从而提供了表现出小于20%的下降的发光二极管。
[0101]根据本发明的示例性实施例，通过利用氮化镓基底作为生长基底来生长半导体层，能够形成具有低位错密度的半导体堆叠结构。此外，通过从半导体堆叠结构去除氮化镓基底来制造具有垂直结构的发光二极管，能够实现高效发光二极管。另外，生长在氮化镓基底上的半导体层具有非常低的位错密度，而在仅利用光电化学蚀刻来提供粗糙的表面方面具有着局限性，使得难以提高光提取效率。然而，根据本发明的示例性实施例，可提高半导体堆叠结构的光提取效率。
[0102]图16a、图16b和图16c分别是根据本发明的另一实施例的半导体堆叠结构的表面的透视图、半导体堆叠结构的η型半导体层125的平面SEM图像和剖视图。
[0103]在先前的实施例中，已经描述了具有截锥体形状的突起25a彼此间隔开，并且在突起25a的顶表面上形成细锥体25b。相反，在此实施例中，凹陷121彼此间隔开，在作为凹陷121之间的区域的突起部125a连续地连接。S卩，通过凹陷121使突起部125a续地形成并在突起部125a上形成细锥体125b。另外，每个凹陷可被形成为具有锥体形状。
[0104]已经描述了各种实施例和特征，但本发明不限于前述实施例和特征，并且在不脱离本发明的精神或范围的情况下可以进行各种修改。
【权利要求】
1.一种发光二极管，包括: 支撑基底； 半导体堆叠结构，设置在支撑基底上，并包括氮化镓基P型半导体层、氮化镓基活性层和氮化镓基η型半导体层；以及 反射层，设置在支撑基底与半导体堆叠结构之间， 其中，半导体堆叠结构包括具有截锥体形状的多个突起和形成在突起的顶表面上的细锥体。
2.根据权利要求1所述的发光二极管，其中，半导体堆叠结构被形成为具有5X 1Vcm2或更小的位错密度。
3.根据权利要求1所述的发光二极管，其中，发光二极管在350mA时表现出小于20%的下降。
4.根据权利要求1所述的发光二极管，其中，半导体堆叠结构由生长在氮化镓基底上的半导体层形成。
5.根据权利要求1至4中的任意一项所述的发光二极管，其中，突起以蜂窝形状布置。
6.根据权利要求1至4中的任意一项所述的发光二极管，其中，具有截锥体形状的突起彼此邻近，因此底部为尖头的V形凹槽形成在突起之间的区域内。
7.根据权利要求6所述的发光二极管，其中，突起的底表面具有六边形形状。
8.根据权利要求1至4中的任意一项所述的发光二极管，其中，突起的平均高度超过3 μm并且细锥体的平均高度为I μ m或更小。
9.根据权利要求1所述的发光二极管，其中，细锥体仅设置在突起的顶表面上。
10.一种发光二极管，包括: 支撑基底； 半导体堆叠结构，设置在支撑基底上，并包括氮化镓基P型半导体层、氮化镓基活性层和氮化镓基η型半导体层；以及 反射层，设置在支撑基底与半导体堆叠结构之间， 其中，半导体堆叠结构形成为具有5X106/cm2或更小的位错密度。
11.根据权利要求10所述的发光二极管，其中，半导体堆叠结构包括多个突起和形成在突起的顶表面上的细锥体。
12.—种制造发光二极管的方法，包括: 通过在氮化镓基底上生长包括氮化镓基η型半导体层、氮化镓基活性层和氮化镓基P型半导体层的半导体层来形成半导体堆叠结构； 在半导体堆叠结构上形成支撑基底；以及 去除氣化嫁基底。
13.根据权利要求12所述的方法，所述方法还包括:通过蚀刻半导体堆叠结构的由去除氮化镓基底而被暴露的表面来形成多个具有细锥体的突起，其中，所述多个突起具有截锥体形状。
14.根据权利要求13所述的方法，其中，形成具有细锥体的多个突起的步骤包括: 在半导体堆叠结构的表面上形成掩模图案，并通过利用掩模图案作为蚀刻掩模对半导体堆叠结构执行干法蚀刻来形成多个突起； 去除掩模图案；以及 通过对所述多个突起的顶表面执行湿法蚀刻来形成细锥体。
15.根据权利要求14所述的方法，其中，利用KOH或NaOH的沸腾溶液来执行湿法蚀刻。
16.根据权利要求14所述的方法，其中，在突起之间的区域内形成底部为尖头的V形凹槽，使得所述多个突起彼此邻近。
17.根据权利要求12所述的方法，其中，去除氮化镓基底的步骤包括: 通过研磨氮化镓基底来去除氮化镓基底的一部分；以及 通过电感耦合等离子体反应离子蚀刻技术来去除氮化镓基底的残留在半导体堆叠结构上的部分。
18.根据权利要求17所述的方法，所述方法还包括:在研磨氮化镓基底之后对氮化镓基底进行抛光。
19.根据权利要求17所述的方法，所述方法还包括:执行确定半导体堆叠结构的表面是否暴露的测试。
20.根据权利要求19所述的方法，其中，通过测量半导体堆叠结构的表面的表面电阻来执行所述测试。
21.—种发光二极管,包括: 支撑基底； 半导体堆叠结构，设置在支撑基底上，并包括氮化镓基P型半导体层、氮化镓基活性层和氮化镓基η型半导体层；以及 反射层，设置在支撑基底与半导体堆叠结构之间， 其中，半导体堆叠结构包括彼此间隔开的多个凹陷以及形成在凹陷之间的突起部的表面上的细锥体。
【文档编号】H01L33/46GK104285307SQ201380010283
【公开日】2015年1月14日 申请日期:2013年2月18日 优先权日:2012年2月20日
【发明者】金彰渊, 赵大成, 南基范, 金永郁, 柳宗均, 下山谦司, 城市隆秀, 栗原香 申请人:首尔伟傲世有限公司