多芯片sop封装结构的制作方法
【专利摘要】本发明涉及一种多芯片SOP封装结构，它包括引线框架以及塑封于引线框架外的塑封体（11），引线框架上设置有七个引脚，七个引脚分别为位于引线框架左侧从上至下布置的第一引脚（1）、第二引脚（2）、第三引脚（3）、第四引脚（4）以及位于引线框架右侧从下至上布置的第五引脚（5）、第六引脚（6）、第七引脚（7），引线框架的中部设置有上下布置的第一基岛（9）以及第二基岛（10）。本发明多芯片SOP封装结构具有能够消除引脚之间电压干扰、提高产品散热效果、提高产品负载功率、提高产品使用寿命、降低产品生产成本的优点。
【专利说明】多芯片SOP封装结构
【技术领域】
[0001]本发明涉及一种多芯片SOP封装结构，属于半导体封装领域。
【背景技术】
[0002]SOP (Small Out-Line Package小外形封装)是一种很常见的元器件形式。表面贴装型封装之一，弓I脚从封装两侧引出呈海鸥翼状(L字形)。
[0003]目前市场上传统的多芯片SOP封装结构产品大家为了方便，基本都是采用S0P8(带有八个引脚的SOP封装结构)封装结构。
[0004]如图1所示为传统的多芯片SOP封装结构的俯视图，图2为图1的侧视图，传统的多芯片SOP封装结构包括多芯片集成电路引线框架，引线框架上贴合多芯片，然后进行键合，最后在外部进行塑封料塑封形成塑封体11，图3为传统多芯片SOP封装结构的引线框架结构示意图，引线框架上设置有八个引脚，分别为位于引线框架左侧从上至下布置的第一引脚1、第二引脚2、第三引脚3、第四引脚4以及位于引线框架右侧从下至上布置的第五引脚5、第六引脚6、第七引脚7、第八引脚8，引线框架的中部设置有上下等分布置的第一基岛9以及第二基岛10。
[0005]多芯片产品采用上述的S0P8封装结构存在一些先天的缺陷，如引脚之间的电压干扰(第六引脚6、第七引脚7、第八引脚8之间存在电压干扰)、产品的散热效果较差、产品负载功率较小，产品使用寿命较低、产品生产成本较高等。因此有很多客户对现有多芯片S0P8封装结构不满意。
[0006]因此寻求一种能够消除引脚之间电压干扰、提高产品散热效果、提高产品负载功率、提高产品使用寿命、降低产品生产成本的多芯片SOP封装结构尤为重要。
【发明内容】
[0007]本发明的目的在于克服上述不足，提供一种能够消除引脚之间电压干扰、提高产品散热效果、提高产品负载功率、提高产品使用寿命、降低产品生产成本的多芯片SOP封装结构。
[0008]本发明的目的是这样实现的:
一种多芯片SOP封装结构，它包括引线框架以及塑封于引线框架外的塑封体，引线框架上设置有七个引脚，七个引脚分别为位于引线框架左侧从上至下布置的第一引脚、第二引脚、第三引脚、第四引脚以及位于引线框架右侧从下至上布置的第五引脚、第六引脚、第七引脚，引线框架的中部设置有上下布置的第一基岛以及第二基岛，第一引脚、第二引脚、第三引脚以及第四引脚于引线框架左侧等分布置，第五引脚、第六引脚以及第七引脚布置于引线框架右侧，第五引脚、第六引脚以及第七引脚的横向位置分别与第四引脚、第三引脚以及第一引脚对应。
[0009]第一引脚的内端向上缩短0.3mm，第二引脚、第三引脚以及第四引脚的内端向上延伸0.3mm,第一基岛与第二基岛之间的间距为0.3mm。[0010]与现有技术相比，本发明的有益效果是:
本发明多芯片SOP封装结构具有能够消除引脚之间电压干扰、提高产品散热效果、提闻广品负载功率、提闻广品使用寿命、降低广品生广成本的优点。
【专利附图】
【附图说明】
[0011]图1为传统多芯片SOP封装结构的俯视图。
[0012]图2为图1的侧视图。
[0013]图3为传统多芯片SOP封装结构的引线框架结构示意图。
[0014]图4为本发明多芯片SOP封装结构的俯视图。
[0015]图5为本发明多芯片SOP封装结构的引线框架结构示意图。
[0016]图6为实施例1的S0P8封装结构装片键合配线图。
[0017]图7为实施例1的S0P7封装结构装片键合配线图。
[0018]图8为实施例2的S0P8封装结构装片键合配线图。
[0019]图9为实施例2的S0P7封装结构装片键合配线图。
[0020]图10为实施例3的S0P8封装结构装片键合配线图。
[0021]图11为实施例3的S0P7封装结构装片键合配线图。
[0022]其中:
第一引脚I 第二引脚2 第三引脚3 第四引脚4 第五引脚5 第六引脚6 第七引脚7 第八引脚8 第一基岛9 第二基岛10 塑封体11。
【具体实施方式】
[0023]参见图4和图5，本发明涉及的一种多芯片SOP封装结构，它包括引线框架以及塑封于引线框架外的塑封体11，引线框架上设置有七个引脚，分别为位于引线框架左侧从上至下布置的第一引脚1、第二引脚2、第三引脚3、第四引脚4以及位于引线框架右侧从下至上布置的第五引脚5、第六引脚6、第七引脚7，引线框架的中部设置有上下高度约为7:9布置的第一基岛9以及第二基岛10。第一基岛9以及第二基岛10上贴合多芯片，多芯片与引脚键合，引线框架外部进行塑封料塑封形成塑封体11，外引脚进行SOP形式弯折形成多芯片SOP封装结构。第一引脚1、第二引脚2、第三引脚3以及第四引脚4于引线框架左侧等分布置，第五引脚5、第六引脚6以及第七引脚7布置于引线框架右侧，第五引脚5、第六引脚6以及第七引脚7的横向位置分别与第四引脚4、第三引脚3以及第一引脚I对应，第一引脚I的内端向上缩短0.3mm，第二引脚2、第三引脚3以及第四引脚4的内端向上延伸
0.3mm。由于本发明设置有七个引脚，我们可以称本发明多芯片SOP封装结构为S0P7封装结构。第一基岛9与第二基岛10之间的间距由传统的0.2mm增加至0.3mm。
[0024]实施例:
实施例1的S0P8封装结构以及S0P7封装结构装片键合配线图见图6以及图7。
[0025]实施例2的S0P8封装结构以及S0P7封装结构装片键合配线图见图8以及图9。
[0026]实施例3的S0P8封装结构以及S0P7封装结构装片键合配线图见图10以及图11。
【权利要求】
1.一种多芯片SOP封装结构，它包括引线框架以及塑封于引线框架外的塑封体(11)，引线框架上设置有七个引脚，七个引脚分别为位于引线框架左侧从上至下布置的第一引脚(I)、第二引脚(2)、第三引脚(3)、第四引脚(4)以及位于引线框架右侧从下至上布置的第五引脚(5)、第六引脚(6)、第七引脚(7)，引线框架的中部设置有上下布置的第一基岛(9)以及第二基岛(10)，第一引脚(I)、第二引脚(2)、第三引脚(3)以及第四引脚(4)于引线框架左侧等分布置，第五引脚(5)、第六引脚(6)以及第七引脚(7)布置于引线框架右侧，第五引脚(5)、第六引脚(6)以及第七引脚(7)的横向位置分别与第四引脚(4)、第三引脚(3)以及第一引脚(I)对应。
2.根据权利要求1所述的一种多芯片SOP封装结构，其特征在于第一引脚(I)的内端向上缩短0.3mm，第二引脚(2)、第三引脚(3)以及第四引脚(4)的内端向上延伸0.3mm，第一基岛(9)与第二基岛(10)之间的间距为0.3mm。
【文档编号】H01L23/495GK103811457SQ201410054186
【公开日】2014年5月21日 申请日期:2014年2月18日 优先权日:2014年2月18日
【发明者】全庆霄, 汪本祥, 王辉 申请人:江阴苏阳电子股份有限公司