半导体器件及其制造方法

半导体器件及其制造方法
【专利摘要】本发明公开了一种半导体器件及其制造方法。功率半导体器件包括半导体本体，半导体本体具有横向相互相邻的有源区域和高压外围区域，高压外围区域横向围绕有源区域。该器件进一步包括：金属化层，在半导体本体的正面上并且连接至有源区域；第一阻挡层，包括高熔点金属或高熔点合金，在有源区域和金属化层之间；以及第二阻挡层，覆盖了外围区域的至少一部分，第二阻挡层包括非晶的半绝缘材料。第一阻挡层和第二阻挡层部分地重叠并且形成重叠区域。重叠区域延伸在有源区域的整个周界之上。也提供了一种用于制造该功率半导体器件的方法。
【专利说明】半导体器件及其制造方法

【技术领域】
[0001]本说明书涉及用于形成半导体器件的方法的实施例。此外，本说明书涉及半导体器件的实施例，例如在半导体区域和金属化层之间具有改进的阻挡层的IGBT、DM0S、双极型晶体管、IGBT、二极管或晶闸管。

【背景技术】
[0002]为了改进在短路情形下的稳定性以及为了提高例如IGBT的负载变化性能，已经有采用在5 μ m至20 μ m范围内的厚Cu金属化层替换使用铝(AlSi或AiSiCu)的已知的金属化层的趋势。这将提供IGBT模块的更高性能，使得能够由于增强的散热而相对于开关损耗实现更高的工作温度和更高的电阻率。
[0003]然而，Cu作为金属化层的应用存在一些缺点。例如，Cu在低至室温的温度下与Si反应并且得到Cu硅化物。作为示例，Cu3Si形成在室温下。因此，需要在Cu金属化层与Si之间的阻挡层。通常，提供具有高熔点的材料的阻挡层，诸如W、Ta、T1、Mo，或这些元素与其他元素的合金，诸如TiW或TiN。通常，使用采用不同元素的各个层的组合。
[0004]此外，Cu原子趋向于扩散进入Si中并且可以因此急剧减小少数电荷载流子的寿命。这可以导致各种缺点，例如正向电压的不期望的增强，以及在阻断状态下的泄漏电流。
[0005]此外，在潮湿环境下，在存在电压差时的电化学反应可以导致Cu离子的放电。这些离子通过阳极氧化而产生，由于在工作期间存在电场而可以开始漂移，并且在某种情况下可以在阴极处累积，由此形成了 Cu枝状晶体(dendrite)，这也已知为电迁移。后道过程主要发生在边缘终止的区域中，因为在该区域中存在更高电场。在朝向边缘区域漂移过程期间，带正电荷的Cu离子可以干扰电势的明确变化。
[0006]由于在边缘终止的区域中所需的彻底隔离，在该区域中可能无法应用如上所述的TiW阻挡层作为连续保护，因为其将短路器件。因此，在边缘终止区域中，通常应用类似S12或Si3N4的材料。例如由K.-M.Chang等人的Journal of AppliedPhysics82, 1469-1475(1997)已知，引入类似TiW材料的阻挡层以用于抑制在金属化层的Cu与半导体层的Si之间相互作用。
[0007]此外，在边缘终止区域中应用类似场环或场板组件的元件，例如包括S12或多晶硅，该元件也经常组合在高压应用中。这种已知的场板、场环组件的示例示出在图1中，具有在半导体结构中的金属场板10和掺杂场环20。在金属场板10之间的区域中，场线通常离开半导体结构，因此这些区域必需保持不含金属，结果是在这些区域中并未保护氧化硅层15。在现有技术中，包括有源电极26和场板10的金属化层通常使用AlSiCu执行，具有约0.5%至1.0%的Cu百分比，由此低量Cu不与硅Si反应。然而，当采用Cu替换AlSiCu时，上述退化机制可以发生。在该情形下，场板10之间的中间区域相对于引入Cu离子风险是潜在弱点，例如源于场板10，而同时阱20与有源电极26之间的边界区域倾向于具有相同问题。
[0008]为了这些和其他原因，存在对于本发明的需求。


【发明内容】

[0009]在第一实施例中，提供了一种功率半导体器件。半导体器件包括半导体本体，具有相互横向相邻的有源区域和外围区域，外围区域横向地围绕有源区域。半导体器件进一步包括:金属化层，在半导体本体的正面上并且连接至有源区域；第一阻挡层，包括高熔点金属或高熔点合金，在有源区域和金属化层之间；以及第二阻挡层，覆盖外围区域的至少一部分。第二阻挡层包括非晶的半绝缘材料。第一阻挡层和第二阻挡层部分地重叠并且形成重叠区域。重叠区域在有源区域的整个周界之上延伸。
[0010]在另一实施例中，提供了一种制造功率半导体器件的方法。方法包括:提供半导体本体；在半导体本体中提供有源区域；在半导体本体中提供外围区域，外围区域在横向方向上圆周地围绕有源区域；在半导体本体的正面上提供覆盖有源区域的导电的第一阻挡层；在第一阻挡层上提供金属化层；以及提供覆盖外围区域的至少一部分的第二阻挡层，第二阻挡层包括非晶的半绝缘材料。第一阻挡层和第二阻挡层部分地重叠并且形成重叠区域。重叠区域在有源区域的整个周界之上延伸。
[0011]在附图中示出了这些和其他实施例并且以下详细描述。因此，本领域技术人员通过阅读以下详细说明以及通过查看附图将知晓本发明的附加特征和优点。

【专利附图】

【附图说明】
[0012]附图被包括以提供对实施例的进一步理解，并且附图包含在本说明书中并且构成其一部分。附图示出了实施例并且与说明书一起用于解释说明实施例的原理。通过参考以下详细说明将易于知晓以及变得更易于理解其他实施例以及实施例的许多预期优点。附图的元件无需按照相互比例绘制。类似的附图标记表示对应的相似部件。
[0013]图1示意性示出了根据现有技术的半导体器件。
[0014]图2示意性示出了根据一个或多个实施例的半导体器件的竖直截面。
[0015]图3示意性示出了根据一个或多个实施例的半导体器件的竖直截面。
[0016]图4示意性示出了根据一个或多个实施例的半导体器件的竖直截面。
[0017]图5示意性示出了根据一个或多个实施例的半导体器件的竖直截面。
[0018]图6示意性示出了根据一个或多个实施例的半导体器件的竖直截面。
[0019]图7至图10示出了针对各个第二阻挡层相对于温度范围对电阻的测量结果。
[0020]图11示意性示出了根据实施例的用于制造半导体器件的方法。

【具体实施方式】
[0021]在以下【具体实施方式】中，参照构成说明书一部分的附图，并且借由对于其中可以实施本发明的具体实施例进行说明的方式示出了附图。在这点上，方向性术语诸如“顶部”、“底部”、“正面”、“背面”、“前端”、“尾端”等等用于参照所述附图的朝向。因为可以以大量不同朝向定位实施例的部件，使用方向性术语以用于解释说明的目的并且绝非是限定性的。应该理解的是可以利用其他实施例并且可以不脱离本发明的范围而做出结构上或者逻辑上的改变。因此以下详细说明书不应视作为限定性，并且由所附权利要求限定本发明的范围。
[0022]现在将详细参照各个实施例，在附图中示出了其一个或多个示例。每个示例借由解释说明的方式提供，并且并非意味着限定本发明。例如，作为一个实施例一部分所示或者所描述的特征可以用在其他实施例上或者与其结合以产生另一实施例。本发明意在包括这些修改和变形。使用不应构造为限定所附权利要求范围的具体语言描述了示例。附图并未按照比例绘制，并且仅为了说明示意目的。为了简明，在不同附图中由相同附图标记表示相同的元件或制造步骤，如果没有给出明确相反指示的话。
[0023]在该说明书中使用的术语“水平”或“横向”意在描述基本上平行于半导体衬底或本体的第一或主水平表面的朝向。这可以例如是晶片或裸片的表面。
[0024]在该说明书中使用的术语“竖直”意在描述基本上垂直于第一表面设置的朝向，也即与相对于半导体衬底或本体的横向表面的法线方向平行。
[0025]此外，术语半导体器件的“有源区域”和“有源区”在本文中可交换的使用，以及“无源区域”、“无源区”、“外围区域”、“终止区域”和“边缘终止区域”。
[0026]此外，如在本文中使用的术语“半绝缘”意在描述材料的性质，其特征在于具有16Qcm或更大的特定电阻率，更优选的18Qcm或更大的特定电阻率，甚至更优选的101° Ω cm或更大的特定电阻率。
[0027]此外，可交换地使用术语“外围区域”和“终止区域”。
[0028]在该说明书中，η掺杂材料或区域称作具有第一导电类型，而P掺杂材料或区域称作具有第二导电类型。无需多言的是，半导体器件可以形成为具有相反掺杂关系，以使得第一导电类型可以是P掺杂，而第二导电类型可以是η掺杂。此外，一些附图通过在掺杂类型附近标识“ 一”或“ + ”示出了相对掺杂浓度。例如，“η — ”意味着掺杂浓度小于“η”掺杂区域的掺杂浓度，而“η+”掺杂区域具有比“η”掺杂区域更大的掺杂浓度。然而，标识相对掺杂浓度并非意味着相同的相对掺杂浓度的掺杂区域必需具有相同的绝对掺杂浓度，除非在本文中明确给出相反指示。例如，两个不同的η+区域可以具有不同的绝对掺杂浓度。同理适用于例如η.和P+区域。
[0029]在该说明书中所描述的实施例可以适用于而不限定于场效应晶体管，并且特别地适用于功率场效应晶体管。如在该说明书中使用的术语“场效应”意在描述通过形成第一导电类型的导电“沟道”和/或控制第二导电类型的半导体区域(通常为第二导电类型的本体区域)中沟道的导电率和/或形状而居间形成的电场。由于场效应，在第一导电类型的源极区域或发射极区域与第一导电类型的漂移区域之间形成和/或控制了单级电流路径。漂移区域可以分别与漏极区域或集电极区域接触。漏极区域或集电极区域与漏极或集电极电极形成欧姆接触。源极区域或发射极区域与源极或发射极电极形成欧姆接触。在常断型场效应器件中，在栅极电极与源极或发射极电极之间不施加外部电压，在源极或发射极电极与漏极或集电极电极之间穿过半导体器件的欧姆电流路径断开或者至少为高电阻。在诸如HEMT (高电子迁移率晶体管)、耗尽型MOSFET (金属氧化物场效应晶体管)和常通JFET (结型FET)的常通型场效应器件中，在栅极电极和源极或发射极电极之间不施加外部电压，源极电极和漏极电极之间穿过半导体器件的电流路径通常是低电阻的。
[0030]在本说明书的上下文中，术语“场效应结构”意在描述形成在半导体衬底或半导体器件中的结构，具有用于在沟道区域中形成和/或成形导电沟道的栅极电极。栅极电极通过电介质区域或电介质层至少与沟道区域绝缘。
[0031]术语“耗尽”和“完全耗尽”意在描述半导体区域基本上不包括自由电荷载流子。通常，绝缘的场板布置为接近例如形成在漂移区域和本体区域之间的Pn结。因此，pn结和半导体器件的阻断电压可以分别增大。将场板与漂移区域绝缘的电介质层或区域在下文中也称作场电介质层或场电介质区域。栅极电极和场板可以在相同电势上或者在不同电势上。场板可以在源极或发射极电势上。此外，栅极电极的一部分可以操作作为场电极。
[0032]用于在栅极电极或场板与漂移区域之间形成电介质区域或电介质层的电介质材料的示例包括但不限于Si02、Si3N4、Si0xNy、Al203、Zr02、Ta2O5J12和HfO2,以及这些材料的混合物和/或多层或衬垫。
[0033]在本文中所描述的实施例通常具有目的在于，通过在芯片的有源区域中以及边缘终止的区域中采用附加的连续阻挡层以减小在包括Si的(非限定性)半导体上Cu金属化层的所描述的固有缺点。为此，提出了在有源区中，在边缘终止的区域中提供附加的、均匀的例如非晶碳的半绝缘层，在本文中也称作第二阻挡层的半绝缘层部分地重叠在本文中也称作第一阻挡层的高熔点金属阻挡层，在非限定性示例中高熔点金属阻挡层是TiW。在非限定性示例碳的情形中，由此优选地以确保在所沉积的碳材料中的sp3键的高百分比的方式沉积半绝缘层或第二阻挡层。因为其类似金刚石的性质，该材料也称作类金刚石碳或DLC。可以例如通过等离子体增强化学气象沉积(PECVD)沉积这些层。通过将有源区域或接触区域中的导电阻挡层或第一阻挡层与边缘终止区域或外围区域中的半绝缘层组合，实现了在所有器件区域中均有效的对抗Cu扩散的阻挡层。必需如此设计和沉积第一和第二阻挡层以使得在它们之间没有留下用于Cu的扩散通道，这在实施例中是通过在导电的第一阻挡层和半绝缘层(第二阻挡层)之间提供横向重叠来实现的。在非限定性示例中，TiW第一阻挡层和半绝缘第二阻挡层的厚度均具有约300nm的厚度，在第一和第二阻挡层之间的I至10 μ m的横向重叠通常是足够的，然而其也可以更大或更小，例如从0.5 μ m至约100 μ m。由此，半绝缘的第二阻挡层通常圆周地横向围绕导电的高熔点金属的第一阻挡层，例如TiW。
[0034]通常，在本文中所描述的所有实施例的也称作第二阻挡层的半绝缘层包括非晶材料，该非晶材料由于晶格结构缺失而在伪带隙中具有合适的电子态密度。特别地，可以通过场效应重充电在费米能级附近的电子态，并且可以因此积极地有助于电荷的聚集。在实施例中用于半绝缘层的典型合适的材料是非晶材料，诸如非晶硅(aSi)、半绝缘多晶硅(SIPOS)、类金刚石碳(DLC)或非晶碳化硅(aSihCj。可以通过例如使用蒸发沉积或化学气相沉积(CVD)来沉积这些层。通常通过PECVD提供第二阻挡层(半绝缘阻挡层)。因此，用于PECVD工艺的前驱气体通常包括饱和烃和不饱和烃的至少一种。在工艺中，可以采用脂肪烃、环烃、以及芳香烃，或者其混合物。通常，用于PECVD的前驱气体也包括掺杂剂。实施例中利用的这些掺杂剂可以是SiH4、NH3、B2H6、和PH3。它们可以用于改性第二阻挡层(半绝缘阻挡层)的性质。
[0035]在实施例中，等离子体增强化学气象沉积(PECVD或等离子体增强CVD)可以用于从诸如(非限定性的)硅烷或甲烷的前驱气体沉积掺杂Si的DLC层，因为采用这些前驱物可以调整非常高的态密度。经由这些低能态，可以获得对于累积层和反型层的所需反型电荷。因为它们的化学成分，在材料中包含高达60%的氢，这导致了悬挂键的良好饱和。通过调整例如甲烷和硅烷的相对气流，可以自由调整在aSihC^H中的参数X。在实施例中，其他半绝缘层是无氢DLC层，例如可以从类似石墨的固态源通过激光烧蚀、阴极电弧蒸发、溅射或离子束涂覆来沉积无氢DLC层。这些层通常称作taC层，并且类似于含氢DLC层而示出了具有嵌入式石墨簇的类金刚石非晶结构。
[0036]尽管在本文中所描述的实施例主要涉及Si基半导体，但是在实施例中也可以采用其他半导体材料，诸如SiC、GaN或GaAs。
[0037]尽管在所描述的实施例中半导体器件100是二极管，在实施例中的器件可以是在表面附近具有Pn结的任何半导体器件。特别地，其可以是IGBT、FET、晶闸管、GTO、JFET,MOSFETJI^t MOSFET、BJT、二极管和 HEMT。
[0038]图2示出了根据实施例的半导体器件100，其中边缘终止区域或高压外围区域50具有所谓VLD结构(VLD =横向掺杂的变化)。这种高压外围区域50具有区域34，区域34比横向相邻的阱20更弱地掺杂，并且其掺杂在边缘102的方向上沿半导体本体90的横向方向减小。在该情形下，区域34的掺杂可以连续或者不连续地与重掺杂阱20的掺杂融合。为了在反向偏置pn结的情形下限制在最外侧半导体边缘102处的空间电荷区域，在实施例中可以提供沟道停止层32。半导体器件100的半导体本体90具有横向相互相邻的有源区域55以及高压外围区域50。因此，高压外围区域50横向地围绕有源区域55。有源区域55通过第一阻挡层24而终止在其正面上，第一阻挡层24连接至有源区域55、特别是连接至阱20。可选地，在实施例中，在阱20和第一阻挡层24之间提供接触焊盘21。第一阻挡层24包括高熔点金属或高熔点合金,并且位于有源区域55与金属化层26之间。第一阻挡层24抑制了金属化层26的Cu与金属化层26下方的半导体材料(特别是阱20)的不希望的反应，如以上详细所述。在半导体器件100的背侧上，更高掺杂的接触区域92提供了与背侧金属化层27的电接触。如上所述包括半绝缘非晶材料的第二阻挡层25位于半导体器件100的本体90之间，特别是邻接区域34中。在非限定性示例中，第二阻挡层25包括类金刚石碳，并且覆盖了高压外围区域50的至少一部分的正面。根据实施例，第一阻挡层24和第二阻挡层25部分地重叠，并且因此形成了重叠区域52。重叠区域52在有源区域55的整个周界之上延伸。因此，重叠区域52具有约0.5 μ m至约100 μ m的宽度，更优选地从约5 μ m至约20 μ m。
[0039]当应用于诸如图2至图5所示具有可变横向掺杂的区域的半导体器件时，在本文中所描述的实施例是特别有利的。这是因为第二阻挡层25的屏蔽效应(也即在DLC的情形中)也可以用于确保阻挡层的长期稳定性。此外，可以避免在高压外围区域的拓扑结构中的高台阶，高台阶在场分布方面是不希望的，并且高台阶也可以是由于机械应力和湿度导致的弱点。为了进一步改进长期稳定性和耐久性，附加的层可以添加在第二阻挡层25的顶部上。这是图2中的情形，其中提供了例如Si3N4的第一附加钝化层28。通常根据机械应力、电化学抵抗力和防湿气抵抗力来选择该层或者这些层以与第二阻挡层25 —起形成最优保护。
[0040]图3示出了基于图2的实施例，但是包括设置在第二阻挡层25和例如Si3N4的附加钝化层28之间的S12的第一附加层29。
[0041]基于图3的实施例，在图4中半导体器件100进一步包括在第二阻挡层25与S12的第一附加层之29间的例如Si3N4的第二附加钝化层28。因此，后者也与第二阻挡层25 —起提供，由第一阻挡层24重叠。因此，进一步减小了抑制Cu扩散通过重叠区域52。
[0042]图5中所示实施例是基于图4的实施例，然而不同地提供了例如Si3N4的第二附加钝化层31。其也与S12的第一附加层29和例如Si3N4的附加钝化层28 —起重叠Cu金属化层26。
[0043]图6示出了具有类似于图4所示结构的半导体器件的竖直截面，不同之处至少在于添加了第一和第二阻挡层24、25。
[0044]本发明人已经测试了在实施例中用于边缘终止的各种层材料的阻挡效应，也即多晶硅、Si02、Si3N4和类金刚石碳。在更大表面上在硅晶片上使用PECVD(在多晶Si LPCVD的情形下)沉积了材料。在其上，沉积了 50nm Cu层，并且使用4点测量法(4-pointneasuring)测量了组件的电阻。在此之后，相继加热晶片，并且再次测量电阻。结果示出在图7至图10中。由类金刚石碳产生了最佳结果，类金刚石碳在高达600°C温度的情况下具有恒定电阻。
[0045]在图11中，示出了根据实施例的用于制造功率半导体器件的方法300的流程图。方法300包括提供半导体本体(框301)，在半导体本体中提供有源区域(框302)，在半导体本体中提供外围区域，外围区域在横向方向上圆周地围绕有源区域(框303)，在半导体本体的正面上提供覆盖有源区域的导电的第一阻挡层(框304)，在第一阻挡层上提供金属化层(框305)，提供覆盖至少一部分外围区域的第二阻挡层，第二阻挡层包括非晶半绝缘材料，其中，第一阻挡层和第二阻挡层部分地重叠并且形成重叠区域，其中重叠区域在有源区域的整个周界之上延伸(框306)。
[0046]以上描述使用包括最佳模式的具体实施例来公开本发明，并且也使得本领域技术人员能够制造和使用本发明。尽管已经根据各个具体实施例描述了本发明，但是本领域技术人员将认识到的是，可以在权利要求的精神和范围内对本发明实施修改。尤其是，如上所述的实施例的相互非排他性特征可以相互组合。可取得专利权的范围由权利要求所限定，并且可以包括本领域技术人员可以想到的其他示例。这些其他示例意在落入权利要求的范围内，如果它们具有并未不同于权利要求书面语言的结构元件，或者它们包括具有与权利要求的书面语言非实质差别的等价的结构元件。
【权利要求】
1.一种功率半导体器件，包括: 一半导体本体，具有相互横向相邻的有源区域和高压外围区域，所述高压外围区域横向地围绕所述有源区域； 一金属化层，在所述半导体本体的正面上并且连接至所述有源区域； 一第一阻挡层，包括高熔点金属或高熔点合金，在所述有源区域和所述金属化层之间；以及 一第二阻挡层，覆盖所述外围区域的至少一部分，所述第二阻挡层包括非晶的半绝缘材料， 一其中所述第一阻挡层和所述第二阻挡层部分地重叠并且形成重叠区域，所述重叠区域延伸在所述有源区域的整个周界之上。
2.根据权利要求1所述的功率半导体器件，其中所述重叠区域具有约0.5 μ m至约100 μ m的宽度。
3.根据权利要求1所述的功率半导体器件，其中所述第二阻挡层包括非晶硅、半绝缘多晶硅、类金刚石碳、和非晶碳化硅中的至少一种。
4.根据权利要求1所述的功率半导体器件，其中所述重叠区域位于在所述有源区域和所述高压外围区域之间的过渡区域中。
5.根据权利要求1所述的功率半导体器件，其中所述第一阻挡层包括W、Ta、T1、Mo，或者W、Ta、Ti和Mo中的至少一个的合金。
6.根据权利要求1所述的功率半导体器件，其中所述第一阻挡层和所述第二阻挡层均具有从约10nm至约400nm的厚度。
7.根据权利要求1所述的功率半导体器件，其中所述金属化层包括铜。
8.根据权利要求1所述的功率半导体器件，其中所述外围区域具有变化的横向掺杂。
9.根据权利要求1所述的功率半导体器件，其中所述半导体器件是IGBT、FET、二极管、晶闸管、GTO, JFET, MOSFETJI^t MOSFET、BJT 和 HEMT 中的一个。
10.根据权利要求1所述的功率半导体器件，其中所述半导体本体包括S1、SiC、GaN和GaAs中的一个。
11.一种制造功率半导体器件的方法，包括: 一提供半导体本体； 一在所述半导体本体中提供有源区域； 一在所述半导体本体中提供外围区域，所述外围区域在横向方向上圆周地围绕所述有源区域； 一在所述半导体本体的正面上提供覆盖所述有源区域的导电的第一阻挡层； 一在第一阻挡层上提供金属化层；以及 一提供覆盖所述外围区域的至少一部分的第二阻挡层，所述第二阻挡层包括非晶的半绝缘材料，其中所述第一阻挡层和所述第二阻挡层部分地重叠并且形成重叠区域，所述重叠区域延伸在所述有源区域的整个周界之上。
12.根据权利要求11所述的方法，其中所述重叠区域具有约0.5 μ m至约100 μ m的宽度。
13.根据权利要求11所述的方法，其中所述第二阻挡层包括非晶硅、半绝缘多晶硅、类金刚石碳、和非晶碳化硅中的至少一种。
14.根据权利要求11所述的方法，其中通过PECVD提供所述第二阻挡层。
15.根据权利要求14所述的方法，其中用于所述PECVD的前驱气体包括饱和烃和不饱和烃中的至少一个。
16.根据权利要求14所述的方法，其中用于所述PECVD的前驱气体包括脂肪烃、环烃、和芳香烃中的至少一个。
17.根据权利要求14所述的方法，其中用于所述PECVD的前驱气体包括掺杂剂。
18.根据权利要求14所述的方法，其中用于所述PECVD的前驱气体包括SiH4、NH3、B2H6、PH3中的至少一个，以改性所述第二阻挡层的性质。
19.根据权利要求11所述的方法，其中所述重叠区域位于在所述有源区域和所述外围区域之间的过渡区域中。
20.根据权利要求11所述的方法，其中所述第一阻挡层包括TiW。
21.根据权利要求11所述的方法，其中所述第一阻挡层和所述第二阻挡层均具有从约10nm至约400nm的厚度。
22.根据权利要求11所述的方法，其中所述金属化层包括铜。
23.根据权利要求11所述的方法，其中所述外围区域具有变化的横向掺杂。
24.根据权利要求11所述的方法，其中所述半导体器件是IGBT、FET、二极管、晶闸管、GTO、JFET, MOSFET、补偿 MOSFET、BJT 和 HEMT 中的一个。
25.根据权利要求11所述的方法，其中所述半导体本体包括S1、SiC、GaN*GaAs。
【文档编号】H01L29/45GK104253150SQ201410294978
【公开日】2014年12月31日 申请日期:2014年6月25日 优先权日:2013年6月26日
【发明者】G·施密特, M·米勒, F·J·桑托斯罗德里奎兹, D·施罗格尔 申请人:英飞凌科技股份有限公司