技术总结
本发明公开了一种低导通电阻VDMOS器件及制备方法，在传统的VDMOS器件结构中引入一块与源区掺杂杂质相同的掺杂区。该掺杂区位于栅氧层正下方且与基区和栅氧层紧密接触。相应地，新掺杂区上方的栅极采用中空结构。本发明VDMOS器件可有效降低沟道导通电阻和颈区电阻，从而降低VDMOS器件的导通电阻；同时，采用中空结构的栅极既可避免新掺杂区对击穿电压的影响，也可降低栅极与漏极间结电容，提高VDMOS的开关速度。本发明方法工艺简单，易于工业化。
技术研发人员：刘锋;刘胜;王国平;叶双莉
受保护的技术使用者：武汉大学
文档号码：201410745311
技术研发日：2014.12.08
技术公布日：2017.06.27