半导体器件及其制备方法与流程

本发明涉及半导体制造技术领域，特别是涉及一种半导体器件及其制备方法。

背景技术：

随着以电子通讯技术为代表的现代高科技产业的不断发展，世界集成电路产业总产值以每年超过30％的速度发展，静态随机存储器(SRAM)作为一种重要的存储器件被广泛应用于数字与通讯电路设计中。SRAM是逻辑电路中一种重要部件，其因为具有功耗小，读取速度高等优点而广泛应用于数据的存储。

随着存储单元的小型化和半导体器件的高集成度的需求，静态随机存储器的尺寸越来越小，然而，静态随机存储器中的有源区的关键尺寸、栅极的关键尺寸以及接触孔(contact)的关键尺寸受限于制备工艺的影响，很难进一步的减小。所以，需要去除部分栅极侧壁上的侧墙，并制备一多晶硅层，以用于栅极和栅极之间的连接，或用于栅极和有源区(源极区和漏极区)之间的连接，以减少连接孔的个数，从而减小静态随机存储器的尺寸。

在现有技术中，要进行自对准硅化物的制备，使得暴露的栅极上表面形成第一硅化物，多晶硅层形成第一硅化物。参考图1，在现有的半导体器件1中，衬底100上形成有栅极110，所述栅极110的部分侧壁形成有侧墙112，所述栅极110的部分上表面形成有第一硅化物131，所述栅极110的另一部分上表面形成有掩膜层113，所述掩膜层113上形成有第二硅化物132。

但是，衬底100中的浅槽隔离103的顶角处容易损伤而形成凹陷104，使得第二硅化物132会形成于凹陷104内(如图1虚线区域所示)，使得第二硅化物132延伸向衬底100中的有源区102(包括源极区和漏极区)，从而造成有源区漏电，影响器件的电性能。

技术实现要素：

本发明的目的在于，提供一种半导体器件及其制备方法，能够有效地减少或避免有源区漏电，提高器件的电性能。

为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：

提供一衬底，所述衬底上形成有一具有开口的掩膜层；

对所述衬底进行刻蚀，去除所述开口下方的部分所述衬底，在所述衬底中形成浅槽；

在所述浅槽和所述开口内填充隔离材料，在所述浅槽中的所述隔离材料形成第一隔离部分，在所述开口中的所述形成第二隔离部分；

去除所述掩膜层；

对所述第二隔离部分进行回蚀工艺，去除所述第二隔离部分两侧的部分侧壁；以及

在所述第二隔离部分的两侧分别形成隔离侧墙，所述隔离侧墙覆盖所述第一隔离部分暴露出的上表面，所述隔离侧墙的材料为非导电材料。

进一步的，在所述半导体器件的制备方法中，所述掩膜层的材料为氮化硅。

进一步的，在所述半导体器件的制备方法中，所述衬底和掩膜层之间形成有一垫氧层。

进一步的，在所述半导体器件的制备方法中，所述垫氧层的厚度为

进一步的，在所述半导体器件的制备方法中，所述掩膜层的厚度为

进一步的，在所述半导体器件的制备方法中，所述衬底和第一隔离部分之间形成有一衬垫氧化层。

进一步的，在所述半导体器件的制备方法中，在对所述第二隔离部分进行回蚀工艺的步骤中，所述第二隔离部分的宽度减小

进一步的，在所述半导体器件的制备方法中，采用干法刻蚀或湿法刻蚀进行所述回蚀工艺。

进一步的，在所述半导体器件的制备方法中，所述隔离侧墙的材料为氮化硅或氮氧化硅。

进一步的，在所述半导体器件的制备方法中，所述隔离侧墙的宽度为

进一步的，在所述半导体器件的制备方法中，所述半导体器件的制备方法还包括：

在所述第一隔离部分以外的衬底中形成有源区，并在所述第二隔离部分以外的衬底上形成栅极结构；

在所述栅极结构、第一隔离部分、第二隔离部分、隔离侧墙上形成一多晶硅层。

根据本发明的另一面，还提供一种半导体器件，包括：

衬底，所述衬底中形成有浅槽；

所述浅槽中形成有第一隔离部分，所述第一隔离部分上形成有第二隔离部分，所述第二隔离部分的宽度小于所述第一隔离部分的顶部的宽度；以及

所述第二隔离部分的两侧分别形成由隔离侧墙，所述隔离侧墙覆盖所述第一隔离部分暴露出的上表面，所述隔离侧墙的材料为非导电材料。

进一步的，在所述半导体器件中，所述掩膜层的材料为氮化硅。

进一步的，在所述半导体器件中，所述衬底和掩膜层之间形成有一垫氧层。

进一步的，在所述半导体器件中，所述垫氧层的厚度为

进一步的，在所述半导体器件中，所述掩膜层的厚度为

进一步的，在所述半导体器件中，所述衬底和第一隔离部分之间形成有一衬垫氧化层。

进一步的，在所述半导体器件中，所述第二隔离部分的宽度比所述第一隔离部分的顶部的宽度小

进一步的，在所述半导体器件中，所述隔离侧墙的材料为氮化硅或氮氧化硅。

进一步的，在所述半导体器件中，所述隔离侧墙的宽度为

进一步的，在所述半导体器件中，所述半导体器件还包括：

所述第一隔离部分以外的衬底中形成有有源区，所述第二隔离部分以外的衬底上形成有栅极结构；

所述栅极结构、第一隔离部分、第二隔离部分、隔离侧墙上形成有一多晶 硅层。

与现有技术相比，本发明提供的半导体器件及其制备方法具有以下优点：

在本发明提供的半导体器件的制备方法中，对所述第二隔离部分进行回蚀工艺，去除所述第二隔离部分两侧的部分侧壁，使得所述第二隔离部分的宽度小于所述第一隔离部分的顶部的宽度，之后，在所述第二隔离部分的两侧分别形成隔离侧墙，所述隔离侧墙可以有效地保护所述第一隔离部分的顶角，防止在后续的工艺中损伤所述第一隔离部分的顶角，能够提高隔离效果，有效地减少或避免有源区漏电，提高器件的电性能。

附图说明

图1为现有技术中半导体器件的结构示意图；

图2为本发明中半导体器件的制备方法的流程图；

图3-图11为本发明一实施例的半导体器件在制备过程中的结构示意图。

具体实施方式

下面将结合示意图对本发明的半导体器件及其制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种半导体器件的制备方法，如图2所示，包括：

步骤S11：提供一衬底，所述衬底上形成有一具有开口的掩膜层；

步骤S12：对所述衬底进行刻蚀，去除所述开口下方的部分所述衬底，在所述衬底中形成浅槽；

步骤S13：在所述浅槽和所述开口内填充隔离材料，在所述浅槽中的所述隔离材料形成第一隔离部分，在所述开口中的所述形成第二隔离部分；

步骤S14：去除所述掩膜层；

步骤S15：对所述第二隔离部分进行回蚀工艺，去除所述第二隔离部分两侧的部分侧壁；以及

步骤S16：在所述第二隔离部分的两侧分别形成隔离侧墙，所述隔离侧墙的材料为非导电材料。

经过所述步骤S15，使得所述第二隔离部分的宽度小于所述第一隔离部分的顶部的宽度，之后进行所述步骤S16，所形成的所述隔离侧墙可以有效地保护所述第一隔离部分的顶角，防止在后续的工艺中损伤所述第一隔离部分的顶角，能够提高隔离效果，有效地减少或避免有源区漏电，提高器件的电性能。

以下请参阅图3-图11具体说明本发明的半导体器件及其制备方法，其中，图3-图11为一实施例的半导体器件在制备过程中的结构示意图。在本实施例中，采用所述半导体器件的制备方法制备静态随机存储器，在本发明的其它实施例中，所述半导体器件的制备方法还可以用于制备其它器件。

首先，进行步骤S11，提供一衬底，所述衬底上形成有一具有开口的掩膜层。具体的，在本实施例中，所述步骤S11包括以下子步骤S111～子步骤S112：

子步骤S111，如图3所示，提供所述衬底200，所述衬底200包括阱区201，所述衬底201上形成有一掩膜层210。较佳的，还在所述衬底200上形成一垫氧层211，可以减少所述衬底200与掩膜层210之间的应力。在本实施例中，依次在所述衬底200上形成所述垫氧层211和掩膜层210，其中，可以采用LPCVD(低压力化学气相沉积法)等工艺形成所述垫氧层211和掩膜层210。较佳的，所述掩膜层210的材料为氮化硅，在步骤S12中可以形成形貌较好的浅槽，优选的，所述掩膜层210的厚度为例如，或 等。所述垫氧层211的厚度为例如，或等。

子步骤S112，如图4所示，在所述掩膜层210中形成开口210a，其中，可以在所述掩膜层210上形成图形化的光刻胶层，然后以图形化的光刻胶层为掩膜，对所述掩膜层210进行刻蚀，形成所述开口210a。

之后进行步骤S12，如图5所示，对所述衬底200进行刻蚀，去除所述开口210a下方的部分所述衬底200，在所述衬底200中形成浅槽201a。在本实施例中，以所述掩膜层210为掩膜，对所述垫氧层211和衬底200进行刻蚀，使得所述开口210a位于所述掩膜层210和垫氧层211内，所述浅槽201a位于所述衬底200中。

然后进行步骤S13，如图6所示，在所述浅槽201a和所述开口210a内填充隔离材料220，在所述浅槽201a中的所述隔离材料220形成第一隔离部分220a，在所述开口210a中的所述隔离材料220形成第二隔离部分220b。所述第一隔离部分220a位于所述浅槽201a中，形成浅槽隔离。

较佳的，所述衬底200和第一隔离部分220a之间形成有一衬垫氧化层221，则先在所述浅槽201a内形成所述衬垫氧化层221，之后在所述浅槽201a、开口210a和掩膜层210上淀积所述隔离材料220，最后采用平坦化工艺去除多余的所述隔离材料220，形成所述第一隔离部分220a和第二隔离部分220b。其中，所述隔离材料220可以为氧化硅。

随后进行步骤S14，如图7所示，去除所述掩膜层210。

接着进行步骤S15，如图8所示，对所述第二隔离部分220b进行回蚀工艺，去除所述第二隔离部分220b两侧的部分侧壁，使得所述第二隔离部分220b的宽度K1小于所述第一隔离部分220a的顶部的宽度K2，在回刻工艺的过程中，所述第二隔离部分220b的顶部被去除一部分，同时，所述垫氧层211被去除。较佳的，在所述步骤S15中，所述第二隔离部分220b的宽度K2减小使得所述第二隔离部分220b的宽度K1比所述第一隔离部分220a的顶部的宽度K2小例如等等。其中，可以采用干法刻蚀或湿法刻蚀进行所述回蚀工艺。

之后进行步骤S16，如图9所示，在所述第二隔离部分220b的两侧壁分别形成隔离侧墙222，所述隔离侧墙222的材料为非导电材料。具体的，在所述步 骤S16中，可以先沉积一层预隔离层，所述预隔离层覆盖所述第二隔离部分220b、第一隔离部分220a和所述衬底200的上表面，然后对所述预隔离层进行刻蚀工艺，去除所述衬底200的上表面的所述预隔离层，并保留所述第二隔离部分220b侧壁的所述预隔离层，从而形成所述隔离侧墙222，所述隔离侧墙222覆盖所述第一隔离部分220a的上表面。较佳的，所述隔离侧墙222的材料为氮化硅或氮氧化硅，在后续的工艺中，所述隔离侧墙222可以很好地保护第一隔离部分220a的顶角。优选的，所述隔离侧墙222的宽度为例如等等。

在本实施例中，所述半导体器件的制备方法用于制备静态随机存储器，所以，所述半导体器件的制备方法还包括步骤S17和步骤S18：

进行步骤S17，如图10所示，在所述第一隔离部分220a以外的衬底200中形成有源区202(包括源极和漏极)，并在所述第二隔离部分220b以外的衬底200上形成栅极结构210，所述栅极结构210包括：栅极211、位于所述栅极110侧壁的侧墙212以及位于所述栅极110表面的第一硅化物213。在所述步骤S17中，所述第二隔离部分220b的顶部会被损伤而被部分去除，但是，所述隔离侧墙222会保护所述第一隔离部分220a的顶角，使得所述第一隔离部分220a的顶角不被损伤，所述第一隔离部分220a的顶角不会形成凹陷。

进行步骤S18，如图11所示，在所述栅极结构210、第一隔离部分220a、第二隔离部分220b、隔离侧墙222上形成一多晶硅层232，同时，所述多晶硅层232还位于部分所述衬底200的表面上，由于所述第一隔离部分220a的顶角没有形成凹陷，所以，所述多晶硅层232不会填充到所述浅槽201a中。

进过上述步骤，形成了如图11所示的半导体器件2。所述半导体器件2包括衬底200，所述衬底200中形成有浅槽201a。所述浅槽201a中形成有第一隔离部分220a，所述第一隔离部分220a上形成有第二隔离部分220b，所述第二隔离部分220b的宽度K1小于所述第一隔离部分220a的顶部的宽度K2。所述第二隔离部分220b的两侧分别形成由隔离侧墙222，所述第二隔离部分220b覆盖暴露出的所述第一隔离部分220a，所述隔离侧墙222的材料为非导电材料。所述第一隔离部分220a以外的衬底200中形成有有源区202，所述第二隔离部分220b以外的衬底200上形成有栅极结构210。所述栅极结构210、第一隔离部分 220a、第二隔离部分220b和隔离侧墙222上形成有一多晶硅层232。

所述多晶硅层232用于进行硅化工艺，以形成第二硅化物，第二硅化物用于栅极和栅极之间的连接，或用于栅极和有源区(源极区和漏极区)之间的连接。由于所述多晶硅层232不会填充到所述浅槽201a中，使得第二硅化物不会延伸向衬底200中的有源区202(包括源极区和漏极区)，从而减少或避免有源区漏电，提高器件的电性能。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。