电路板模块及其半导体封装件的制作方法

本发明是有关于一种电路板模块及其半导体封装件，特别是有关于一种具有导线架的电路板模块及其半导体封装件。

背景技术：

传统电路板模块包括半导体封装件及电路板。半导体封装件设于电路板上。电路板通常包括数个接垫及数条走线。一般来说，电路板的接垫须位于半导体封装件的封装体的覆盖范围之外，这样半导体封装件的引脚才能连接于接垫上。为了配合这样的设计，半导体封装件的尺寸设计及电路板的走线及接垫设计就会变得特别复杂。

因此，亟需要提出一种新的电路板，以简化电路板模块的设计。

技术实现要素：

本发明系有关于一种电路板模块及其半导体封装件，可简化电路板模块的设计。

根据本发明一实施例，提出一种电路板模块。电路板模块包括一电路板及一半导体封装件。电路板包括一第一接垫。半导体封装件设于电路板上且包括一导线架、一晶片及一封装体。导线架包括一第一引脚。晶片设于导线架上。封装体包覆晶片及部分导线架，且封装体位于第一接垫的上方。其中，第一引脚从封装体内往外延伸至与位于下表面下方的第一接垫连接。

根据本发明另一实施例，提出一种半导体封装件。半导体封装件包括一导线架、一晶片及一封装体。导线架包括一第一引脚。晶片设于导线架上。封装体包覆晶片及部分导线架且具有一下表面。第一引脚从封装体内往外延伸至下表面下方。

为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1A绘示依照本发明一实施例的电路板模块的局部俯视图。

图1B绘示图1A的电路板模块沿方向1B-1B’的剖视图。

图1C绘示图1B的电路板模块的仰视图。

图2绘示第1图的电路板模块的阻抗模拟图。

图3绘示依照本发明另一实施例的电路板模块的剖视图。

图4绘示依照本发明另一实施例的电路板模块的局部剖视图。

具体实施方式

图1A绘示依照本发明一实施例的电路板模块100的局部俯视图，图1B绘示图1A的电路板模块100沿方向1B-1B’的剖视图。

电路板模块100包括至少一电子元件110、电路板120及半导体封装件130。

如图1A所示，电子元件110例如是记忆体、另一半导体封装件、有源元件或无源元件等。

电路板120包括至少一讯号线121、至少一第一走线122、至少一第一接垫123、至少一第二走线124、至少一第二接垫125、至少一第三走线126、第一接地层127及第二接地层128。为了避免图示过于复杂，图1B未绘示第一走线122及第二走线124。另一实施例中，图1B的第二接地层128可以讯号线或电源线取代。

讯号线121从电子元件110延伸至邻近半导体封装件130的区域。当半导体封装件130设于电路板120后，半导体封装件130的导线架133(绘示于图1B)可连接讯号线121，以电性连接于电子元件110。

如图1B所示，第一接垫123、第二接垫125及第二接地层128位于电路板120的同一面，如电路板120的上表面120u，而第一接地层127位于电路板120的另一面，如电路板120的下表面120b。

第一接垫123位于第一走线122上，第二接垫125位于第二走线124上。第三走线126位于第一走线122与第二走线124之间，而隔离第一走线122与第二走线124。虽然第一走线122与第二走线124彼此隔离，然透过半导体封装件130的导线架133可电连接第一走线122及第二走线124，使第一走线122及第二走线124传输同一电位。本实施例中，第一走线122及第二走线124例如是电源线，例如是传输第一供电电位的电源线。

第三走线126例如是电源线，其可传输第二供电电位，其中第二供电电位与第一供电电位相异。第三走线126电连接电子元件110，以提供第二供电电位给电子元件110，使电子元件110可正常工作。

本实施例中，半导体封装件130系以四方扁平式封装(Quad Flat Package,QFP)或薄型四方扁平式封装(Low-profile Quad Flat Package,LQFP)为例说明，然另一实施例中，半导体封装件130亦可为其它具有导线架的封装。

如图1B所示，半导体封装件130设于电路板110上。半导体封装件130包括晶片131、封装体132、导线架133及至少一焊线134，其中导线架133包括第一引脚1331、第二引脚1332及晶片座1333。

晶片131设于导线架133的晶片座1333上，并透过焊线134与导线架133的第一引脚1331电性连接。

封装体132包覆晶片131及部分导线架133，例如是包覆导线架133的第一引脚1331及晶片座1333，但不包覆第二引脚1332。封装体132具有下表面132b，封装体132的下表面132b位于第一接垫123的上方，如正上方，使整个第一接垫123位于下表面132b的覆盖范围之内。此外，半导体封装件130的下表面132b与第二接垫125不完全重叠，使第二接垫125的至少一部分位于下表面132b的覆盖范围之外。

导线架133的第一引脚1331、第二引脚1332与晶片座1333可以是一体成形结构。例如，可透过折弯及/或冲压一板金件，以一次形成第一引脚1331、第二引脚1332与晶片座1333。

第一引脚1331从封装体132内往外延伸至位于封装体132的下表面132b下方，如正下方。由于第一引脚1331延伸至下表面132b的下方，因此，即使第一接垫125位于下表面132b的下方，第一引脚1331仍可与第一接垫125电性接触。进一步地说，第一引脚1331可配合电路板120的接垫及/或走线布局，使导线架133可连接封装体132的下表面132b下方的电路板120的任何接垫，进而可使电路板120的接垫及/或走线设计简化。

第一引脚1331可具有多种延伸方式。以图1B的实施例来说，第一引脚1331从封装体132的侧面132s的一处突出后，由侧面132s的另一处进入封装体132内，再从封装体132的下表面132b突出，使第一引脚1331的端部可位于封装体132的下表面132b的正下方。

第二引脚1332连接第一引脚1331的突出于封装体132的部分，因此第二引脚1332与第一引脚1331的连接处S1位于封装体132之外。第二引脚1332的端部位于下表面132b覆盖范围外的区域，因此第二引脚1332可与位于半导体封装件130的下表面132b覆盖范围以外的第二接垫125连接。

此外，第二引脚1332与第一引脚1331可电性连接彼此分隔的第一接垫123与第二接垫125。进一步地说，第一引脚1331的端部抵接在第一接垫123上，而第二引脚1332的端部抵接在第二接垫125上，使彼此分隔的第一接垫123与第二接垫125可透过第一引脚1331与第二引脚1332电性连接。

此外，由于第一走线122与第二走线124可透过导线架133电性连接，因此，即使第一走线122与第二走线124只有一者电性连接第一供电电位，当第一引脚1331及第二引脚1332分别电性连接第一接垫123与第二接垫125时，可使第一走线122与第二走线124同时电性连接第一供电电位。

如图1B所示，第一接地层127的一部分1271位于第三走线126的正下方。由于第一接垫123与第二接垫125可透过位于电路板110外的第一引脚1331及第二引脚1332电性连接，因此第一接垫123与第二接垫125不需透过电路板110内的任何导电通孔(via)电性连接。如此一来，可缩短第一接垫123与第二接垫125之间的讯号传输路径长度，进而可减少第一接垫123与第二接垫125之间的讯号传输阻抗，提升讯号传输品质。

若图1B的电路板110具有二导电通孔分别电连接第一接垫123与第二接垫125，则该部分1271、第一接垫123正下方与第二接垫125正下方的第一接地层127须去除(镂空)，这样反而导致第一接地层127的镂空区域变多，使讯号回流品质劣化。如图1C所示，其绘示图1B的电路板模块100的仰视图。由于本发明实施例的电路板模块100可省略电连接第一接垫123与第二接垫125的导电通孔，因此第一接地层127的一部分1271可填满或形成于下表面120b(绘示于图1B)中对应第一接垫123与第二接垫125之间的区域。如此一来，可减少电子元件110的讯号回流至半导体封装件130过程中的阻碍，进而提升讯号回流品质。

此外，由于第一接地层127的一部分1271位于第三走线126的正下方，使电路板120的下表面120b的镂空区域减少，因此可增加第一接地层127的面积且/或简化第一接地层127的设计。

图2绘示第1图的电路板模块100的阻抗模拟图。图2中，曲线C1表示利用电路板内的二导电通孔分别电连接第一接垫123与第二接垫125的阻抗曲线，而曲线C2表示图1B的利用导线架133电连接第一接垫123与第二接垫125的阻抗曲线。比较曲线C1与C2可知，由于本发明实施例的导线架133的设计，可有效缩短讯号传输路径长度，进而降低讯号传输阻抗。

图3绘示依照本发明另一实施例的电路板模块100’的剖视图。电路板模块100’包括至少一电子元件110、电路板120、半导体封装件130及无源元件140。

无源元件140电性连接第二接垫125与第二接地层128。无源元件140透过第二接垫125电连接导线架133。此外，由于导线架133的第二引脚1332电连接第二接垫125，使无源元件140可透过第二引脚1332及焊线134电性连接晶片131。无源元件140例如是电阻、电容或电感。

图4绘示依照本发明另一实施例的电路板模块200的局部剖视图。电路板模块200包括至少一电子元件110、电路板120、半导体封装件230及至少一无源元件140。另一实施例中，电路板模块200可省略无源元件140。半导体封装件230包括晶片131、封装体132及导线架233。

导线架233包括第一引脚1331、第二引脚1332及晶片座1333。与上述导线架133不同的是，本实施例的导线架233的第一引脚1331与第二引脚1332的连接处S1位于封装体132内。由于连接处S1位于封装体132内，因此可缩短第一接垫123与晶片131之间的讯号传输路径，进而减少第一接垫123与晶片131之间的讯号传输阻抗，增加讯号传输品质。

综合上述，由于本发明实施例的导线架的延伸形式可配合电路板的走线及/接垫的布局而定，因此可使电路板的设计变得相对简化，例如，可选择性省略电路板内的导电通孔。此外，相较于以电路板内的导电通孔电性连接电路板的二接垫(或二走线)，由于本发明实施例以导线架电性连接电路板的二接垫(或二走线)，因此二接垫(或二走线)的讯号传输路径较短，因此讯号传输阻抗较低，讯号传输品质较佳。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的申请专利范围所界定者为准。