技术领域本发明是有关于一种承载器阵列以及发光二极管封装结构，且特别是有关于一种具有多个彼此分离的引脚的承载器阵列以及发光二极管封装结构。
背景技术：
在半导体产业中，集成电路(integratedcircuits，IC)的生产主要可分为三个阶段：集成电路的设计(ICdesign)、集成电路的制作(ICprocess)及集成电路的封装(ICpackage)。在集成电路的制作中，晶粒(die)是经由晶圆(wafer)制作、形成集成电路、电性测试(electricaltesting)以及切割晶圆(wafersawing)等步骤而完成。一般而言，在半导体制程的不同阶段都需要进行电性测试，以确保每一个晶粒电性功能正常，以在进行后续芯片分离与封装制程时，与导线架共同形成适合的集成电路。然而，当集成电路在设计时，其用以搭载晶粒的导线架也可能具有不同的电性特性。在此种情况下，若随机将筛选出的晶粒接合在导线架上时，可能会影响后续制程的良率。
技术实现要素：
本发明提供一种承载器阵列，能根据导线架的电性特性，对导线架进行分级。本发明提供一种发光二极管封装结构，具有良好的制造良率。本发明的承载器阵列用于承载多个芯片。承载器阵列包括一导线架、多个控制器以及多个第一封装体。导线架包括一框体以及多个导线架单元。这些导线架单元通过框体而彼此相连并呈阵列排列。各导线架单元包括至少一与框体连接的第一引脚以及多个彼此分离的第二引脚，且这些第二引脚未与框体连接。多个控制器位于这些导线架单元上，其中各控制器分别与对应的导线架单元电性连接。第一封装体位于导线架上，其中这些第一封装体与这些导线架单元对应，并包覆这些控制器以及这些导线架单元。各第一封装体分别具有一开口以暴露出对应导线架单元的部分区域，且这些开口用于容纳这些芯片。本发明的发光二极管封装结构，包括一导线架单元、至少一控制器、一第一封装体以及至少一芯片。导线架单元包括至少一第一引脚以及多个彼此分离的第二引脚。至少一控制器位于导线架单元上，其中至少一控制器与导线架单元的这些第二引脚电性连接。第一封装体位于导线架单元上，其中第一封装体包覆导线架单元以及至少一控制器，且第一封装体具有一开口以暴露出导线架单元的部分区域。至少一芯片位于开口中，且至少一芯片与导线架单元的至少一第一引脚电性连接。在本发明的一实施例中，上述的第一封装体包覆住各第二引脚的部分区域，且这些第二引脚通过第一封装体固定于框体上。在本发明的一实施例中，上述的这些第二引脚自第一封装体内延伸至第一封装体外，以被开口暴露。在本发明的一实施例中，上述的这些第二引脚系浮置于第一封装体中。在本发明的一实施例中，上述的承载器阵列还包括多条焊线，其中控制器通过这些焊线与至少部分这些第二引脚电性连接。在本发明的一实施例中，上述的承载器阵列还包括多个导电凸块，其中控制器通过这些导电凸块与至少部分这些第二引脚电性连接。在本发明的一实施例中，上述的各芯片分别与对应的导线架单元电性连接，且承载器阵列还包括多个第二封装体。第二封装体分别位于各开口中，且分别包覆各芯片。在本发明的一实施例中，上述的发光二极管封装结构还包括多个第二封装体。第二封装体分别位于各开口中，且包覆芯片。基于上述，本发明的实施例的导线架单元通过彼此电性分离的第二引脚，而可用以进行电性测试，并可对搭载有控制器的这些导线架单元进行分级。如此，导线架中搭载有控制器的各导线架单元的电性特性也将能被适当的评估与分选，而可视实际需求来搭配适合的芯片，以提升后续制程的良率。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是本发明一实施例的承载器阵列的架构示意图；图2A是图1的一种导线架单元的架构示意图；图2B是图2A的导线架单元的侧视示意图；图2C与图2D是图1的不同导线架单元的架构示意图；图3A至图3D是本发明另一实施例的不同导线架单元的架构示意图。附图标记说明：100：承载器阵列；200：发光二极管封装结构；110：导线架；111：框体；112、312a、312b、312c、312d：导线架单元；120：控制器；130：第一封装体；140：第二封装体；360：散热片；PI1：第一引脚；PI2：第二引脚；CH：芯片；OP：开口；WB：焊线；DP：接垫。具体实施方式图1是本发明一实施例的承载器阵列的架构示意图。图2A是图1的一种导线架单元的架构示意图。图2B是图2A的导线架单元的侧视示意图。请参照图1与图2A，本实施例的承载器阵列100用于承载多个芯片CH，其中芯片CH例如为发光二极管，但本发明不以此为限。具体而言，如图1所示，承载器阵列100包括一导线架110、多个控制器120以及多个第一封装体130。导线架110包括一框体111以及多个导线架单元112。这些导线架单元112通过框体111而彼此相连并呈阵列排列。各导线架单元112包括至少一与框体111连接的第一引脚PI1以及多个彼此分离的第二引脚PI2，且这些第二引脚PI2未与框体111连接。详细而言，如图1与图2A所示，多个控制器120位于这些导线架单元112上，其中各控制器120分别与对应的导线架单元112电性连接。更详细而言，在本实施例中，承载器阵列100还包括多条焊线WB，其中控制器120通过这些焊线WB与至少部分这些第二引脚PI2电性连接。进一步而言，如图2B所示，在本实施例中，可通过进行打线制程以形成多条焊线WB，其中控制器120通过焊线WB与至少部分的第二引脚PI2电性连接。详细而言，形成焊线WB的方法例如是将焊线WB的一端焊接于导线架110上，随后通过打线机台牵引线材至控制器120上方，接着再将焊线WB的另一端焊接于控制器120上。由于上述方式所形成的焊线WB的高度仅略大于控制器120的厚度，因此，后续所形成的第一封装体130无须太厚。更详细而言，如图1与图2B所示，第一封装体130位于导线架110上，其中这些第一封装体130与这些导线架单元112对应，并包覆这些控制器120以及这些导线架单元112。详细而言，第一封装体130包覆住各第二引脚PI2的部分区域，且由于这些第二引脚PI2未与框体111连接，因此第二引脚PI2与框体111之间的相对位置仅通过第一封装体130而维持，并通过第一封装体130固定于框体111上。换言之，第二引脚PI2是浮置于第一封装体130中，且未与框体111连接。另一方面，如图1至图2B所示，各第一封装体130分别具有一开口OP以暴露出对应导线架单元112的部分区域，其中这些开口OP用于容纳这些芯片CH(如图2B所示)。此外，如图2B所示，在本实施例中，也可选择性地在芯片CH形成第二封装体140，用以包覆芯片CH，而形成发光二极管封装结构200。进一步而言，在本实施例中，如图1所示，由于导线架单元112的第二引脚PI2彼此分离，且第二引脚PI2未与框体111连接，因此将可用以进行电性测试，可对搭载有控制器120的这些导线架单元112进行分级。举例而言，在本实施例中，可对搭载有控制器120的各导线架单元112施予适当的电压及/或电流，并记录其电性测试的结果。并且根据电性测试的结果，对搭载有控制器120的导线架单元112进行分级。如此，导线架110的各导线架单元112的电性特性将能被适当地评估与分选，而可视实际需求来搭配适合的芯片CH，以提升后续制程的良率。此外，在本实施例中，也可通过选择不同种类的控制器120，而可选择性地连接外部电阻，并且搭配不同的线路设计，借此调整输出电流的大小，以达到调整芯片CH的光输出。以下将搭配图2C至图2D，进行进一步地解说。图2C与图2D是图1的不同导线架单元的架构示意图。具体而言，在图2A的实施例中，控制器120可通过焊线WB与第二引脚PI2电性连接，而当芯片CH设置在导线架单元112上时，芯片CH可通过焊线WB与第一引脚PI1以及第二引脚PI2电性连接。在图2C的实施例中，控制器120则是通过焊线WB与第二引脚PI2电性连接，而当芯片CH设置在导线架单元112上时，芯片CH可通过焊线WB与第一引脚PI1以及第二引脚PI2电性连接。在图2C的实施例中，控制器120能在通一定电压的情况，输出定电流。另一方面，在图2A的实施例中，则可对控制器120施予适当的电压及/或电流，通过与外部电阻相连的第二引脚PI2调整输出电流的大小。举例而言，在图2A与图2C的实施例中，控制器120能用于通一直流电压，其能承载的电压值约为15伏特。应注意的是，此处的数值范围皆仅是做为示例起说明之用，其并非用以限定本发明。此外，在图2A与图2C的实施例中，各导线架单元112上所承载的芯片CH数量以一个为例，但本发明不以此为限。在图2D的实施例中，各导线架单元112上所承载的芯片CH数量可为多个，而控制器120的数量也可为多个(在图2D中则以两个为例示出)，其中控制器120可通过焊线WB与第二引脚PI2电性连接，而芯片CH则是通过焊线WB与第一引脚PI1以及第二引脚PI2电性连接。图3A至图3D是本发明另一实施例的不同导线架单元的架构示意图。图3A至图3D的导线架单元312a、312b、312c、312d与图2A的导线架单元112类似，以下仅针对两者不同之处进行说明。请参照图3A至图3D，在图3A至图3D的实施例中，导线架单元312a、312b、312c、312d的第二引脚PI2自第一封装体130内延伸至第一封装体130外，以被开口OP暴露。进一步而言，如图3A至图3D所示，由于导线架单元312a、312b、312c、312d的第二引脚PI2彼此也是电性分离的状态，因此也可用以进行电性测试，而可对搭载有控制器120的这些导线架单元312a、312b、312c、312d进行分级。如此，各导线架单元312a、312b、312c、312d的电性特性也将能被适当地评估与分选，而可在形成了类似承载器阵列100的结构时，视实际需求来搭配适合的芯片CH，以提升后续制程的良率，并达到前述实施例的功效及优点，在此就不予赘述。并且，在图3A至图3D的实施例中，各导线架单元312a、312b、312c、312d还包括一散热片360，其中第一封装体130包覆散热片360，且散热片360被第一封装体130的开口OP暴露。当芯片CH设置在散热片360上时，则可将芯片CH运作时的热高效率地传导出去，以抑制芯片CH的温度上升。此外，在图3A至图3D的实施例中，也可使各导线架单元312a、312b、312c、312d搭配不同的线路结构设计，以适用于不同种类的控制器120。举例而言，如图3A以及图3B所示，控制器120可通过焊线WB与第二引脚PI2电性连接，而当芯片CH设置在散热片360上时，芯片CH也可通过焊线WB与第二引脚PI2电性连接。如此，在图3A与图3B的实施例中，控制器120能用于输入直流电压，且其能承载较宽的电压范围(例如能大于40伏特)。应注意的是，此处的数值范围皆仅是做为示例起说明之用，其并非用以限定本发明。另一方面，在图3A与图3B的实施例中，各导线架单元312a、312b上所承载的芯片CH数量以一个为例，但本发明不以此为限。如图3C与图3D所示，各导线架单元312c、312d上的芯片CH数量可为多个，而控制器120的数量也可为多个(在图3C与图3D中则以两个为例示出)，其中控制器120可通过焊线WB与第二引脚PI2电性连接，而芯片CH则是通过焊线WB与第二引脚PI2电性连接。举例而言，在图3C至图3D的实施例中，控制器120能用于输入交流电压，其能承载的最大电压值约为40伏特。或是，控制器120也可采用于能承载较宽的电压范围(例如其能承载的最大电压范围约介于12伏特与72伏特之间)的控制器120。应注意的是，此处的数值范围皆仅是做为示例起说明之用，其并非用以限定本发明。此外，在图3A与图3C的实施例中，控制器120能在通一定电压的情况，输出定电流。而在图3B与图3D的实施例中，则可对控制器120施予适当的电压及/或电流，通过与外部电阻相连的接垫DP调整输出电流的大小。此外，值得注意的是，在前述的实施例中，控制器120虽以通过焊线WB与至少部分第二引脚PI2电性连接为例，但本发明不以此为限。在另一未示出的实施例中，控制器120也可通过多个凸块与至少部分第二引脚PI2以及芯片CH电性连接，而可形成覆晶式的发光二极管封装结构。举例而言，凸块可配置于控制器120与第二引脚PI2上，且芯片CH则可通过焊接的方式与凸块连接，进而可使芯片CH、控制器120以及第二引脚PI2电性连接。综上所述，本发明的实施例的导线架单元通过彼此电性分离的第二引脚，而可用以进行电性测试，并可对搭载有控制器的这些导线架单元进行分级。如此，导线架中搭载有控制器的各导线架单元的电性特性也将能被适当的评估与分选，而可视实际需求来搭配适合的芯片，以提升后续制程的良率。最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。