存储器结构的制作方法

本发明涉及一种半导体组件结构，且特别是涉及一种存储器结构。

背景技术：

存储器为用以存储信息或数据的半导体组件，广泛地应用于个人计算机、移动电话、网络等方面，已成为生活中不可或缺的重要电子产品。由于计算机微处理器的功能越来越强，软件所进行的程序与运算也随之增加，且各种数据存储量也日趋增加，因此存储器的容量需求也就越来越高。

在目前存储器组件不断微小化的趋势下，业界积极地在有限的空间中提升存储器组件的积集度，也因而使得存储器组件的结构与制作工艺日趋复杂。因此，在存储器组件的制作过程中，常需要使用许多光掩模来完成存储器组件的制作，进而造成制造成本大幅地提高。

技术实现要素：

本发明的目的在于提供一种存储器结构，其结构简单且制作工艺的复杂度低，进而可有效地降低制造成本。

本发明提出一种存储器结构，包括基底、选择栅极结构、第一重掺杂区、第二重掺杂区及浮置接触窗。选择栅极结构设置于基底上。第一重掺杂区与第二重掺杂区分别设置于选择栅极结构一侧与另一侧的基底中。浮置接触窗设置于第一重掺杂区与选择栅极结构之间的基底上，且与基底相互隔离。

依照本发明的一实施例所述，在上述的存储器结构中，选择栅极结构包括选择栅极及介电层。选择栅极设置于基底上。介电层设置于选择栅极与基底之间。

依照本发明的一实施例所述，在上述的存储器结构中，浮置接触窗的顶面例如是高于选择栅极结构的顶面。

依照本发明的一实施例所述，在上述的存储器结构中，浮置接触窗例如是横越主动区。

依照本发明的一实施例所述，在上述的存储器结构中，浮置接触窗与基底之间例如是不具有金属硅化物层。

依照本发明的一实施例所述，在上述的存储器结构中，还包括介电结构。介电结构设置于浮置接触窗与基底之间，可用以隔离浮置接触窗与基底。

依照本发明的一实施例所述，在上述的存储器结构中，介电结构可为单层结构或多层结构。

依照本发明的一实施例所述，在上述的存储器结构中，还包括第一轻掺杂区。第一轻掺杂区设置于第一重掺杂区与选择栅极结构之间的基底中。

依照本发明的一实施例所述，在上述的存储器结构中，还包括第二轻掺杂区。第二轻掺杂区设置于第二重掺杂区与选择栅极结构之间的基底中。

依照本发明的一实施例所述，在上述的存储器结构中，还包括第一接触窗。第一接触窗电连接至第一重掺杂区。

依照本发明的一实施例所述，在上述的存储器结构中，还包括第一内联机结构及第二内联机结构。第一内联机结构电连接于第一接触窗。第二内联机结构电连接于浮置接触窗。

依照本发明的一实施例所述，在上述的存储器结构中，位于第二内联机结构侧边的第一内联机结构可位于第二内联机结构的一侧、位于第二内联机结构的两侧或环绕第二内联机结构。

依照本发明的一实施例所述，在上述的存储器结构中，部分第一内联机结构可位于第二内联机结构的上方。

依照本发明的一实施例所述，在上述的存储器结构中，还包括第二接触窗。第二接触窗电连接至第二重掺杂区。

依照本发明的一实施例所述，在上述的存储器结构中，存储器结构可用于作为一次可编程的存储器(otpmemory)、多次可编程的存储器(mtpmemory)或闪存存储器(flashmemory)。

基于上述，由于本发明所提出的存储器结构是使用浮置接触窗来进行电荷的存储，所以存储器结构具有简单的结构，且可通过简易的制作工艺形成，进而可有效地降低制造成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1为本发明第一实施例的存储器结构的剖视图；

图2为图1中的浮置接触窗与主动区的示意图；

图3为本发明第二实施例的存储器结构的剖视图；

图4为本发明第三实施例的存储器结构的剖视图；

符号说明

100、100a、100b：存储器结构

102：基底

104：选择栅极结构

106、108：重掺杂区

110：浮置接触窗

110a、132a、134a：接触窗开口

112：选择栅极

114：介电层

116：间隙壁

118、120：轻掺杂区

122、122a：介电结构

123：原子层沉积氧化硅层

124：介电层

126：接触窗蚀刻终止层

128：介电层结构

130a～130c：金属硅化物层

132、134：接触窗

136a～136c、146、150、154：阻障层

138、140、142：内联机结构

144、148、152：导体层

aa：主动区

具体实施方式

图1为本发明第一实施例的存储器结构的剖视图。图2为图1中的浮置 接触窗与主动区的示意图。图3为本发明第二实施例的存储器结构的剖视图。图4为本发明第三实施例的存储器结构的剖视图。

请参照图1，存储器结构100包括基底102、选择栅极结构104、重掺杂区106、重掺杂区108及浮置接触窗110。存储器结构100可用于作为一次可编程的存储器、多次可编程的存储器或闪存存储器。基底102例如是半导体基底，如硅基底等。

选择栅极结构104设置于基底102上。选择栅极结构104包括选择栅极112及介电层114，且还可包括间隙壁116。选择栅极112设置于基底102上。选择栅极112的材料例如是掺杂多晶硅等导体材料。选择栅极112的形成方法例如是化学气相沉积法。介电层114设置于选择栅极112与基底102之间，可作为栅介电层使用。介电层114的材料例如是氧化硅。介电层114的形成方法例如是热氧化法。间隙壁116设置于选择栅极112的侧壁上。间隙壁116的材料例如是氮化硅。间隙壁116的形成方法例如是先形成覆盖选择栅极112的间隙壁材料层(未绘示)，再对间隙壁材料层进行回蚀刻制作工艺而形成。

重掺杂区106、108分别设置于选择栅极结构104一侧与另一侧的基底102中。重掺杂区106、108分别可为n型重掺杂区或p型重掺杂区。在此实施例中，重掺杂区106、108是以n型重掺杂区为例来进行说明。重掺杂区106、108的形成方法例如是离子注入法。

浮置接触窗110设置于重掺杂区106与选择栅极结构104之间的基底102上，且与基底102相互隔离。浮置接触窗110可用于存储电荷。由于存储器结构100是使用浮置接触窗110来进行电荷的存储，所以存储器结构100具有简单的结构，且可通过简易的制作工艺形成，进而可有效地降低制造成本。浮置接触窗110的顶面例如是高于选择栅极结构104的顶面。浮置接触窗110与基底102之间例如是不具有金属硅化物层，因此不会产生电荷被金属硅化物层所捕获的情况，而能够有效地进行存储器的操作。此外，请参照图2，浮置接触窗110例如是横越主动区aa，由此可防止漏电流产生。浮置接触窗110的材料例如是导体材料，如钨等金属或掺杂多晶硅。在此实施例中，浮置接触窗110的材料是以钨为例来进行说明。浮置接触窗110的形成方法例如是金属镶嵌法。

另外，请参照图1，存储器结构100还可选择性地包括轻掺杂区118、轻掺杂区120、介电结构122、介电层124、接触窗蚀刻终止层(cesl)126、 介电层结构128、金属硅化物层130a～130c、接触窗132、接触窗134、阻障层136a～136c、金属内联机138、140、142中的至少一者。

轻掺杂区118设置于重掺杂区106与选择栅极结构104之间的基底102中。轻掺杂区120设置于重掺杂区108与选择栅极结构104之间的基底102中。轻掺杂区118、120的掺杂浓度与深度例如是小于重掺杂区106、108的掺杂浓度与深度。轻掺杂区118、120可为n型轻掺杂区或p型轻掺杂区。在此实施例中，轻掺杂区118、120是以n型轻掺杂区为例来进行说明。轻掺杂区118、120的形成方法例如是离子注入法。

介电结构122设置于浮置接触窗110与基底102之间，可用以隔离浮置接触窗110与基底102。介电结构122可为单层结构或多层结构。在此实施例中，介电结构122是以单层的原子层沉积(ald)氧化硅层为例进行说明，然而本发明并不以此为限。在其他实施例中，介电结构122亦可为多层结构。所属技术领域熟悉此技术者可基于可靠度与制造成本的考虑来调整介电结构122的层数与型态。

以下，以图1、图3与图4的实施例来对介电结构的不同态样进行比较说明，但本发明并不以此为限。此外，在图3的存储器结构100a与图4的存储器结构100b中，与图1的存储器结构100相似的构件的材料、配置方式与功效等请参照图1的实施例的说明，于此不再赘述。

请参照图1，介电结构122的形成方法包括以下步骤。形成穿过介电层结构128、接触窗蚀刻终止层126与介电层124的接触窗开口110a，其中接触窗开口110a是用于形成浮置接触窗110。接着，再于接触窗开口110a中形成介电结构122。在图1的实施例中，由于介电结构122是在接触窗开口110a形成之后才形成，因此可靠度较佳。此外，介电结构122也会分别形成在接触窗开口132a、134a中。因此，相较于图3与图4的实施例，图1的实施例为了使后续形成于接触窗开口132a、134a中的接触窗132、134能够分别电连接至重掺杂区106、108，因此会多进行一道光掩模制作工艺来移除位于接触窗开口132a、134a底部的介电结构122。因此，相较于图3与图4的实施例，图1的实施例的制造成本较高。

请参照图3，在存储器结构100a中，介电结构122a包括原子层沉积氧化硅层123与介电层124所形成的双层结构。原子层沉积氧化硅层123与介电层124依序设置于基底102上。在图3的实施例中，在形成原子层沉积氧 化硅层123与介电层124之后，再于原子层沉积氧化硅层123与介电层124中形成接触窗开口110a。由于接触窗开口110a是停止在介电层124中，所以在制作工艺上较不易控制接触窗开口110a底部的停止位置。因此，在将图1的实施例与图3的实施例进行比较时，图1的实施例的可靠度较佳，但图3的实施例的制造成本较低。

请参照图4，在存储器结构100b中，以单层介电层124作为介电结构。在图4的实施例中，在形成介电层124之后，再于介电层124中形成接触窗开口110a。由于接触窗开口110a是停止在介电层124中，所以在制作工艺上较不易控制接触窗开口110a底部的停止位置。此外，在将图3的实施例与图4的实施例进行比较时，由于图4的实施例并不具有图3中的原子层沉积氧化硅层123，因此图3的实施例的可靠度较佳，但图4的实施例的制造成本较低。

请继续参照图1，介电层124设置于重掺杂区106与选择栅极结构104之间的基底102上。因此，在形成金属硅化物层130时，由于尚未在介电层124中形成接触窗开口110a，所以介电层124会覆盖住位于重掺杂区106与选择栅极结构104之间的基底102，而可用以防止在重掺杂区106与选择栅极结构104之间的基底102上形成金属硅化物层。介电层124例如是通过含磷四乙氧基硅烷(p-teos)所形成的氧化硅层。

接触窗蚀刻终止层126设置于介电层124与金属硅化物层130a～130c上。接触窗蚀刻终止层126的材料例如是氮化硅。接触窗蚀刻终止层126的形成方法例如是化学气相沉积法。

介电层结构128设置于接触窗蚀刻终止层126上。介电层结构128例如是由多层介电层所形成的结构。介电层结构128的材料例如是氧化硅。介电层结构128的形成方法例如是化学气相沉积法。在此实施例中，存储器结构100的导电构件(如接触窗132、134、浮置接触窗110与内联机结构138、140、142等)是以设置于介电层结构128中为例来进行说明。

金属硅化物层130a～130c分别设置于重掺杂区106、重掺杂区108与选择栅极112上。金属硅化物层130a～130c的材料例如是硅化钛、硅化钴、硅化镍、硅化钯、硅化铂或硅化钼。金属硅化物层130a～130c例如是进行自行对金属硅化物(self-alignedsilicide，salicide)制作工艺而形成。

接触窗132、134分别电连接至重掺杂区106、108。接触窗132、134 分别可通过金属硅化物层130a、130b电连接至重掺杂区106、108。接触窗132可作为源极线使用，且接触窗134可作为位线使用。接触窗132、134的材料例如是导体材料，如钨等金属或掺杂多晶硅。在此实施例中，接触窗132、134的材料是以钨为例来进行说明。接触窗132、134的形成方法例如是金属镶嵌法。此外，接触窗132、134与浮置接触窗110可通过相同制作工艺同时形成。

另一方面，由于浮置接触窗110与接触窗132之间会产生耦合效应，因此可有效地提升浮置接触窗110与接触窗132之间的耦合率(couplingratio)与电容比(capacitanceratio)，进而能够以低电压进行存储器组件的操作。由此，存储器结构100可通过源极侧注入(sourcesideinjection，ssi)的方式来进行程序化操作。

阻障层136a～136c分别可设置于接触窗132、浮置接触窗110与接触窗134的两侧与底部。阻障层136a～136c的材料例如是tin或tan。阻障层136a～136c的形成方法例如是物理气相沉积法或化学气相沉积法。

内联机结构138电连接于接触窗132，可用以作为源极线使用。内联机结构138包括导体层144与阻障层146。阻障层146可设置于导体层144的两侧与底部。导体层144的材料例如是铜或铝等金属。导体层144的形成方法例如是金属镶嵌法。阻障层146的材料例如是tin或tan。阻障层146的形成方法例如是物理气相沉积法或化学气相沉积法。此外，图1中的内联机结构138所具有的导体层144的层数仅为举例说明，于此技术领域熟悉此技术者可依照产品设计需求来调整内联机结构138中的导体层144的层数。

内联机结构140电连接于浮置接触窗110，可用于存储电荷。内联机结构140包括导体层148与阻障层150。阻障层150可设置于导体层148的两侧与底部。导体层148的材料例如是铜或铝等金属。导体层148的形成方法例如是金属镶嵌法。阻障层150的材料例如是tin或tan。阻障层150的形成方法例如是物理气相沉积法或化学气相沉积法。

此外，由于内联机结构138、140之间会产生耦合效应，因此可进一步地提升耦合率与电容比，而能够进一步地降低存储器组件的操作电压。此外，部分内联机结构138可位于内联机结构140的上方，以进一步提高耦合率与电容比。

另一方面，位于内联机结构140侧边的内联机结构138可位于内联机结 构140的一侧、位于内联机结构140的两侧或环绕内联机结构140。上述三种情况的内联机结构138、140之间的耦合面积、耦合率与电容比由小到大递增，且存储单元尺寸由小到大递增。因此，所属技术领域熟悉此技术者可基于耦合面积、耦合率、电容比以及存储单元尺寸的考虑，来选择内联机结构138的设置方式。在此实施例中，内联机结构138是以位于内联机结构140的两侧为例来进行说明。

内联机结构142电连接于接触窗134，可用以作为位线使用。内联机结构142包括导体层152与阻障层154。阻障层154可设置于导体层152的两侧与底部。导体层152的材料例如是铜或铝等金属。导体层152的形成方法例如是金属镶嵌法。阻障层154的材料例如是tin或tan。阻障层154的形成方法例如是物理气相沉积法或化学气相沉积法。

此外，图1中的内联机结构138、140、142所具有的导体层144、148、152的层数仅为举例说明，于此技术领域熟悉此技术者可依照产品设计需求来调整内联机结构138、140、142中的导体层144、148、152的层数。举例来说，可同时增加内联机结构138、140中的导体层144、148的层数来提高内联机结构138、140之间的耦合面积，以进一步地提高耦合率与电容比。

综上所述，由于上述实施例的存储器结构是使用浮置接触窗来进行电荷的存储，所以存储器结构具有简单的结构，且可通过简易的制作工艺形成，进而可有效地降低制造成本。

虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。