一种多芯片并联照明模组的制备方法与流程

本发明涉及一种用于将GaN蓝光外延片中所有芯片单元或局部芯片单元并联连接组成一个整体形成多芯片并联照明模组的制备方法，属于LED芯片制备技术领域。

背景技术：

LED芯片作为半导体照明的核心元器件，面对日益严峻的市场形势，在如何提高芯片光功率、提升封装效率、降低封装成本等方面对LED芯片的制作方法提出了更高的要求。传统的LED芯片，其P电极和N电极均设置在芯片表面，具有严重的挡光效果，同时大功率型LED芯片(如5W、10W等)大多是通过在后期封装过程中，将多颗LED芯片的焊盘以并联形式封装在本身具有电路结构的支架中而得到的。这种方式对封装技术要求较高，并联时打线多，不但工艺繁复，而且产品的可靠性难以保证。以上两方面的因素很大程度上影响了LED芯片的外量子效率和封装效率。传统LED结构的平面布局如图1所示。

目前对于多芯片的LED集成封装，有其固有的缺陷，例如对于待封装的一个个独立的LED芯片单元，要进行光电性能的挑选，光功率必须在同一个档内、正向电压差别不应超过0.1V、而反向电压则必须在10V以上，并且在制作时要特别注意防静电，一旦个别芯片出现静电问题，很有可能导致大面积失效。在接下来的固晶时，所有的LED芯片在纵向位置上需保持同样的高度，在铝基板上面挖槽的时候，槽的大小和深度，要根据芯片的多少和出光角度的大小来确定等等。所有的这些缺陷，使得下游客户在封装时，为了保持芯片均匀一致，以及成品的稳定性，往往会付出极大的努力。为了降低这些封装问题，保证封装后芯片的稳定性，针对现有技术上的缺陷，本发明提出一种方便下游客户封装的并联结构的LED芯片制备方法。

中国专利文献2015104286553公开的《一种可实现高效封装的GaN基LED芯片制备方法》中，虽然也提到“横向切割得到并联芯片”，但是并不能实现真正意义上的并联连接，得到并联GaN基LED芯片。

CN105047780A公开的《一种并联GaN基LED芯片制备方法》是将每个芯片单元进行刻N区台面，同时需要在芯片表面制备P、N焊盘并用金属线连接，导致大大损失发光面积，也无法实现单颗芯片测试，不能筛选不良芯片，实用性和可操作性不强。

技术实现要素：

针对现有LED生产工艺中电极焊盘挡光现象突出、普通集成并联芯片无法预先测试筛选参数以及单颗LED芯粒在封装生产加工过程中所存在的生产效率低、均匀性差、高度不一致等不足，本发明提供一种方便下游客户封装的多芯片并联照明模组的制备方法，不仅可以大大提高芯片发光面积，还能实现封装效率高、均匀性好、稳定性高、降低封装成本，尤其是可以对芯粒预先测试筛选参数。

本发明的多芯片并联照明模组的制备方法，是在GaN蓝光外延片上制备，GaN蓝光外延片的结构是自下至上依次包括蓝宝石衬底、N型GaN层、量子阱有源区和P型GaN层；具体制备方法包括以下步骤：

(1)制备N电极焊盘：

在GaN蓝光外延片的一端制作N电极图形，并由P型GaN层刻蚀至N型GaN层，作为N电极焊盘；

(2)制备P电极焊盘：

在GaN蓝光外延片的与N电极焊盘相对的另一端的P型GaN层上制作整个模组P电极焊盘；在整个GaN蓝光外延片上制作芯片单元图形，在每个芯片单元图形上制作芯片单元P电极焊盘；

(3)蒸镀电极金属

在GaN蓝光外延片上蒸镀电极金属，将整个模组P电极焊盘、芯片单元P电极焊盘和N电极焊盘之外的金属去除，形成整个模组P电极、芯片单元P电极和N电极；

所述步骤(3)中蒸镀的电极金属为Au\Cr\Ni混合金属，厚度为10000-14000埃。

(4)切割至N型GaN层：

沿着芯片单元图形的边缘进行切割，至N型GaN层上表面，形成芯片单元，同时清洗切割槽内的残渣；

所述步骤(4)中切割槽的深度为7000-9000埃。

所述步骤(4)中清洗切割槽采用浓硫酸和浓磷酸按体积比3:1-4:1的混合化学试剂。所述浓硫酸是指硫酸的质量百分比大于或等于70％的硫酸溶液。所述浓磷酸是指磷酸的质量百分比为83-98％的磷酸溶液。

(5)光电参数测试并筛选参数不良芯片单元：

测试每个芯片单元的光电参数，并破坏参数不良芯片单元；

所述步骤(5)是利用测试机将负极探针扎到N电极上保持固定，将正极探针逐个扎测所有芯片单元P电极，测出每个芯片单元的光电参数，对被激光破坏的参数不良芯片单元利用激光划裂的方式将其破坏。

(6)填充切割槽：

在切割槽内沉积SiO₂绝缘物，将相邻芯片单元的量子阱有源区进行隔离，再在切割槽内蒸镀金属将相邻芯片单元之间的P型GaN层用金属连接线相连接；

所述步骤(6)中SiO₂绝缘物的厚度为6000-7000埃。

所述步骤(6)中金属连接线的厚度为1000-2000埃。

(7)去除芯片单元表面的金属：

利用光刻胶做掩膜保护N电极上的金属和P电极上的金属，将芯片单元表面的金属腐蚀去除，烘干并去除光刻胶；再在整个模组P电极和N电极上制作出引线，便得到多芯片并联照明模组。

所述步骤(7)中腐蚀芯片表面金属时先使用质量百分比浓度45％-65％的氢氟酸溶液腐蚀25-30分钟，再冲水5-6分钟，最后用纯盐酸(分析纯)腐蚀9-10分钟。这样便将芯片表面的金属去除干净同时不会损坏P型GaN层。

本发明将常规GaN蓝光外延片按照一定的图形设计切割至N型GaN层上表面，使同一外延片上的芯片N电极自然连接，P电极利用金属相连，该金属设置在相邻P型GaN层的凹槽内，并在外延片的一端设置P电极焊盘，另一端设置N电极焊盘，使整个外延片形成一个并联照明模组，然后再进行封装制程。用户在后期封装过程中无需进行繁复的打线工序，无需再将单颗芯片进行点胶、固晶和焊线，最后再并联，只在特定区域电极上焊接，就能达到控制芯粒发光与否的效果，能够大大简化封装工序，极大地降低了封装难度，并且芯片均匀性一致，提高封装后芯片的稳定性。使得从芯片至封装成品的整体成本降低60％以上，解决了封装效率低、成本高、产出率低、故障率高等问题，适合大批量生产。

与传统的并联方式相比，本发明将芯片单元表面的P电极焊盘和N电极焊盘去除，减少因焊盘和焊盘上的连线引起的遮光面积，提高芯片的发光强度。同时在制备过程中可以预先对芯片单元进行测试，筛选参数不良的芯粒进行剔除，具有实际应用性和可操作性。

附图说明

图1是传统LED结构的平面布局示意图。

图2是本发明多芯片并联模组制备过程中可单颗测试的剖面图。

图3是本发明多芯片并联模组制备过程中可单颗测试的平面布局示意图。

图4是本发明制备的多芯片并联模组的剖面图。

图5是本发明制备的多芯片并联模组的平面布局示意图。

图中：1.蓝宝石衬底；2.N型GaN层；3.N电极；4.SiO₂绝缘物；5.量子阱有源区；6.P型GaN层；7.整个模组P电极；8.金属连接线；9.切割槽；10.芯片单元；11.引线；12.芯片单元P电极；13.参数不良芯片单元；14.负极探针；15.正极探针。

具体实施方式

本发明的多芯片并联照明模组，是采用GaN蓝光外延片制备，GaN蓝光外延片的结构是自下至上包括蓝宝石衬底1、N型GaN层2、量子阱有源区5和P型GaN层6。具体制备方法包括以下步骤：

(1)制备N电极焊盘3

如图2和图3所示，利用现有光刻掩膜技术在GaN蓝光外延片的一端制作N电极图形，并由P型GaN层6刻蚀至N型GaN层2，作为该并联照明模组的N电极焊盘3。

(2)制备电极焊盘

本步骤所指P电极焊盘包括整个并联照明模组的P电极焊盘(整个模组P电极焊盘)和芯片单元10上的P电极焊盘(芯片单元P电极焊盘)。

在步骤(1)的基础上，利用光刻掩膜技术，在GaN蓝光外延片的与N电极焊盘3相对的另一端的P型GaN层6上制作整个模组P电极焊盘。利用光刻掩膜技术，在整个GaN蓝光外延片上制作芯片单元10的图形，在芯片单元10的图形上利用光刻掩膜技术制作芯片单元P电极焊盘。

(3)蒸镀电极金属

在步骤(2)的GaN蓝光外延片基础上蒸镀电极金属，蒸镀的金属为Au\Cr\Ni混合金属，厚度为10000-14000埃。采用光刻剥离技术将整个模组P电极焊盘、芯片单元P电极焊盘和N电极焊盘之外的金属去除，形成P电极7、芯片单元P电极12和N电极3。

(4)切割至N型GaN层2

在步骤(3)的基础上利用激光划裂机沿着芯片单元10的图形的边缘进行切割，切割深度为7000-9000埃，至N型GaN层2上表面，形成芯片单元10。同时用化学试剂清洗切割槽9内的残渣，所用的化学试剂为浓硫酸和磷酸按3:1配比。

(5)光电参数测试并筛选参数不良芯片单元13

如图2和图3所示，在步骤(4)的基础上利用测试机将负极探针14扎到N电极3上保持固定，正极探针15逐个扎测所有芯片单元P电极2，即可测出每个芯片单元10的光电参数，对被激光破坏的参数不良芯片单元13利用激光划裂的方式将其破坏。

(6)填充切割槽9

如图4和图5所示，在步骤(5)的基础上先利用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)技术在切割槽9内沉积厚度为6000-7000埃的SiO₂绝缘物4，将相邻芯片单元的量子阱有源区5进行隔离，再在切割槽9内蒸镀金属将相邻芯片单元10之间的P型GaN层用金属连接线8相连接，金属连接线8的厚度为1000-2000埃。

(7)去除芯片单元10表面的金属

在步骤(6)的基础上利用光刻胶做掩膜保护N电极3上的金属和P电极7上的金属，利用氢氟酸和盐酸溶液将芯片单元10表面的金属腐蚀去除，烘干后甩干、去除光刻胶。其中腐蚀芯片表面金属时先使用质量百分比浓度45％-65％的氢氟酸溶液腐蚀25分钟-30分钟，再冲水5分钟-6分钟，最后用纯盐酸(分析纯)腐蚀9分钟-10分钟，便将芯片表面的金属去除干净同时不会损坏P型GaN层6。再在整个并联照明模组的P电极7和N电极3上制作出引线11，便得到图4和图5所示的本发明的多芯片并联照明模组。

与如图1所示的传统LED芯片制程相比，本发明将芯片单元表面的P电极焊盘和N电极焊盘去除，减少因焊盘和焊盘上的连线引起的遮光面积，提高芯片的发光强度。