晶片封装体的制作方法

技术领域

本发明有关于晶片封装体及其形成方法，且特别有关于感测晶片的晶片封装体。

背景技术：

传统晶片封装体的制程涉及多道图案化制程与材料沉积制程，不仅耗费生产成本，还需较长的制程时间，因此，业界亟需更为简化与快速的晶片封装技术。

技术实现要素：

本发明提供一种晶片封装体，包括：一下基底；一上基底，具有一上表面及一下表面，且设置于下基底上方；一凹口，邻近于上基底的一侧壁，其中凹口沿着自上基底的上表面朝下表面的一方向而形成；一元件区或感测区，位于上基底的上表面。一导电垫位于上基底的上表面；以及一导电层，电性连接导电垫，且沿着上基底的侧壁延伸至凹口。

本发明提供一种晶片封装体，包括：一承载基底；一半导体基底，具有一上表面及一下表面，且设置于承载基底上方；一元件区或感测区，位于半导体基底内；一导电垫，位于半导体基底的上表面；以及一导电层，电性连接导电垫，且自半导体基底的上表面延伸至半导体基底的一侧壁上，其中半导体基底的侧壁倾斜于半导体基底的上表面。

本发明提供一种晶片封装体，包括：一晶片，该晶片包括一承载基底以及位于承载基底上的一半导体基底；一指纹辨识区以及一导电垫，位于晶片的一前表面；一凹口，形成于晶片的前表面；一导电层，电性连接导电垫，其中导电层沿着凹口的一侧壁而形成；以及一电路板具有一接垫，其中导电层通过一导电结构而与电路板上的接垫电性连接。

本发明提供一种晶片封装体，包括：一承载基底；一半导体基底，具有一上表面及一下表面，且设置于该承载基底之上；一元件区或感测区，位于该半导体基底的该上表面；一导电垫，位于该半导体基底的该上表面；一导电层，电性连接该导电垫，且自该半导体基底的该上表面延伸至该半导体基底的一侧壁上；以及一绝缘层，位于该导电层与该半导体基底之间。

本发明所述的晶片封装体，该半导体基底的该侧壁倾斜于该半导体基底的该上表面。

本发明所述的晶片封装体，该元件区或感测区于该上表面直接露出。

本发明所述的晶片封装体，该导电层延伸进入该承载基底中。

本发明所述的晶片封装体，延伸进入该承载基底中的该导电层包括平行于该半导体基底的该上表面的部分。

本发明所述的晶片封装体，该绝缘层延伸进入该承载基底中。

本发明所述的晶片封装体，还包括一电路板，其中该承载基底设置于该电路板之上，且该导电层通过一导电结构而与该电路板上的一接垫电性连接。

本发明所述的晶片封装体，该导电结构包括一焊球或一焊线。

本发明所述的晶片封装体，该导电结构为一焊球，且该焊球位于该承载基底与该电路板之间的一转角处。

本发明所述的晶片封装体，该元件区或感测区包括一指纹辨识区。

本发明提供一种晶片封装体的形成方法，包括：提供一半导体基底，具有一上表面及一下表面，该半导体基底的该上表面处包括至少一元件区或感测区以及至少一导电垫；提供一承载基底，并将该半导体基底设置于该承载基底之上；自该半导体基底的该上表面形成一凹口；于该半导体基底的该上表面上与该凹口之中形成一绝缘层；于该绝缘层上形成一导电层，该导电层电性连接该导电垫，且自该半导体基底的该上表面延伸至该半导体基底的一侧壁上；以及自该凹口的一底部切断该承载基底以形成多个分离的晶片封装体。

本发明所述的晶片封装体的形成方法，该凹口延伸进入该承载基底之中。

本发明所述的晶片封装体的形成方法，该导电层延伸在该凹口的该底部上。

本发明所述的晶片封装体的形成方法，还包括在形成该凹口之前将该半导体基底薄化。

本发明所述的晶片封装体的形成方法，该半导体基底的薄化包括：在将该半导体基底设置于该承载基底之前，于该半导体基底的该上表面上设置一暂时性承载基底；以及以该暂时性承载基底为支撑，自该半导体基底的该下表面薄化该半导体基底。

本发明所述的晶片封装体的形成方法，还包括在形成该凹口之前，移除该暂时性承载基底。

本发明所述的晶片封装体的形成方法，还包括：提供一电路板，具有一接垫；将该承载基底设置于该电路板之上；以及形成一导电结构，该导电结构电性连接该接垫与该导电层。

本发明所述的晶片封装体的形成方法，该导电结构包括一焊球或一焊线。

本发明所述的晶片封装体的形成方法，该导电结构为一焊球，且该焊球位于该承载基底与该电路板之间的一转角处。

本发明所述的晶片封装体的形成方法，该元件区或感测区于该上表面直接露出。

本发明可大幅缩减晶片封装制程所需的图案化制程，且可显著缩减制程时间与成本。

附图说明

图1A至1D显示根据本发明一实施例的晶片封装体的一系列制程剖面图。

图2显示本发明一实施例的晶片封装体的剖面图。

附图中符号的简单说明如下：

10：晶片封装体；100：半导体基底；100a、100b：表面；102：元件区或感测区；104：导电垫；106：暂时性承载基板；108、112：粘着层；110：承载基底；114：凹口；116：绝缘层；118：导电层；120：电路板；122：接垫；124：焊球；126：焊线。

具体实施方式

以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定形式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。

本发明一实施例的晶片封装体可用以封装感测晶片。然其应用不限于此，例如在本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(opto electronic devices)、微机电系统(Micro Electro Mechanical System；MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package；WSP)制程对影像感测元件、发光二极管(light-emitting diodes；LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wave devices)、压力感测器(process sensors)、喷墨头(ink printer heads)、或功率模组(power IC modules)等半导体晶片进行封装。

其中，上述晶圆级封装制程主要是指，在晶圆阶段完成封装步骤后再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于借堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuit devices)的晶片封装体。

图1A至1D显示根据本发明一实施例的晶片封装体的一系列制程剖面图。如图1A所示，提供半导体基底100，其具有上表面100a及下表面100b。半导体基底100例如为硅基底。在一实施例中，半导体基底100为一硅晶圆以利于进行晶圆级封装。

如图1A所示，元件区或感测区102形成于半导体基底100之中。在一实施例中，半导体基底100之中包括多个元件区或感测区102。在一实施例中，元件区或感测区102例如为一感测区，如指纹辨识区等。元件区或感测区102位于半导体基底100的上表面100a。在一实施例中，元件区或感测区102可能部分形成于半导体基底100的上表面100a之上。或者，在另一实施例中，元件区或感测区102完全形成于半导体基底100之中而于上表面100a露出。

如图1A所示，半导体基底100上还包括导电垫104。一般，导电垫104通过内部线路(未显示)而与元件区或感测区102电性连接。

接着，可选择性将半导体基底100薄化以利后续制程的进行。例如如图1B所示，在一实施例中，可将暂时性承载基板106设置于半导体基底100的上表面100a上。例如，可通过粘着层108而将暂时性承载基板106固定于半导体基底100的上表面100a上。接着，可以暂时性承载基板106为支撑，自半导体基底100的下表面100b进行薄化制程，如包括机械研磨或化学机械研磨等。在一实施例中，暂时性承载基板106可为玻璃基底或硅晶圆。

如图1B所示，在选择性设置暂时性承载基板106与选择性进行半导体基底100的薄化制程之后，于半导体基底100的下表面100b上设置承载基底110。可于承载基底110与半导体基底100之间形成粘着层112以接合承载基底110与半导体基底100。在一实施例中，承载基底110可为半导体基底或玻璃基底。

接着，如图1C所示，移除暂时性承载基板106。在一实施例中，暂时性承载基板106下方的粘着层108完全自半导体基底100的上表面100a移除。在此情形下，元件区或感测区102大抵直接露出而不具有其他材料层于其上。

接着，自半导体基底100的上表面100a朝下表面100b的方向形成凹口(notch)114。在一实施例中，凹口114完全贯穿半导体基底100并延伸进入承载基底110中。接着，于半导体基底100的上表面100a上及凹口114的侧壁与底部上沉积绝缘材料，并将之图案化以形成绝缘层116。接着，于绝缘层116上形成图案化的导电层118。

如图1C所示，导电层118与导电垫104电性连接，并自半导体基底100的上表面100a延伸至凹口114的侧壁与底部上。当凹口114贯穿半导体基底100而延伸进入承载基底110时，导电层118与绝缘层116还延伸进入承载基底110中。此外，在一实施例中，在承载基底110中，部分的导电层118与绝缘层116大抵水平设置，即大抵平行于半导体基底100的上表面100a。这是因为在一实施例中，所形成的凹口114的底部大抵平行于半导体基底100的上表面100a。

接着，如图1C所示，在一实施例中，自凹口114的底部切断承载基底110以分离出多个晶片封装体10。由于电性连接导电垫104的导电层118延伸在晶片封装体10的侧壁上(即自半导体基底100的上表面100a延伸至半导体基底100的侧壁上)，可将导电通路自半导体基底100的上表面100a经由侧壁而向下导引。在一实施例中，晶片封装体10的封装过程中仅需经历两道图案化制程(即，绝缘层116的图案化与导电层118的图案化)，可使晶片的封装制程大幅简化，且可节省制程时间与成本。此外，由于晶片的封装制程大幅简化，亦可使所形成的晶片封装体的可靠度提升。

如图1D所示，在一实施例中，可进一步将所形成的晶片封装体10设置于电路板120上。在一实施例中，电路板120上包括接垫122，其与电路板120中的线路相连，并作为与晶片封装体中的元件区或感测区102电性连接的接触点。如图1D的实施例所示，可于承载基底110与电路板120之间的转角处形成焊球124。焊球124同时电性接触导电层118与接垫122，形成导电层118与接垫122之间的导电通路。

应注意的是，本发明实施例不限于采用焊球124来形成元件区或感测区102与电路板120之间的导电通路。在其他实施例中，可采用导电层、导电块或焊线等其他的导电结构来取代焊球124。例如，在图2的实施例中，改使用焊线126取代焊球124。因此，举凡适于形成接垫122与导电层118之间的导电通路的导电结构，皆在本发明实施例所涵盖的范围之内。

本发明实施例通过于晶片的正面(即与元件区或感测区同一侧处)形成凹口及沿着凹口侧壁形成与元件区或感测区电性连接的导电层，可顺利形成所需的导电线路，并可大幅缩减晶片封装制程所需的图案化制程，且可显著缩减制程时间与成本。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。