电容器结构和形成电容器结构的方法与流程

本申请要求申请日为2015年5月22日，美国临时申请号为62/165,258的美国临时申请案的优先权，上述临时申请案的内容一并并入本申请。

【技术领域】

本发明有关于集成电路装置，更具体来说，有关于电容器结构和形成电容器结构的方法。

背景技术：

如今，电容器是集成电路装置中的重要元件。多晶硅和金属-氧化物-金属(metal-oxide-metal，简写为MOM)电容器均有被使用。金属-氧化物-金属(MOM)电容器由于具有很小的电容损失到基底而成为高品质的电容器，从而MOM电容器的使用越来越多。

MOM电容器已特别被大量用于制造(例如)半导体晶粒上的半导体集成模拟和混合信号电路以及电源电路中。MOM电容器一般包含位于相邻的金属板之间的氧化物电介质。通常，MOM电容器在后段制程(back-end-of-line，简写为BEOL)处理期间被制造于半导体晶粒上。

然而，元件小型化影响处理电路的所有方面，包含处理电路中的晶体管和其他电抗元件(reactive element)，例如电容器。在原则上期望在继续MOM电容器尺寸小型化的同时制造具有类似及/或甚至更高电容的MOM电容器。

技术实现要素：

有鉴于此，本发明特提供以下技术方案：

本发明实施例提供一种电容器结构，包含半导体结构；第一梳状的导电元件，形成于所述半导体结构的一部分之上，包含：第一基部；以及多个第一突出部分，每一第一突出部分具有与所述第一基部连接的第一端，以及不与所述 第一基部连接的第二端；第二梳状的导电元件，形成于所述半导体结构的另一部分之上，包含：第二基部；以及多个第二突出部分，每一第二突出部分具有与所述第二基部连接的第三端，以及不与所述第二基部连接的第四端，且所述第二梳状的导电元件的所述多个第二突出部分与所述第一梳状的导电元件的所述多个第一突出部分交错；以及介电层，形成于所述第一梳状的导电元件和所述第二梳状的导电元件之间。

本发明实施例另提供一种形成电容器结构的方法，包含将部分导电层自半导体结构移除，在所述半导体结构的不同部分上形成交错的第一梳状的导电元件和第二梳状的导电元件，其中所述第一梳状的导电元件包含：第一基部；以及多个第一突出部分，每一第一突出部分具有与所述第一基部连接的第一端，以及不与所述第一基部连接的第二端；以及其中所述第二梳状的导电元件包含：第二基部；以及多个第二突出部分，每一第二突出部分具有与所述第二基部连接的第三端，以及不与所述第二基部连接的第四端，且所述第二梳状的导电元件的所述多个第二突出部分与所述第一梳状的导电元件的所述多个第一突出部分交错；以及在所述第一梳状的导电元件和所述第二梳状的导电元件之间形成介电层。

本发明实施例另提供一种形成电容器结构的方法，包含提供具有平面导电层的半导体结构；通过用光线穿过图案化光掩模扫描所述平面导电层来图案化所述平面导电层，以及自所述半导体结构移除部分所述平面导电层，在所述半导体结构的不同部分形成交错的第一梳状的导电元件和第二梳状的导电元件，其中所述第一梳状的导电元件包含：第一基部；以及多个第一突出部分，每一第一突出部分具有与所述第一基部连接的第一端，以及不与所述第一基部连接的第二端；以及其中所述第二梳状的导电元件包含：第二基部；以及多个第二突出部分，每一第二突出部分具有与所述第二基部连接的第三端，以及不与所述第二基部连接的第四端，且所述第二梳状的导电元件的所述多个第二突出部分与所述第一梳状的导电元件的所述多个第一突出部分交错；以及在所述第一梳状的导电元件和所述第二梳状的导电元件之间形成介电层。

以上的电容器结构和形成电容器结构的方法可以在继续小型化半导体装置的同时维持或进一步增大电容。

【附图说明】

图1是电容器结构的俯视图。

图2是沿图1中的线2-2的电容器结构的剖视图。

图3是电容器结构的导电层的俯视示意图。

图4是沿图3的线4-4的电容器结构的剖视图示意图。

图5是电容器结构的图案化光掩膜的俯视示意图。

图6是沿图5的线6-6的电容器结构的剖视图示意图。

图7是依据本发明实施例形成电容器结构的中间状态的俯视示意图。

图8是沿图7的线8-8的电容器结构的剖视图示意图。

图9是依据本发明实施例形成图3-8所示的电容器结构的方法流程的示意图。

【具体实施方式】

在说明书及权利要求书当中使用了某些词汇来指称特定的组件。所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。在通篇说明书及权利要求书当中所提及的「包含」是开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手段间接地电气连接至第二装置。

图1-2是范例的电容器结构500的示意图。图1是电容器结构500的俯视图，图2是沿图1中的线2-2的电容器结构500的剖视图。

如图1所示，电容器结构500包含第一梳状的(interdigitated)导电元件102和第二梳状的导电元件104，形成于半导体结构100(未展示于图1中，请参看图2)的不同部分上。第一梳状的导电元件102与第二梳状的导电元件104交错，而介电层106形成于第一梳状的导电元件102和第二梳状的导电元件104之间和之上。在一个实施例中，图1所示的第一梳状的导电元件102可包含第一基部(base portion)102b和多个第一突出部分(protrusion portion)102a。多个第一突出部分102a的每一个可包含与第一基部102b相连的第一端A和不与第一基部102b相连的第二端B。类似地，第二梳状的导电元件104可包 含第二基部104b和多个第二突出部分104a。多个第二突出部分104a的每一个可包含与第二基部104b相连的第三端C和不与第二基部104b相连的第四端D。第一梳状的导电元件102与第二梳状的导电元件104可用作电容器结构500的电极(electrode plate)。

为更容易理解，在一个实施例中，图2所示的电容器结构500的半导体结构100展示为平面的半导体结构，且其可包含半导体基底(没有展示在图中)、形成于半导体基底中及/或上的多个半导体装置(没有展示在图中)(举例来说，多个半导体装置可以用作有源器件(active device)(例如，晶体管)或无源器件(passive device)(例如电容器，电感器，电阻器))，以及由半导体基底上形成的多个导电层(没有展示在图中)和绝缘层(没有展示在图中)组成的多个互连元件(例如，导电线和导电通孔)。

如图1和图2所示，第一梳状的导电元件102与第二梳状的导电元件104可包含导电材料，例如铝、铜，或它们的合金，且可在后段制程同时形成。在一个实施例中，第一梳状的导电元件102与第二梳状的导电元件104可通过下述范例的工艺步骤(1)-(6)形成：

(1)在半导体结构100上形成导电层(包含第一梳状的导电元件102与第二梳状的导电元件104的覆盖层(blanket layer))；

(2)在导电层上形成光阻层(photoresist layer)；

(3)通过使用图案化光掩膜(photomask)执行光刻工艺(photolithography process)(未展示于图中)暴露部分光阻层，其中图案化光掩膜包含透明基底和形成于透明基底上的图案化不透明图案(二者均没有展示于图中)。不透明图案类似于第一梳状的导电元件102与第二梳状的导电元件104的图案。

(4)显影(developing)光阻层并移除光阻层未暴露/暴露的部分，从而形成图案化光阻层并暴露部分导电层；

(5)执行蚀刻工艺(etching process)以移除由图案化光阻层所暴露的部分导电层，以形成第一梳状的导电元件102与第二梳状的导电元件104；以及

(6)移除图案化光阻层。

在一个实施例中，导电层为平面的，即第一梳状的导电元件102的顶表面与第二梳状的导电元件104的顶表面共平面。由于第一梳状的导电元件102与第二梳状的导电元件104是由上述光刻工艺和蚀刻工艺形成，从俯视图看，第 一梳状的导电元件102的多个第一突出部分102a的第二端B和第二梳状的导电元件104的多个第二突出部分104a的第四端D具有圆形构造形成，这一般是在光刻工艺期间，当在将图案化光掩膜上的图案转移到光阻层和导电层时发现的图案变形(pattern deformation)。举例来说，多个第一突出部分102a的第二端B应当与第二基部104b保持大概23nm的距离d1，而多个第二突出部分104a的第四端D应当与第一基部102b保持大概23nm的距离d2，以防止第一梳状的导电元件102和第二梳状的导电元件104之间发生不希望的短路。类似地，多个第二突出部分104a之一应当与与其邻近的多个第一突出部分102a之一保持约23nm的距离d3，以防止第一梳状的导电元件102和第二梳状的导电元件104之间发生不希望的短路。请注意，尺寸(例如，距离，23nm)仅用于描述实施例，而并非用于限制本发明。

由于如上所述的距离应当在第一梳状的导电元件102和第二梳状的导电元件104之间保持，以防止在电容器结构500中发生不希望的短路，电容器结构500的电容受限，且可通过减小第一梳状的导电元件102和第二梳状的导电元件104之间的距离，而在继续小型化半导体装置(包含电容器结构500)的同时被维持或进一步增大电容。

相应地，需要通过减小电极之间的距离而具有增加的电容的电容器结构。

图3-8是通过减小电极之间的距离而具有增加的电容的电容器结构1000的形成的范例性的方法的示意图。图3是电容器结构的导电层的俯视示意图，图4是沿图3的线4-4的电容器结构的剖视图示意图，图5是电容器结构的图案化光掩膜的俯视示意图，图6是沿图5的线6-6的电容器结构的剖视图示意图，图7是依据本发明实施例形成电容器结构的中间状态的俯视示意图，图8是沿图7的线8-8的电容器结构的剖视图示意图。此外，图9是依据本发明实施例形成图3-8所示的电容器结构1000的方法流程的示意图。

如图3、4和9所示，在步骤S600中，提供了具有导电层形成于其上的半导体基底。在一个实施例中，提供了具有导电层202形成于其上的半导体结构200。在一个实施例中，图4所示的电容器结构1000的半导体结构200被示为平面的半导体结构，且其可包含半导体基底(没有展示在图中)、形成于半导体基底中及/或上的多个半导体装置(没有展示在图中)(举例来说，多个半导体装置可以用作有源器件(例如，晶体管)或无源器件(例如电容器，电感器，电阻器))，以及由半导体基底上形成的多个导电层(也为平面的，没有展示在 图中)和绝缘层(没有展示在图中)组成的多个互连元件(例如，导电线和导电通孔)。此外，导电层202形成于半导体结构200上，厚度约1000nm，且可包含例如铝、铜，或它们的合金的导电材料。

随后，如图5、6和9所示，在步骤S602中，导电层被图案化以在半导体结构的不同部分形成交错的第一梳状的导电元件和第二梳状的导电元件。在一个实施例中，如图6所示，图案化光掩膜250被提供于半导体结构200和导电层202之上，其中图案化光掩膜250包含透明基底206和多个不透明图案210和212。随后执行工艺204(请参考图5)以通过用光线400穿过具有上面有不透明图案210和212的透明基底206扫描导电层202来图案化导电层202。如图5所示，不透明图案210和212形成于透明基底206上，且不透明图案210和212是相互交错的梳状图案。在一个实施例中，透明基底206可包含石英，不透明图案210和212可包含铬。此外，图5中的不透明图案210可包含第一基部210b和多个第一突出部分210a。每一第一突出部分210a可包含与第一基部210b相连的第一端E和不与第一基部210b相连的第二端F。类似地，不透明图案212可包含第二基部212b和多个第二突出部分212a。每一个第二突出部分212a的可包含与第二基部212b相连的第三端G和不与第二基部212b相连的第四端H。不透明图案210和212是用于图案化导电层202和在导电层202中形成电极的图案。

在工艺204中，举例来说，光线212a可包含电子或光的光束/脉冲，且具有(over)0.5-20瓦特的能级，以使通过不透明图案210和212暴露的导电层202在通过用光线212沿方向S穿过导电层202上，具有上面有不透明图案210和212的透明基底206被扫描之后，导电层202的部分202a被直接蚀刻及自半导体结构200移除。从而，在工艺204之后，导电层202的部分202a(如图6所示)被蚀刻并被移除，交错第一梳状的导电元件300和第二梳状的导电元件302，并将它们留在半导体结构200的不同部分上，如图7-8所示。在一个实施例中，导电层为平面的，即第一梳状的导电元件300的顶表面与第二梳状的导电元件302的顶表面共平面。

在图7-8，以及图9中，在步骤S604中，介电层形成于半导体结构的不同部分上交错的第一梳状的导电元件和第二梳状的导电元件之间和之上。在一个实施例中，介电层320形成于交错的第一梳状的导电元件300和第二梳状的导电元件302之间。在图7中，第一梳状的导电元件300与第二梳状的导电元件 302交错，且，介电层320形成于交错的第一梳状的导电元件300和第二梳状的导电元件302之间和之上。在一个实施例中，图7所示的第一梳状的导电元件300可包含第一基部300b和多个第一突出部分300a。多个第一突出部分300a的每一个可包含与第一基部300b相连的第一端I和不与第一基部300b相连的第二端J。此外，第二梳状的导电元件302可包含第二基部302b和多个第二突出部分302a。多个第二突出部分302a的每一个可包含与第二基部302b相连的第三端K和不与第二基部302b相连的第四端L。第一梳状的导电元件300与第二梳状的导电元件302可用作电容器结构1000的电极。在一个实施例中，介电层320可包含介电材料，例如氧化硅、氧氮化硅，或氮化硅。在其他实施例中，介电层320可包含高k介电材料，具有超过通常为1～5的介电常数。

在一个实施例中，由于第一梳状的导电元件300与第二梳状的导电元件302是通过如图6所示的工艺204图案化的，而非如图1所示的利用光刻和蚀刻工艺来形成第一梳状的导电元件102与第二梳状的导电元件104，使得第一梳状的导电元件300与第二梳状的导电元件302中不会发现图案变形。相应地，从俯视图来看，第一梳状的导电元件300的多个第一突出部分300a的第二端J和第二梳状的导电元件302的多个第二突出部分302a的第四端K具有矩形结构形成，并具有内角，例如基本为90度的内角。在其他实施例中，内角可以为其他角度，例如45度(图中没有显示)。从而，从俯视图来看，第一梳状的导电元件300的多个第一突出部分300a和第二梳状的导电元件302的多个第二突出部分302a基本上具有矩形结构。

举例来说，多个第一突出部分300a的第二端J可与第二基部302b保持约23nm的距离d4，少于图1所示的距离d1。类似地，多个第二突出部分302a的第四端L可与第一基部300b保持约23nm的距离d5，少于图1所示的距离d2。多个第二突出部分302a之一可与邻近的多个第一突出部分300a之一保持约23nm的距离d6，少于图1所示的距离d2。上述距离d4、d5，和d6的减少可以通过修改如图5-6所示的形成于透明基底206上的不透明图案210和212之间的距离来实现。

因此，由于上述距离d4、d5，和d6可被进一步减少，图7-8所示的电容器结构1000的电容可进一步增加。当与图1-2中所示的电容器结构500的电容相比较时，这是真实的，图7-8所示的第一梳状的导电元件300和第二梳状的导电元件302以及图1所示的第一梳状的导电元件102和第二梳状的导电元件104 用类似的尺寸形成。形成图3-8所示的电容器结构1000的方法也适用于在继续小型化半导体装置(包含电容器结构)的同时形成具有保持的或进一步增加的电容的电容器结构。图7-8所示的具有增加的电容的电容器结构1000可被提供给，举例来说，半导体晶粒上的集成模拟，和混合信号电路以及电源电路中。

以上所述仅为本发明的较佳实施例，本领域相关的技术人员依据本发明的精神所做的等效变化与修改，都应当涵盖在权利要求书内。