1.一种阈值开关器件，包括：
第一电极层；
第二电极层；以及
绝缘层，介于第一电极层与第二电极层之间，且包括多个中性缺陷，
其中，阈值开关器件根据电子是否从所述多个中性缺陷逐出而具有导通态或截止态。
2.如权利要求1所述的阈值开关器件，其中，当电压未施加给第一电极层和第二电极层时，所述多个中性缺陷具有与第一电极层和第二电极层的功函数实质上相同的能级或具有比第一电极层和第二电极层的功函数低的能级。
3.如权利要求1所述的阈值开关器件，其中，所述多个中性缺陷沿第一方向从第一电极层朝向第二电极层以预定间隔布置。
4.如权利要求1所述的阈值开关器件，其中，当相比于第一电极层的相对正电压被施加给第二电极层时，电子的逐出从靠近第二电极层的中性缺陷开始并向靠近第一电极层的中性缺陷行进地顺序执行。
5.如权利要求1所述的阈值开关器件，其中，绝缘层包括：第一端部，对应于距离第一电极层与绝缘层之间的界面在第一距离之内的区域；第二端部，对应于距离第二电极层与绝缘层之间的界面在第二距离之内的区域；以及中心部，对应于设置在第一端部与第二端部之间的区域，以及
第一端部和第二端部中的每个中的中性缺陷的密度高于中心部中的中性缺陷的密度。
6.如权利要求5所述的阈值开关器件，其中，第一距离与第二距离彼此实质上相等。
7.如权利要求1所述的阈值开关器件，其中，绝缘层包括：第一端部，对应于距离第一电极层与绝缘层之间的界面在第一距离之内的区域；第二端部，对应于距离第二电极层与绝缘层之间的界面在第二距离之内的区域；以及中心部，对应于设置在第一端部与第二端部之间的区域，
第一端部包括第一界面部，第一界面部对应于距离第一电极层与绝缘层之间的界面在第三距离之内的区域，第三距离小于第一距离，
第二端部包括第二界面部，第二界面部对应于距离第二电极层与绝缘层之间的界面在第四距离之内的区域，第四距离小于第二距离，
第一界面部和第二界面部不包含中性缺陷，以及
除第一界面部和第二界面部之外的第一端部和第二端部中的每个中的中性缺陷的密度高于中心部中的中性缺陷的密度。
8.如权利要求5所述的阈值开关器件，其中，在导通态中流经绝缘层的电流随着第一端部和第二端部中的中性缺陷的密度更高而增大。
9.如权利要求5所述的阈值开关器件，其中，在导通态中流经绝缘层的电流随着第一端部和第二端部的厚度的增大而增大。
10.如权利要求1所述的阈值开关器件，其中，在截止态中，具有肖特基势垒高度0.35eV或更高的肖特基接触形成在第一电极层与绝缘层之间，或者形成在第二电极层与绝缘层之间，或者形成在这两种情况中。
11.如权利要求1所述的阈值开关器件，其中，在导通态中，电子从所述多个中性缺陷逐出，使得欧姆接触形成在第一电极层与绝缘层之间，或者形成在第二电极层与绝缘层之间，或者形成在这两种情况中，以及
在截止态中，所述多个中性缺陷被维持为无电子逐出，使得肖特基接触形成在第一电极层与绝缘层之间，或者形成在第二电极层与绝缘层之间，或者形成在这两种情况中。
12.如权利要求1所述的阈值开关器件，其中，在截止态中流经绝缘层的电流随着肖特基势垒的高度的增大而减小，所述肖特基势垒形成在第一电极层与绝缘层之间，或者形成在第二电极层与绝缘层之间，或者形成在这两种情况中。
13.一种包括半导体存储器的电子设备，其中，所述半导体存储器包括：
存储元件，储存数据；以及
选择元件，耦接至存储元件，并控制对存储元件的访问，
其中，选择元件包括：
第一电极层；
第二电极层；以及
绝缘层，介于第一电极层与第二电极层之间，且包括多个中性缺陷，以及
其中，选择元件根据电子是否从所述多个中性缺陷逐出而具有导通态或截止态。
14.如权利要求13所述的电子设备，其中，所述半导体存储器还包括：
第一线，沿第一方向延伸；以及
第二线，沿与第一方向交叉的第二方向延伸，以及
其中，存储元件和选择元件位于第一线与第二线的交叉部分处。
15.如权利要求13所述的电子设备，其中，存储元件包括可变电阻元件，所述可变电阻元件根据施加至其的电压或电流而在不同的电阻态之间切换。
16.如权利要求13所述的电子设备，还包括微处理器，所述微处理器包括：
控制单元，被配置成：从微处理器的外部接收包括命令的信号，以及执行对命令的提取、解码或者对微处理器的信号的输入或输出的控制；
操作单元，被配置成基于控制单元解码命令的结果来执行操作；以及
存储单元，被配置成储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址，
其中，半导体存储器是微处理器中的存储单元的部件。
17.如权利要求13所述的电子设备，还包括处理器，所述处理器包括：
核心单元，被配置成基于从处理器的外部输入的命令而通过使用数据来执行与所述命令相对应的操作；
高速缓冲存储单元，被配置成储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址；以及
总线接口，连接在核心单元与高速缓冲存储单元之间，且被配置成在核心单元与高速缓冲存储单元之间传输数据，
其中，半导体存储器是处理器中的高速缓冲存储单元的部件。
18.如权利要求13所述的电子设备，还包括处理系统，所述处理系统包括：
处理器，被配置成对由处理器接收到的命令解码，以及基于解码命令的结果来控制对信息的操作；
辅助存储器件，被配置成储存用于解码命令的程序和信息；
主存储器件，被配置成：从辅助存储器件调用及储存程序和信息，使得处理器在运行程序时能够使用程序和信息来执行操作；以及
接口设备，被配置成执行处理器、辅助存储器件和主存储器件中的至少一种与外部之间的通信，
其中，半导体存储器是处理系统中的辅助存储器件或主存储器件的部件。
19.如权利要求13所述的电子设备，还包括数据储存系统，所述数据储存系统包括：
储存器件，被配置成：储存数据，且无论电源如何都保存所储存的数据；
控制器，被配置成根据从外部输入的命令来控制向储存器件输入数据和从储存器件输出数据；
暂时储存器件，被配置成暂时储存在储存器件与外部之间交换的数据；以及
接口，被配置成执行储存器件、控制器和暂时储存器件中的至少一种与外部之间的通信，
其中，半导体存储器是数据储存系统中的储存器件或暂时储存器件的部件。
20.如权利要求13所述的电子设备，还包括存储系统，所述存储系统包括：
存储器，被配置成：储存数据，且无论电源如何都保存所储存的数据；
存储器控制器，被配置成根据从外部输入的命令来控制向存储器输入数据和从存储器输出数据；
缓冲存储器，被配置成缓冲在存储器与外部之间交换的数据；以及
接口，被配置成执行存储器、存储器控制器和缓冲存储器中的至少一种与外部之间的通信，
其中，半导体存储器是存储系统中的存储器或缓冲存储器的部件。