封装件及其制造方法与流程

本发明实施例涉及封装件及其制造方法。

背景技术：

在封装技术的方面中，重分布层(RDL扇出)可以形成在管芯上方并且电连接至管芯中的有源器件。然后，可以形成诸如凸块下金属化层(UBM)上的焊料球的输入/输出(I/O)连接件，以通过RDL电连接至管芯。这样的封装技术的有利特征在于，有可能形成扇出封装件。因此，可以重分布管芯上的I/O焊盘以覆盖比管芯更大的面积，并且因此，可以增加封装在被封装的管芯的表面上的I/O焊盘的数量。

集成扇出(InFO)封装技术正变得越来越流行，尤其是在与晶圆级封装(WLP)技术结合时。所得到的这种封装结构提供了高功能密度以及相对低成本和高性能的封装件。

技术实现要素：

根据本发明的一些实施例，提供了一种封装件，包括：第一芯片，具有第一表面和与所述第一表面相对的第二表面；第一重分布线(RDL)，耦接至所述第一芯片的第一表面；第二芯片，具有第一表面和与所述第一表面相对的第二表面，所述第二芯片的第一表面面向所述第一芯片；第二RDL，设置在所述第一芯片与所述第二芯片之间并且耦接至所述第二芯片的第一表面；导电通孔，横向邻近所述第二芯片，所述导电通孔耦接至所述第二RDL；以及模塑料，设置在所述第二芯片与所述导电通孔之间。

根据本发明的另一些实施例，还提供了一种封装件，包括：正侧重分布层(RDL)；背侧RDL；第一芯片，设置在所述正侧RDL与所述背侧RDL之间，所述第一芯片耦接至所述正侧RDL；第一导电通孔，与所述第一芯片横向分离并且耦接至所述背侧RDL和所述正侧RDL；第二芯片，面向所述第一芯片，所述背侧RDL设置在所述第一芯片与所述第二芯片之间，所述背侧RDL耦接至所述第二芯片；第二导电通孔，与所述第二芯片横向分离并且耦接至所述背侧RDL；以及模塑料，至少部分地密封所述第一芯片、所述背侧RDL、所述第一导电通孔、所述第二芯片和所述第二导电通孔。

根据本发明的又一些实施例，还提供了一种制造封装件的方法，所述方法包括：在载体上方形成第一重分布层(RDL)；在所述第一RDL上方设置第一芯片，所述第一芯片电耦接至所述第一RDL；将所述第一芯片密封在第一模塑料中；在所述第一芯片的表面上方形成第二RDL，所述第一芯片设置在所述第一RDL与所述第二RDL之间；在所述第二RDL上方设置第二芯片，所述第二RDL设置在所述第一芯片与所述第二芯片之间；在所述第二RDL上方形成一个或多个导电通孔，所述一个或多个导电通孔与所述第二芯片横向分离，所述一个或多个导电通孔电耦接至所述第二RDL；以及将所述第二芯片和所述一个或多个导电通孔密封在第二模塑料中。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1示出了根据实施例的多芯片封装件。

图2示出了根据实施例的图1中所示的多芯片封装件的一部分的放大的示图。

图3A至图3P示出了根据实施例的说明形成图1中所示的多芯片封装件的方法的工艺流程。

图4示出了根据实施例的包括散热器的多芯片封装件。

图5A至图5B示出了根据实施例的说明形成图4中所示的多芯片封装件的方法的工艺流程。

图6A至图6N示出了根据实施例的说明形成图1中所示的多芯片封装件的方法的工艺流程。

具体实施方式

以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。

根据一个或多个实施例，图1示出了包括多个芯片的多芯片封装件100。作为实例，多芯片封装件100可以是多芯片扇出封装件。封装件100可以包括包含在单个封装件中的第一芯片102、第二芯片118、第三芯片126、第四芯片140和第五芯片152。封装件100的每一个芯片都经受了一个或多个功能测试(例如，电连接和应力测试)并且可以已经通过了这种功能测试。在这种实例中，第一芯片102、第二芯片118、第三芯片126、第四芯片140和第五芯片152中的每一个都可以是已知良好管芯(KGD)。

第一芯片102可以包括半导体管芯并且可以是任何类型的集成电路。作为实例，第一芯片102可以包括处理器芯片、逻辑芯片、存储器芯片、模拟电路、数字电路、混合信号器件、成像器件、MEMS器件、它们的组合等。作为又一实例，第一芯片102可以是位于单个芯片衬底上的包括数字、模拟、混合信号和/或射频功能的芯片上系统(SoC)集成电路。

第一芯片102可以包括衬底、一个或多个有源器件和互连结构。为了简明的目的，图1中未示出第一芯片102的衬底、一个或多个有源器件和互连结构。第一芯片102的衬底可以是块状硅衬底，但是也可以使用包括III族、IV族和V族元素的其他半导体材料。可选地，衬底可以是绝缘体上硅衬底、绝缘体上锗衬底等。

可以使用合适的半导体制造工艺将第一芯片102的一个或多个有源器件形成在第一芯片102的衬底内和/或衬底的顶部上。作为实例，一个或多个有源器件可以包括一个或多个晶体管。第一芯片102的互连结构可以形成在第一芯片102的衬底和一个或多个有源器件上方。互连结构可以电连接第一芯片102的一个或多个有源器件以形成第一芯片102中的功能电路。

互连结构可以包括包含其中形成导电部件的一个或多个层间介电(ILD)层和/或一个或多个金属间介电(ILD)层。可以通过以下步骤形成第一芯片102的互连结构：在第一芯片102的衬底上方形成一个或多个ILD和/或IMD层(例如，通过旋涂或沉积工艺)，图案化一个或多个ILD和/或IMD层(例如，使用光刻和蚀刻工艺的组合)以在其中形成开口，以及在一个或多个ILD和/或IMD层的开口中形成导电部件(例如，通过在形成在一个或多个ILD和/或IMD层中的图案中沉积晶种层，和利用导电材料过填充图案，并且随后进行平坦化)。导电部件可以包括或可以是导电线和/或通孔，其可以包括诸如铜、铝、钨、它们的组合等的导电材料。例如，一个或多个ILD和/或IMD层可以包括或可以由设置在导电部件之间的具有小于或等于约4.0(例如，小于或等于约2.8)的k值的低k介电材料组成。在一些实施例中，例如，互连结构的一个或多个ILD和/或IMD层可以包括或可以由氧化硅、SiCOH、未掺杂的硅酸盐玻璃(USG)等组成。

作为实例，第一芯片102可以包括输入/输出(I/O)部件，其可以形成在第一芯片102的互连结构上方。例如，第一芯片102可以包括多个第一接触焊盘104，其可以用作第一芯片102的I/O部件。第一接触焊盘104可以形成在第一芯片102的第一表面102a(例如，有源表面)处。第一接触焊盘104可以包括或可以由诸如铝、铜等的导电材料组成。可以通过任何合适的工艺来形成第一接触焊盘104，诸如沉积和蚀刻、镶嵌或双镶嵌或利用任何合适的导电材料的其他合适的工艺。在图1所示的实例中，第一接触焊盘104的远离第一芯片102的表面与第一芯片102的第一表面102a基本共面。然而，在另一实例中，第一接触焊盘104可以形成在第一芯片102的第一表面102a的顶部上。第一接触焊盘104可以通过第一芯片102的互连结构中的各个导电部件电连接至第一芯片102的一个或多个有源器件。

封装件100还可以包括设置在第一接触焊盘104上方并与电连接至第一接触焊盘104的多个第一导电柱106。例如，多个第一导电柱106的相应的导电柱可以设置在多个第一接触焊盘104的相应的接触焊盘上方。第一导电柱106可以包括或可以由铜、钨、它们的组合等组成。

封装件100可以包括设置在第一芯片102的第一表面102a上方的第一绝缘层108。第一绝缘层108可以附加地围绕第一导电柱106。如图1所示，第一绝缘层108的远离第一芯片102的第一表面102a的表面可以与第一导电柱106的远离第一芯片102的第一表面102a的表面基本共面。第一绝缘层108可以包括或可以由绝缘材料组成，诸如聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)、环氧树脂、硅酮、丙烯酸酯、纳米填充的苯酚树脂、硅氧烷、氟化聚合物、聚降冰片烯等。

在实施例中，可以通过将合适的绝缘材料(例如，PI、PBO等)涂覆或沉积在第一芯片102的第一表面102a上方并且图案化绝缘材料以在其中形成开口(例如，使用光刻和蚀刻工艺的组合)来形成第一绝缘层108。之后，可以通过利用导电材料填充图案化的第一绝缘层108的开口来在图案化的第一绝缘层108的开口中形成第一导电柱106。图案化的第一绝缘层108的开口的填充可以包括：在开口中沉积晶种层并且利用导电材料来镀(例如，电化学镀、无电镀等)开口。导电材料可以过填充图案化的第一绝缘层108的开口，并且可以执行平坦化工艺(例如，蚀刻工艺或化学机械抛光(CMP)工艺)以去除导电材料的位于第一绝缘层108上方的多余部分，从而形成第一导电柱106。

在另一实施例中，第一导电柱106可以已经形成在第一接触焊盘104上方(例如，通过电化学镀、无电镀等)。之后，第一绝缘层108可以形成在第一芯片102的第一表面102a上方以及第一导电柱106上方(例如，通过涂覆或沉积工艺)。该步骤可以覆盖第一芯片102的第一表面102a和第一导电柱106的远离第一芯片102的第一表面102a的表面。随后可以平坦化(例如，使用CMP工艺或蚀刻工艺)第一绝缘层108以暴露第一导电柱106的远离第一芯片102的第一表面102a的表面。

第一芯片102可以具有与第一表面102a相对的第二表面102b。作为实例，第一芯片102的第二表面102b可以是第一芯片102的背面。第一芯片102的第二表面102b可以附接至第一粘合层110，该粘合层可以包括黏合剂、聚合物材料、管芯附着膜(DAF)等。封装件100可以包括形成在第一粘合层110的远离第一芯片102的一侧处的背侧重分布层(RDL)112。作为实例，第一粘合层110可以设置在第一芯片102的第二表面102b与背侧RDL 112之间。第一粘合层110可以将第一芯片102附接至背侧RDL112。如图1所示，第一芯片102的横向尺寸L1(例如，宽度)可以小于背侧RDL 112的横向尺寸L2(例如，宽度)。此外，第一芯片102可以设置在背侧RDL 112的横向尺寸L2内。

背侧RDL 112可以包括形成在一个或多个第一介电层112p中的导电部件112c(例如，导电线和/或通孔)。可以使用诸如旋涂、溅射等的任何合适的方法由任何合适的绝缘和/或聚合物材料(例如，PI、PBO、BCB、环氧树脂、硅酮、丙烯酸酯、纳米填充的苯酚树脂、硅氧烷、氟化聚合物、聚降冰片烯等)形成背侧RDL 112的一个或多个第一介电层112p。在一个或多个第一介电层112p中形成导电部件112c可以包括：图案化一个或多个介电层112p(例如，使用光刻和蚀刻工艺的组合)，以及在图案化的一个或多个第一介电层112p中形成导电部件112c(例如，通过镶嵌和/或双镶嵌工艺)。可以设计导电部件112c以形成可以电连接至第一芯片102的其他电组件(例如，其他芯片)的功能电路和/或输入/输出部件(例如，下文关于第二芯片118、第三芯片126、第四芯片140和第五芯片152所述)。

封装件100可以包括正侧RDL 114，其可以(但不限于)与背侧RDL 112在组成和形成工艺上都基本类似。例如，正侧RDL 114可以包括形成在一个或多个第二介电层114p中的导电部件114c(例如，导电线和/或通孔)。导电部件114c可以通过第一导电柱106电连接至第一芯片102。如图1所示，正侧RDL 114的相应的导电部件114c可以与相应的第一导电柱106接触(例如，物理和/或电接触)。附加地，相应的导电部件114c可以远离相应的第一导电柱106横向延伸。因此，来自第一导电柱106的电连接可以通过正侧RDL 114进行扇出。因此，正侧RDL 114也可以称为正侧扇出结构。如图1所示，正侧RDL 114可以具有比第一芯片102的横向尺寸L1和背侧RDL 112的横向尺寸L2大的横向尺寸L3。

正侧RDL 114和背侧RDL 112可以通过横向邻近第一芯片102设置的一个或多个第一导电通孔116彼此电连接。如图1所示，一个或多个第一导电通孔116可以设置在背侧RDL 112的横向尺寸L2内。作为实例，图1中仅示出了两个第一导电通孔116(例如，位于第一芯片102左侧的导电通孔116和位于第一芯片102右侧的另一导电通孔116)。然而，在另一实例中，第一导电通孔116的数量可以小于两个(例如，一个)或可以大于两个(例如，三个、四个、五个、六个或更多个)第一导电通孔116。一个或多个第一导电通孔116可以包括与第一接触焊盘104类似的材料。在图1所示的实例中，一个或多个第一导电通孔116可以延伸进背侧RDL112和/或正侧RDL 114的至少一部分，从而接触(例如，物理和/或电接触)背侧RDL 112和正侧RDL 114的导电部件112c和114c。

封装件100可以包括设置在背侧RDL 112的远离第一芯片102的一侧处的第二芯片118。第二芯片118可以包括半导体管芯并且可以是任何类型的集成电路。作为实例，第二芯片118可以包括处理器芯片、逻辑芯片、存储器芯片(例如，动态随机存取存储器芯片)、模拟电路、数字电路、混合信号器件、成像器件、MEMS器件、它们的组合等。

与第一芯片102类似，第二芯片118可以包括衬底、一个或多个有源器件和互连结构。为了简明的目的，图1中未示出第二芯片118的衬底、一个或多个有源器件和互连结构。第二芯片118的衬底可以包括与第一芯片102的衬底类似的材料。可以使用合适的半导体制造工艺将第二芯片118的一个或多个有源器件形成在第二芯片118的衬底内和/或顶部上。作为实例，一个或多个有源器件可以包括一个或多个晶体管。第二芯片118的互连结构可以形成在第二芯片118的衬底和一个或多个有源器件上方。互连结构可以电连接第二芯片118的一个或多个有源器件以形成功能电路。互连结构可以包括包含形成于其中的导电部件的一个或多个层间介电(ILD)层和/或一个或多个金属间介电(ILD)层。第二芯片118的一个或多个ILD和/或IMD层可以包括与第一芯片102的一个或多个ILD和/或IMD层类似的材料并且可以使用与该第一芯片102的一个或多个ILD和/或IMD层类似的工艺来形成。此外，第二芯片118的一个或多个ILD和/或IMD层中的导电部件可以包括与第一芯片102的一个或多个ILD和/或IMD层中的导电部件类似的材料并且可以使用与该第一芯片102的一个或多个ILD和/或IMD层中的导电部件类似的工艺来形成。

作为实例，第二芯片118可以包括输入/输出(I/O)部件，其可以形成在第二芯片118的互连结构上方。例如，第二芯片118可以包括多个第二接触焊盘120，其可以用作第二芯片118的I/O部件。第二接触焊盘120可以形成在第二芯片118的第一表面118a(例如，有源表面)处。第二接触焊盘120可以包括与第一接触焊盘104类似的材料。可以使用与第一接触焊盘104类似的工艺形成第二接触焊盘120。

在图1所示的实例中，第二接触焊盘120的远离第二芯片118的表面与第二芯片118的第一表面118a基本共面。然而，在另一实例中，第二接触焊盘120可以形成在第二芯片118的第一表面118a的顶部上。第二接触焊盘120可以通过第二芯片118的互连结构中的各个导电部件电连接至第二芯片118的一个或多个有源器件。

封装件100还可以包括设置在第二接触焊盘120上方并电连接至第二接触焊盘120的多个第二导电柱122。例如，多个第二导电柱122的相应的导电柱可以设置在多个第二接触焊盘120的相应的接触焊盘上方。第二导电柱122可以包括与第一导电柱106类似的材料。

封装件100可以包括设置在第二芯片118的第一表面118a上方的第二绝缘层124。第二绝缘层124可以设置在第二芯片118的第一表面118a与背侧RDL 112之间。第二绝缘层124可以附加地围绕第二导电柱122。如图1所示，第二绝缘层124的远离第二芯片118的第一表面118a的表面可以与第二导电柱122的远离第二芯片118的第一表面118a的表面基本共面。第二绝缘层124可以包括与第一绝缘层108类似的材料。

在实施例中，可以通过将合适的绝缘材料(例如，PI、PBO等)涂覆或沉积在第二芯片118的第一表面118a上方并且图案化绝缘材料以在其中形成开口(例如，使用光刻和蚀刻工艺的组合)来形成第二绝缘层124。之后，可以通过利用导电材料填充图案化的第二绝缘层124的开口来在图案化的第二绝缘层124的开口中形成第二导电柱122。图案化的第二绝缘层124的开口的填充可以包括：在开口中沉积晶种层并且利用导电材料来镀(例如，电化学镀、无电镀等)开口。导电材料可以过填充图案化的第二绝缘层124的开口，并且可以执行平坦化工艺(例如，蚀刻工艺或化学机械抛光(CMP)工艺)以去除导电材料的位于第二绝缘层124上方的多余部分，从而形成第二导电柱122。

在另一实施例中，第二导电柱122可以已经形成在第二接触焊盘120上方(例如，通过电化学镀、无电镀等)。之后，第二绝缘层124可以形成在第二芯片118的第一表面118a上方以及第二导电柱122上方(例如，通过涂覆或沉积工艺)。该步骤可以覆盖第二芯片118的第一表面118a和第二导电柱122的远离第二芯片118的第一表面118a的表面。随后可以平坦化(例如，使用CMP工艺或蚀刻工艺)第二绝缘层124以暴露第二导电柱122的远离第二芯片118的第一表面118a的表面。

如图1所示，背侧RDL 112的相应的导电部件112c可以与相应的第二导电柱122接触(例如，物理和/或电接触)。附加地，相应的导电部件112c可以远离相应的第二导电柱122横向延伸，例如，朝向一个或多个第一导电通孔116。附加地，相应的导电部件112c可以耦接(例如，物理和/或电耦接)至一个或多个第一导电通孔116，从而将第二芯片118电连接至一个或多个第一导电通孔116。因此，从第二导电柱122的电连接可以借助于背侧RDL 112进行扇出。因此，背侧RDL 112也可以称为背侧扇出结构。附加地，第二芯片118可以通过第二导电柱122、背侧RDL 112、一个或多个第一导电通孔116、正侧RDL 114以及第一导电柱106电连接至第一芯片102。

封装件100可以包括设置在背侧RDL 112的远离第一芯片102的一侧处的第三芯片126。如图1的实例所示，第三芯片126可以与第二芯片118横向分离。第三芯片126可以包括半导体管芯并且可以是任何类型的集成电路。作为实例，第三芯片126可以包括处理器芯片、逻辑芯片、存储器芯片(例如，动态随机存取存储器芯片)、模拟电路、数字电路、混合信号器件、成像器件、MEMS器件、它们的组合等。

与第一芯片102和第二芯片118类似，第三芯片126可以包括衬底、一个或多个有源器件和互连结构。为了简明的目的，图1中未示出第三芯片126的衬底、一个或多个有源器件和互连结构。第三芯片126的衬底可以包括与第一芯片102的衬底类似的材料。可以使用合适的半导体制造工艺将第三芯片126的一个或多个有源器件形成在第三芯片126的衬底内和/或顶部上。作为实例，一个或多个有源器件可以包括一个或多个晶体管。第三芯片126的互连结构可以形成在第三芯片126的衬底和一个或多个有源器件上方。互连结构可以电连接第三芯片126的一个或多个有源器件以形成功能电路。互连结构可以包括包含其中形成导电部件的一个或多个层间介电(ILD)层和/或一个或多个金属间介电(ILD)层。第三芯片126的一个或多个ILD和/或IMD层可以包括与第一芯片102的一个或多个ILD和/或IMD层类似的材料并且可以使用与该第一芯片102的一个或多个ILD和/或IMD层类似的工艺来形成。此外，第三芯片126的一个或多个ILD和/或IMD层中的导电部件可以包括与第一芯片102的一个或多个ILD和/或IMD层中的导电部件类似的材料并且可以使用与该第一芯片102的一个或多个ILD和/或IMD层中的导电部件类似的工艺来形成。

作为实例，第三芯片126可以包括输入/输出(I/O)部件，其可以形成在第三芯片126的互连结构上方。例如，第三芯片126可以包括多个第三接触焊盘128，其可以用作第三芯片126的I/O部件。第三接触焊盘128可以形成在第三芯片126的第一表面126a(例如，有源表面)处。第三接触焊盘128可以包括与第一接触焊盘104类似的材料。可以使用与第一接触焊盘104类似的工艺形成第三接触焊盘128。

在图1所示的实例中，第三接触焊盘128的远离第三芯片126的表面与第三芯片126的第一表面126a基本共面。然而，在另一实例中，第三接触焊盘128可以形成在第三芯片126的第一表面126a的顶部上。第三接触焊盘128可以通过第三芯片126的互连结构中的各个导电部件电连接至第三芯片126的一个或多个有源器件。

封装件100还可以包括设置在第三接触焊盘128上方并电连接至第三接触焊盘128的多个第三导电柱130。例如，多个第三导电柱130的相应的导电柱可以设置在多个第三接触焊盘128的相应的接触焊盘上方。第三导电柱130可以包括与第一导电柱106类似的材料。

封装件100可以包括设置在第三芯片126的第一表面126a上方的第三绝缘层132。第三绝缘层132可以设置在第三芯片126的第一表面126a与背侧RDL 112之间。第三绝缘层132可以附加地围绕第三导电柱130。如图1所示，第三绝缘层132的远离第三芯片126的第一表面126a的表面可以与第三导电柱130的远离第三芯片126的第一表面126a的表面基本共面。第三绝缘层132可以包括与第一绝缘层108类似的材料。

在实施例中，可以通过将合适的绝缘材料(例如，PI、PBO等)涂覆或沉积在第三芯片126的第一表面126a上方并且图案化绝缘材料以在其中形成开口(例如，使用光刻和蚀刻工艺的组合)来形成第三绝缘层132。之后，可以通过利用导电材料填充图案化的第三绝缘层132的开口来在图案化的第三绝缘层132的开口中形成第三导电柱130。图案化的第三绝缘层132的开口的填充可以包括：在开口中沉积晶种层并且利用导电材料来镀(例如，电化学镀、无电镀等)开口。导电材料可以过填充图案化的第三绝缘层132的开口，并且可以执行平坦化工艺(例如，蚀刻工艺或化学机械抛光(CMP)工艺)以去除导电材料的位于第三绝缘层132上方的多余部分，从而形成第三导电柱130。

在另一实施例中，第三导电柱130可以已经形成在第三接触焊盘128上方(例如，通过电化学镀、无电镀等)。之后，第三绝缘层132可以形成在第三芯片126的第一表面126a上方以及第三导电柱130上方(例如，通过涂覆或沉积工艺)。该步骤可以覆盖第三芯片126的第一表面126a和第三导电柱130的远离第三芯片126的第一表面126a的表面。随后可以平坦化(例如，使用CMP工艺或蚀刻工艺)第三绝缘层132以暴露第三导电柱130的远离第三芯片126的第一表面126a的表面。

如图1所示，背侧RDL 112的相应的导电部件112c可以与相应的第三导电柱130接触(例如，物理和/或电接触)。附加地，相应的导电部件112c可以远离相应的第三导电柱130横向延伸，例如，朝向一个或多个第一导电通孔116。附加地，相应的导电部件112c可以耦接(例如，物理和/或电耦接)至一个或多个第一导电通孔116，从而将第三芯片126电连接至一个或多个第一导电通孔116。因此，从第三导电柱130的电连接可以借助于背侧RDL 112进行扇出。附加地，第三芯片126可以通过第三导电柱130、背侧RDL 112、一个或多个第一导电通孔116、正侧RDL 114以及第一导电柱106电连接至第一芯片102。

封装件100可以包括密封(例如，完全密封)第一芯片102和一个或多个第一导电通孔116的模塑料134。模塑料134可以附加地密封(例如，完全密封)背侧RDL 112、第二芯片118和第三芯片126。模塑料134可以附加地设置在(例如，横向介于)第二芯片118与第三芯片126之间。模塑料134可以包括诸如环氧树脂、模制底部填充物等的任何合适的材料。模塑料134可以具有第一表面134a，正侧RDL 114的一部分可以延伸至该第一表面上方。附加地，在一些实施例(例如，图1的实例)中，模塑料134的第一表面134a可以与第一绝缘层108的远离第一芯片102的表面基本共面。如图1所示，模塑料134可以具有与第一表面134a相对的第二表面134b。在一些实施例(例如，图1的实例)中，模塑料134的第二表面134b可以与第二芯片118的第二表面118b和/或第三芯片126的第二表面126b基本共面。如图1的实例所示，模塑料134可以具有与正侧RDL 114的横向尺寸L3基本相等的横向尺寸L4。

封装件100可以包括第二粘合层136。模塑料134的第二表面134b、第二芯片118的第二表面118b以及第三芯片126的第二表面126b可以附接至第二粘合层136，该第二粘合层可以包括与第一粘合层110类似的材料。封装件100还可以包括横向邻近第二芯片118的一个或多个第二导电通孔138。作为实例，一个或多个第二导电通孔138可以与第二芯片118的与第三芯片126相对的一侧横向分离。一个或多个第二导电通孔138可以设置在模塑料134内并且可以附加地设置在背侧RDL 112的横向尺寸L2内。作为实例，图1中仅示出了两个第二导电通孔138，然而，在另一实例中，第二导电通孔138的数量可以小于两个(例如，一个)或可以大于两个(例如，三个、四个、五个、六个或更多个)第二导电通孔138。一个或多个第二导电通孔138可以包括与第一接触焊盘104类似的材料。在图1所示的实例中，一个或多个第二导电通孔138的第一端138a可以延伸进背侧RDL 112的至少一部分内，从而接触(例如，物理和/或电接触)背侧RDL 112的导电部件112c。

如图1所示，一个或多个第二导电通孔138可以具有与第一端138a相对的第二端138b。一个或多个第二导电通孔138的第二端138b可以与模塑料134的第二表面134b基本共面。附加地，可以通过延伸穿过第二粘合层136的一个或多个开口(未在图1中示出，见图2)暴露一个或多个第二导电通孔138的第二端138b。一个或多个第一导电元件142可以设置在第二粘合层136的一个或多个开口中并且可以接触(例如，物理和/或电接触)一个或多个第二导电通孔138的第二端138b。一个或多个第一导电元件142可以包括以下材料的至少一种：锡、铅、铜、金、银、锌、铋、镁、锑、铟或它们的合金。一个或多个第一导电元件142可以将一个或多个第二导电通孔138耦接(例如，电耦接)至第四芯片140，该第四芯片可以设置在第二粘合层136的远离模塑料134的一侧处。

第四芯片140可以包括电子器件，诸如无源器件(例如，集成的无源器件)，但是也可能是其他的器件。作为实例，第四芯片140可以包括处理器芯片、逻辑芯片、存储器芯片(例如，动态随机存取存储器芯片)、模拟电路、数字电路、混合信号器件、成像器件、MEMS器件、它们的组合等。第四芯片140可以包括形成在第四芯片140的第一表面140a(例如，有源表面)处的多个第四接触焊盘144。第四接触焊盘144可以包括与第一接触焊盘104类似的材料并且可以使用与该第一接触焊盘类似的工艺形成该第四接触焊盘。第四芯片140可以通过第四接触焊盘144和设置在第四接触焊盘144与一个或多个第一导电元件142之间的多个第一凸块下金属化层(UBM)146耦接至一个或多个第一导电元件142。多个第一UBM 146可以包括与第一接触焊盘104类似的材料并且可以使用与该第一接触焊盘类似的工艺形成该多个第一UBM。

如图1所示，第四接触焊盘144和多个第一UBM 146可以设置在第四绝缘层148(例如，包括氧化物层和/或氮化物层)内。结果，第四芯片140可以通过一个或多个第二导电通孔138、背侧RDL 112、一个或多个第一导电通孔116、正侧RDL 114以及第一导电柱106电连接至第一芯片102。附加地，第四芯片140可以通过一个或多个第二导电通孔138、背侧RDL 112以及第二导电柱122电连接至第二芯片118。此外，第四芯片140可以通过一个或多个第二导电通孔138、背侧RDL 112以及第三导电柱130电连接至第三芯片126。在一些实施例中，底部填充物(未在图1中示出)可以设置在第四绝缘层148与第二粘合层136之间。在这种实施例中，底部填充物可以密封一个或多个第一导电元件142。

如图1所示，第四芯片140可以不具有模塑料134并且可以设置在第二粘合层136的远离模塑料134的一侧处。因此，未密封在模塑料134中的附加的芯片(例如，第四芯片140)可以安装在封装件100的背侧上或安装在该背侧处并且电连接至可以密封在模塑料134中的芯片(例如，第一芯片102、第二芯片118和/或第三芯片126)。因此，封装件100的背侧可以用于扩展封装件100的功能并且增加封装件100的功能密度和/或集成密度。

封装件100还可以包括横向邻近第三芯片126的一个或多个第三导电通孔150。作为实例，一个或多个第三导电通孔150可以与第三芯片126的与第二芯片118相对的一侧横向分离。一个或多个第三导电通孔150可以设置在模塑料134内并且可以附加地设置在背侧RDL 112的横向尺寸L2内。作为实例，图1中仅示出了两个第三导电通孔150，然而，在另一实例中，第三导电通孔150的数量可以小于两个(例如，一个)或可以大于两个(例如，三个、四个、五个、六个或更多个)第三导电通孔150。一个或多个第三导电通孔150可以包括与第一接触焊盘104类似的材料。在图1所示的实例中，一个或多个第三导电通孔150的第一端150a可以延伸进背侧RDL 112的至少一部分，从而接触(例如，物理和/或电接触)背侧RDL 112的导电部件112c。

如图1所示，一个或多个第三导电通孔150可以具有与第一端150a相对的第二端150b。一个或多个第三导电通孔150的第二端150b可以与模塑料134的第二表面134b基本共面。附加地，可以通过延伸穿过第二粘合层136的一个或多个开口(未在图1中示出，见图2)暴露一个或多个第三导电通孔150的第二端150b。一个或多个第二导电元件154可以设置在第二粘合层136的一个或多个开口中并且可以接触(例如，物理和/或电接触)一个或多个第三导电通孔150的第二端150b。一个或多个第二导电元件154可以包括与一个或多个第一导电元件142类似的材料。一个或多个第二导电元件154可以将一个或多个第三导电通孔150耦接(例如，电耦接)至第五芯片152，该第五芯片可以设置在第二粘合层136的远离模塑料134的一侧处。

第五芯片152可以包括无源器件(例如，集成的无源器件)，但是也可能是其他的器件。作为实例，第五芯片152可以包括处理器芯片、逻辑芯片、存储器芯片(例如，动态随机存取存储器芯片)、模拟电路、数字电路、混合信号器件、成像器件、MEMS器件、它们的组合等。第五芯片152可以包括形成在第五芯片152的第一表面152a(例如，有源表面)处的多个第五接触焊盘156。第五接触焊盘156可以包括与第一接触焊盘104类似的材料并且可以使用与该第一接触焊盘类似的工艺形成该第五接触焊盘156。第五芯片152可以通过第五接触焊盘156和设置在第五接触焊盘156与一个或多个第二导电元件154之间的多个第二凸块下金属化层(UBM)158耦接至一个或多个第二导电元件154。多个第二UBM 158可以包括与第一接触焊盘104类似的材料并且可以使用与该第一接触焊盘类似的工艺形成该多个第二UBM158。

如图1所示，第五接触焊盘156和多个第二UBM 158可以设置在第五绝缘层160(例如，包括氧化物层和/或氮化物层)内。结果，第五芯片152可以通过一个或多个第三导电通孔150、背侧RDL 112、一个或多个第一导电通孔116、正侧RDL 114以及第一导电柱106电连接至第一芯片102。附加地，第五芯片152可以通过一个或多个第三导电通孔150、背侧RDL 112以及第二导电柱122电连接至第二芯片118。此外，第五芯片152可以通过一个或多个第三导电通孔150、背侧RDL 112以及第三导电柱130电连接至第三芯片126。此外，第五芯片152和第四芯片140可以通过一个或多个第三导电通孔150、背侧RDL 112以及一个或多个第二导电通孔138彼此电连接。在一些实施例中，底部填充物(未在图1中示出)可以设置在第五绝缘层160与第二粘合层136之间。在这种实施例中，底部填充物可以密封一个或多个第二导电元件154。

如图1所示，第五芯片152可以不具有模塑料134并且可以设置在第二粘合层136的远离模塑料134的一侧处。因此，未密封在模塑料134中的附加的芯片(例如，第五芯片152)可以安装在封装件100的背侧上或安装在该背侧处并且电连接至可以密封在模塑料134中的芯片(例如，第一芯片102、第二芯片118和/或第三芯片126)。因此，封装件100的背侧可以用于扩展封装件100的功能并且增加封装件100的功能密度和/或集成密度。

封装件100可以包括附加的封装部件，诸如可以设置在正侧RDL 114上方的多个外部连接件162。外部连接件162可以是设置在金属下金属化层(UBM)164上的球栅阵列(BGA)、可控坍塌芯片连接件(C4)凸块等，该金属下金属化层可以形成在正侧RDL 114上方(例如，正侧RDL 114的导电部件114c上方)。外部连接件162可以通过正侧RDL 114电连接至第一芯片102。外部连接件162可以用于将封装件100电连接至其他封装组件，诸如另一器件管芯、内插器(interposer)、封装衬底、印刷电路板、主板等。

图2示出了根据一个或多个实施例的图1中所示的封装件100的一部分200的放大的示图。如图2所示，第二粘合层136可以具有延伸穿过第二粘合层136的一个或多个开口202。一个或多个开口202可以暴露一个或多个第三导电通孔150的第二端150b。参考图2，一个或多个第三导电通孔150中的每一个都可以具有在从约80μm至约120μm范围内的横向尺寸D(例如，宽度或直径)，但是也可能是其他的范围。附加地，一个或多个第三导电通孔150的第二端150b的由一个或多个开口202暴露的部分可以具有横向尺寸A，该横向尺寸可以小于一个或多个第三导电通孔150的横向尺寸D。作为实例，横向尺寸A可以比一个或多个第三导电通孔150的横向尺寸D小约15μm至约20μm，但是也可能是其他的范围。在一个或多个第三导电通孔150包括多个第三导电通孔150的实施例(例如，图2中的实例)中，多个第三导电通孔150的间距P可以基本等于第五接触焊盘156的间距。作为实例，多个第三导电通孔150的间距P可以在从约200μm至约400μm的范围内，但是也可能是其他的范围。

以上关于一个或多个第三导电通孔150所描述的特征也可以适用于一个或多个第二导电通孔138。作为实例，一个或多个第二导电通孔138可以具有与一个或多个第三导电通孔150的横向尺寸D基本相等的宽度或直径。此外，一个或多个第二导电通孔138的第二端138b的由第二粘合层136中的一个或多个开口暴露的部分可以具有与横向尺寸A基本相同的尺寸。此外，当一个或多个第二导电通孔138包括多个第二导电通孔138(例如，图1中的实例)时，多个第二导电通孔138的间距可以基本等于间距P。

图3A至图3P示出了根据一个或多个实施例的说明形成多芯片封装件100的方法的工艺流程。为了简洁的目的，在图3A至图3P的图中简化了多芯片封装件100的某些部件。参考图3A，第二粘合层136可以形成在第一载体304上方(例如，通过将第二粘合层136滚动并且附接至第一载体304上)。第一载体304向在随后的处理步骤期间形成的封装件100的部件提供暂时的机械和结构支撑。例如，第一载体304可以包括玻璃、硅、氧化硅、氧化铝等。作为实例，第一载体304可以是载体晶圆，并且多个封装件100可以形成在第一载体304上方。作为实例，第一封装件100可以形成在第一载体304的第一部分304-1中，而第二封装件100可以形成(例如，同时形成)在第一载体304的第二部分304-2中。

参考图3B，在第一载体304的第一部分304-1和第二部分304-2的每一个中，一个或多个第二导电通孔138和一个或多个第三导电通孔150都形成在第二粘合层136上方。可以通过诸如电镀的任何合适的技术形成一个或多个第二导电通孔138和一个或多个第三导电通孔150。在一些实施例中，与一个或多个第二导电通孔138和一个或多个第三导电通孔150的位置对应的开口可以形成在第二粘合层136中(例如，通过钻孔工艺)。随后在这些开口中形成晶种层，并且一个或多个第二导电通孔138和一个或多个第三导电通孔150可以镀在晶种层上方。取决于期望的材料，可以选择性地使用诸如溅射、蒸发、PECVD等的其他的形成工艺。

参考图3C，在第一载体304的第一部分304-1和第二部分304-2的每一个中，可以在第二粘合层136上方形成第二芯片118和第三芯片126。第二芯片118可以与第三芯片126横向分离并且可以附加地靠近一个或多个第二导电通孔138。第三芯片126可以与第二芯片118横向分离并且可以附加地靠近一个或多个第三导电通孔150。如图3C所示，第二绝缘层124可以形成在第二芯片118的第一表面118a上方，同时第三绝缘层132可以形成在第三芯片126的第一表面126a上方。第二导电柱122和第三导电柱130分别设置在第二绝缘层124和第三绝缘层132内。为了简洁的目的，图3C中省略了第二导电柱122和第三导电柱130。

在图3B和图3C中示出的实例中，在形成一个或多个第二导电通孔138和一个或多个第三导电通孔150之后，第二芯片118和第三芯片126附接至第二粘合层136。然而，步骤的这种顺序仅是说明性的，在其他的实施例中，在形成一个或多个第二导电通孔138和一个或多个第三导电通孔150之前，将第二芯片118和第三芯片126附接至第二粘合层136。

参考图3D，在第一载体304的第一部分304-1和第二部分304-2的每一个中，可以在第二芯片118和第三芯片126上方形成模塑料134。模塑料134可以附加地形成在一个或多个第二导电通孔138和一个或多个第三导电通孔150周围和上方。在一些实施例中，例如，模塑料134使用模具(未示出)来塑造或模制，其中，该模具在应用时具有用于保持模塑料134的边界或其他部件。这种模具可以用于将模塑料134加压模制在第二芯片118、第三芯片126、一个或多个第二导电通孔138和一个或多个第三导电通孔150上方和周围，以促使模塑料134进入开口和凹槽中、排除模塑料134中的气泡等。

参考图3E，可以对模塑料134执行第一减薄工艺306以暴露一个或多个第二导电通孔138和一个或多个第三导电通孔150的第一端138a和150a。也可以通过第一减薄工艺306暴露分别设置在第二绝缘层124和第三绝缘层132内的第二导电柱122和第三导电柱130。可以使用蚀刻工艺和/或平坦化工艺(诸如机械研磨工艺或化学机械抛光(CMP)工艺)来执行第一减薄工艺306。

参考图3F，在第一载体304的第一部分304-1和第二部分304-2的每一个中，背侧RDL 112可以形成在一个或多个第二导电通孔138、一个或多个第三导电通孔150、第二芯片118和第三芯片126上方。可以使用以上关于图1所述的一个或多个工艺来形成背侧RDL 112。背侧RDL 112的导电部件112c可以耦接(例如，电和/或物理耦接)至一个或多个第二导电通孔138、一个或多个第三导电通孔150、第二导电柱122和第三导电柱130。为了简洁的目的，图3F中省略了背侧RDL 112的导电部件112c。

参考图3G，在第一载体304的第一部分304-1和第二部分304-2的每一个中，例如，使用与一个或多个第二导电通孔138和一个或多个第三导电通孔150类似的工艺，可以在背侧RDL 112上方形成一个或多个第一导电通孔116。一个或多个第一导电通孔116可以耦接(例如，电和/或物理耦接)至背侧RDL 112的导电部件112c。作为实例，可以暴露(例如，通过激光开口工艺和/或蚀刻工艺)背侧RDL 112的一些导电部件112c，并且之后，可以在背侧RDL 112的暴露的导电部件112c上方形成一个或多个第一导电通孔116。

参考图3H，在第一载体304的第一部分304-1和第二部分304-2的每一个中，第一芯片102可以设置(例如，拾取并且放置)在背侧RDL 112上方并且横向邻近一个或多个第一导电通孔116。如图3H所示，第一芯片102的第二表面102b可以具有设置在其上的第一粘合层110。因此，第一芯片102可以借助于第一粘合层110而附接至背侧RDL 112。如图3H所示，第一绝缘层108可以形成在第一芯片102的第一表面102a上方。第一导电柱106设置在第一绝缘层108内。为了简洁的目的，图3H中已经省略了第一导电柱106。

在图3G和图3H的实例中，在形成一个或多个第一导电通孔116之后，第一芯片102附接至背侧RDL 112(使用第一粘合层110)。然而，步骤的这种顺序仅是说明性的，在其他的实施例中，在形成一个或多个第一导电通孔116之前，将第一芯片102附接至背侧RDL 112。

参考图3I，在第一载体304的第一部分304-1和第二部分304-2的每一个中，例如，使用以上关于图3D所述的一个或多个工艺，可以在第一芯片102和一个或多个第一导电通孔116上方形成模塑料134。附加地，模塑料134可以完全密封背侧RDL 112。

参考图3J，可以对模塑料134执行第二减薄工艺308以暴露一个或多个第一导电通孔116和设置在第一绝缘层108内的第一导电柱106。第二减薄工艺308可以类似于第一减薄工艺306。

参考图3K，例如，使用以上关于图1所述的一个或多个工艺，在第一载体304的第一部分304-1和第二部分304-2的每一个中，可以形成正侧RDL 114。正侧RDL 114的导电部件114c可以耦接(例如，电和/或物理耦接)至一个或多个第一导电通孔116和设置在第一绝缘层108内的第一导电柱106。

参考图3L，在第一载体304的第一部分304-1和第二部分304-2的每一个中，可以暴露(例如，通过激光开口工艺和/或蚀刻工艺)正侧RDL 114的一些导电部件114c，并且之后，外部连接件162可以形成(例如，通过BGA安装工艺)在正侧RDL 114的暴露的导电部件114c上方。

参考图3M，可以倒置第一载体304，并且外部连接件162可以安装(例如，框架安装(frame mounted))至切割带310上。附加地，第一载体304可以从第二粘合层136脱粘。例如，取决于选择用于第二粘合层136的精确的粘合或DAF，可以使用热脱粘工艺或激光脱粘工艺。结果，第二粘合层136覆盖一个或多个第二导电通孔138的第二端138b和一个或多个第三导电通孔150的第二端150b。

在以下步骤中，可以暴露一个或多个第二导电通孔138和一个或多个第三导电通孔150的第二端138b和150b，例如，以制造与其的接触(例如，物理和/或电接触)。例如，参考图3N，可以在第二粘合层136中形成(例如，通过钻孔工艺)一个或多个开口202，例如，以暴露一个或多个第二导电通孔138和一个或多个第三导电通孔150的第二端138b和150b。一个或多个开口202可以与一个或多个第二导电通孔138和一个或多个第三导电通孔150的第二端138b和150b对准。可以通过激光开口工艺和/或蚀刻工艺来形成一个或多个开口202，但是也可能是其他的工艺。如以上关于图2所述，一个或多个第二导电通孔138和一个或多个第三导电通孔150的第二端138b和150b的由一个或多个开口202暴露的部分可以具有比一个或多个第三导电通孔150和一个或多个第二导电通孔138的横向尺寸D小约15μm至约20μm的横向尺寸A。

参考图3O，一个或多个第一导电元件142可以形成在第四芯片140的第四接触焊盘144上方。以类似的方式，一个或多个第二导电元件154可以形成在第五芯片152的第五接触焊盘156上方。在一些实施例中，在图3O的实例中，一个或多个第一导电元件142可以浸入助焊剂312，从而使得一个或多个第一导电元件142的远离第四芯片140的表面涂覆有助焊剂312。以类似的方式，一个或多个第二导电元件154可以浸入助焊剂312，从而使得一个或多个第二导电元件154的远离第五芯片152的表面涂覆有助焊剂312。

参考图3P，第四芯片140可以使用一个或多个第一导电元件142耦接(例如，电耦接)至一个或多个第二导电通孔138的第二端138b。作为实例，可以拾取第四芯片140并且将其放置在暴露一个或多个第二导电通孔138的第二端138b的一个或多个开口202上方。之后，通过将一个或多个第一导电元件142放置或设置在一个或多个开口202中并且执行回流工艺，由此使得第四芯片140与一个或多个第二导电通孔138接触(例如，电接触)，从而将一个或多个第一导电元件142耦接至一个或多个第二导电通孔138。之后，将对一个或多个第一导电元件142执行助焊剂清洗工艺。

以类似的方式，第五芯片152可以使用一个或多个第二导电元件154耦接(例如，电耦接)至一个或多个第三导电通孔150的第二端150b。作为实例，可以拾取第五芯片152并且将其放置在暴露一个或多个第三导电通孔150的第二端150b的一个或多个开口202上方。之后，通过将一个或多个第二导电元件154放置或设置在一个或多个开口202中并且执行回流工艺，由此使得第五芯片152与一个或多个第三导电通孔150接触(例如，电接触)，从而将一个或多个第二导电元件154耦接至一个或多个第三导电通孔150。之后，将对一个或多个第二导电元件154执行助焊剂清洗工艺。

之后，可以分割或切割(例如，沿着切割线DL)图3P所示的结构，从而形成多个封装件，每一个封装件都与图1中所示的封装件100基本相同。如以上关于图1所述，第四芯片140和第五芯片152可以不具有模塑料134并且可以设置在第二粘合层136的远离模塑料134的一侧处。因此，未密封在模塑料134中的附加的芯片(例如，第四芯片140和第五芯片152)可以安装在封装件100的背侧上或安装在该封装件100的背侧处并且电连接至可以密封在模塑料134中的芯片(例如，第一芯片102、第二芯片118和/或第三芯片126)。因此，封装件100的背侧可以用于扩展封装件100的功能并且增加封装件100的功能密度和/或集成密度。

因此，示出的实例还通过将芯片安装在封装件100的背侧上并且将这些安装的芯片电连接至密封在模塑料134中的第一芯片102、第二芯片118和/或第三芯片126增加了封装件100的功能密度和/或集成密度。然而，封装件100的背侧还可以用于除了芯片之外的部件。图4示出了这种封装件的实例。

根据一个或多个实施例，图4示出了包括散热器402的多芯片封装件400。如图4所示，散热器402可以通过第三粘合层404附接至第二粘合层136，该第三粘合层可以包括与第二粘合层136类似的材料。在一些实施例中，附加地，第三粘合层404可以是良好的导热体。在图4的实例中，至少一个第二导电通孔138和/或至少一个第三导电通孔150可以用作导热部件，其将来自第一芯片102、第二芯片118和/或第三芯片126的热量例如通过第二粘合层136和第三粘合层404传导至散热器402。因此，散热器402可以热耦接至至少一个第二导电通孔138和/或至少一个第三导电通孔150。

根据一个或多个实施例，图5A至图5B示出了说明形成多芯片封装件400的方法的工艺流程。作为实例，图5A可以被认为与图3M相同。因此，可以使用以上关于图3A至图3M所述的步骤来制造图5A所示的结构。如图5A所示，可以倒置第一载体304，并且外部连接件162可以安装(例如，框架安装)至切割带310上。附加地，第一载体304可以从第二粘合层136脱粘或卸下。

参考图5B，散热器402可以附接至第二粘合层136(例如，使用第三粘合层404)。如图5B所示，每一个封装件400都可以具有与之附接的相应的散热器402。之后，可以分割或切割(例如，沿着切割线DL)图5B所示的结构，从而形成多个封装件，每一个封装件都与图4中所示的封装件400基本相同。如以上关于图4所述，散热器402可以设置在第二粘合层136的远离模塑料134的一侧处。因此，散热器402可以用于驱散密封在模塑料134中的芯片(例如，第一芯片102、第二芯片118和/或第三芯片126)中生成的热量。因此，封装件100的背侧可以用于扩展封装件100的功能并且增加封装件100的功能密度和/或集成密度。

图3A至图3P以及图5A和图5B所示的工艺流程说明了从背侧至正侧制造封装件100和封装件400的实例。然而，在其他的实施例中，可以从正侧至后侧制造封装件100和/或封装件400。图6A至图6N示出了这种实施例的实例。

根据一个或多个实施例，图6A至图6N示出了说明形成多芯片封装件100的方法的工艺流程。为了简洁的目的，在图6A至图6N的图中简化了多芯片封装件100的某些部件。参考图6A，正侧RDL 114可以形成在第一载体304上方，例如，使用以上关于图1所述的一个或多个工艺。参考图6B，在第一载体304的第一部分304-1和第二部分304-2的每一个中，一个或多个第一导电通孔116形成在第一载体304上方。可以通过诸如电镀的任何合适的技术形成一个或多个第一导电通孔116。取决于期望的材料，可以选择性地使用诸例如溅射、蒸发、PECVD等的其他的形成工艺。在形成一个或多个第一导电通孔116中，可以暴露(例如，通过激光开口工艺和/或蚀刻工艺)正侧RDL 114的一些导电部件114c，并且之后，一个或多个第一导电通孔116可以形成在正侧RDL 114的暴露的导电部件114c上方。

参考图6C，在第一载体304的第一部分304-1和第二部分304-2的每一个中，第一芯片102可以耦接至正侧RDL 114。在图6C所示的实例中，第一芯片102的第一表面102a面向正侧RDL 114。如图6C所示，第一绝缘层108可以形成在第一芯片102的第一表面102a处并且可以设置在正侧RDL 114与第一芯片102的第一表面102a之间。附加地，第一粘合层110可以设置在第一芯片102的第二表面102b处。第一导电柱106设置在第一绝缘层108内。为了简洁的目的，图6C中省略了第一导电柱106。在第一芯片102与正侧RDL 114的耦接中，可以暴露(例如，通过激光开口工艺和/或蚀刻工艺)正侧RDL 114的一些导电部件114c，并且之后，第一导电柱106可以耦接至正侧RDL 114的暴露的导电部件114c。

在图6B和图6C的实例中，在形成一个或多个第一导电通孔116之后，第一芯片102耦接至正侧RDL 114。然而，步骤的这种顺序仅是说明性的，在其他的实施例中，在形成一个或多个第一导电通孔116之前，第一芯片102耦接至正侧RDL 114。

参考图6D，在第一载体304的第一部分304-1和第二部分304-2的每一个中，模塑料134可以形成在第一芯片102上方。模塑料134可以附加地形成在一个或多个第一导电通孔116周围和上方。在一些实施例中，例例如，模塑料134使用模具(未示出)来塑造或模制，其中，在应用时该模具具有用于保持模塑料134的边界或其他部件。这种模具可以用于将模塑料134加压模制在第一芯片102和一个或多个第一导电通孔116上方和周围，以促使模塑料134进入开口和凹槽中、排除模塑料134中的气泡等。

参考图6E，可以对模塑料134执行第三减薄工艺602至一个或多个第一导电通孔116和第一粘合层110。作为实例，第三减薄工艺602可以基本类似于第一减薄工艺306。参考图6F，在第一载体304的第一部分304-1和第二部分304-2的每一个中，背侧RDL 112可以形成在一个或多个第一导电通孔116和第一粘合层110上方。可以使用以上关于图1所述的一个或多个工艺来形成背侧RDL 112。背侧RDL 112的导电部件112c可以耦接(例如，电和/或物理耦接)至一个或多个第一导电通孔116。为了简洁的目的，图6F中省略了背侧RDL 112的导电部件112c。

参考图6G，在第一载体304的第一部分304-1和第二部分304-2的每一个中，一个或多个第二导电通孔138和一个或多个第三导电通孔150形成在背侧RDL 112上方并且耦接至背侧RDL 112。可以通过诸如电镀的任何合适的技术形成一个或多个第二导电通孔138和一个或多个第三导电通孔150。取决于期望的材料，可以选择性地使用诸如溅射、蒸发、PECVD等的其他的形成工艺。在形成一个或多个第二导电通孔138和一个或多个第三导电通孔150中，可以暴露(例如，通过激光开口工艺和/或蚀刻工艺)背侧RDL 112的一些导电部件112c，并且之后，一个或多个第二导电通孔138和一个或多个第三导电通孔150可以形成在背侧RDL 112的暴露的导电部件112c上方。

参考图6H，在第一载体304的第一部分304-1和第二部分304-2的每一个中，第二芯片118和第三芯片126可以耦接至背侧RDL 112。在图6G所示的实例中，第二芯片118和第三芯片126的第一表面118a和126a面向背侧RDL 112。如图6H所示，第二绝缘层124和第三绝缘层132可以分别形成在第二芯片118和第三芯片126的第一表面118a和126a处。第二导电柱120和第三导电柱130分别设置在第二绝缘层124和第三绝缘层132内。为了简洁的目的，图6H中省略了第二导电柱120和第三导电柱130。在第二芯片118和第三芯片126与背侧RDL 112的耦接中，可以暴露(例如，通过激光开口工艺和/或蚀刻工艺)背侧RDL 112的一些导电部件112c，并且之后，第二导电柱120和第三导电柱130可以耦接至背侧RDL 112的暴露的导电部件112c。

在图6G和图6H的实例中，在形成一个或多个第二导电通孔138和一个或多个第三导电通孔150之后，第二芯片118和第三芯片126耦接至背侧RDL 112。然而，步骤的这种顺序仅是说明性的，在其他的实施例中，在形成一个或多个第二导电通孔138和一个或多个第三导电通孔150之前，第二芯片118和第三芯片126耦接至背侧RDL 112。

参考图6I，在第一载体304的第一部分304-1和第二部分304-2的每一个中，模塑料134可以形成在第二芯片118、第三芯片126、一个或多个第二导电通孔138和一个或多个第三导电通孔150上方，例如，使用以上关于图6D所述的一个或多个工艺。附加地，模塑料134可以完全密封背侧RDL 112。

参考图6J，可以对模塑料134执行第四减薄工艺604以暴露一个或多个第二导电通孔138和一个或多个第三导电通孔50。第四减薄工艺604可以类似于第一减薄工艺306。第四减薄工艺604可以附加地暴露第二芯片118和第三芯片126的远离第一芯片102的表面。参考图6K，第二粘合层136可以形成在模塑料134的远离正侧RDL 114的表面上。

参考图6L，一个或多个开口202可以形成在第二粘合层136中，例如，以暴露一个或多个第二导电通孔138和一个或多个第三导电通孔150。一个或多个开口202可以与一个或多个第二导电通孔138和一个或多个第三导电通孔150对准。可以通过激光开口工艺和/或蚀刻工艺来形成一个或多个开口202，但是也可能是其他的工艺。如以上关于图2所述，一个或多个第二导电通孔138和一个或多个第三导电通孔150的由一个或多个开口202暴露的部分可以具有比一个或多个第三导电通孔150和一个或多个第二导电通孔138的横向尺寸D小约15μm至约20μm的横向尺寸A。

参考图6M，一个或多个第一导电元件142可以形成在第四芯片140的第四接触焊盘144上方。以类似的方式，一个或多个第二导电元件154可以形成在第五芯片152的第五接触焊盘156上方。在一些实施例中，在图3O的实例中，一个或多个第一导电元件142可以浸入助焊剂312中，从而使得一个或多个第一导电元件142的远离第四芯片140的表面涂覆有助焊剂312。以类似的方式，一个或多个第二导电元件154可以浸入助焊剂312，从而使得一个或多个第二导电元件154的远离第五芯片152的表面涂覆有助焊剂312。

参考图6N，第四芯片140可以使用一个或多个第一导电元件142耦接(例如，电耦接)至一个或多个第二导电通孔138的第二端138b。作为实例，可以拾取第四芯片140并且将其放置在暴露一个或多个第二导电通孔138的第二端138b的一个或多个开口202上方。之后，通过将一个或多个第一导电元件142放置或设置在一个或多个开口202中并且执行回流工艺，由此使得第四芯片140与一个或多个第二导电通孔138接触(例如，电接触)，从而将一个或多个第一导电元件142耦接至一个或多个第二导电通孔138。之后，将对一个或多个第一导电元件142执行助焊剂清洗工艺。

以类似的方式，第五芯片152可以使用一个或多个第二导电元件154耦接(例如，电耦接)至一个或多个第三导电通孔150的第二端150b。作为实例，可以拾取第五芯片152并且将其放置在暴露一个或多个第三导电通孔150的第二端150b的一个或多个开口202上方。之后，通过将一个或多个第二导电元件154放置或设置在一个或多个开口202中并且执行回流工艺，由此使得第五芯片152与一个或多个第三导电通孔150接触(例如，电接触)，从而将一个或多个第二导电元件154耦接至一个或多个第三导电通孔150。之后，将对一个或多个第二导电元件154执行助焊剂清洗工艺。

之后，图6N所示的结构可以从第一载体304脱粘或卸下，并且随后可以分割或切割(例如，沿着切割线DL)该结构，从而形成多个封装件，每一个封装件都与图1中所示的封装件100基本相同。如以上关于图1所述，第四芯片140和第五芯片152可以不具有模塑料134并且可以设置在第二粘合层136的远离模塑料134的一侧处。因此，未密封在模塑料134中的附加的芯片(例如，第四芯片140和第五芯片152)可以安装在封装件100的背侧上或安装在该背侧处并且电连接至可以密封在模塑料134中的芯片(例如，第一芯片102、第二芯片118和/或第三芯片126)。因此，封装件100的背侧可以用于扩展封装件100的功能并且增加封装件100的功能密度和/或集成密度。

根据本文的各个实施例，提供了一种封装件。封装件可以包括：第一芯片，具有第一表面和与第一表面相对的第二表面；第一重分布层(RDL)，耦接至第一芯片的第一表面；第二芯片，具有第一表面和与第一表面相对的第二表面，第二芯片的第一表面面向第一芯片；第二RDL，设置在第一芯片与第二芯片之间并且耦接至第二芯片的第一表面；导电通孔，横向邻近第二芯片，导电通孔耦接至第二RDL；以及模塑料，设置在第二芯片与导电通孔之间。

根据本文的各个实施例，提供了一种封装件。封装件可以包括：正侧重分布层(RDL)；背侧RDL；第一芯片，设置在正侧RDL与背侧RDL之间，第一芯片耦接至正侧RDL；第一导电通孔，与第一芯片横向分离并且耦接至背侧RDL和正侧RDL；第二芯片，面向第一芯片，背侧RDL设置在第一芯片与第二芯片之间，背侧RDL耦接至第二芯片；第二导电通孔，与第二芯片横向分离并且耦接至背侧RDL；以及模塑料，至少部分地密封第一芯片、背侧RDL、第一导电通孔、第二芯片和第二导电通孔。

根据本文的各个实施例，提供了一种制造封装件的方法。方法可以包括：在载体上方形成第一重分布层(RDL)；在第一RDL上方设置第一芯片，第一芯片电耦接至第一RDL；将第一芯片密封在第一模塑料中；在第一芯片的表面上方形成第二RDL，第一芯片设置在第一RDL与第二RDL之间；在第二RDL上方设置第二芯片，第二RDL设置在第一芯片与第二芯片之间；在第二RDL上方形成一个或多个导电通孔，该一个或多个导电通孔与第二芯片横向分离，该第一或多个导电通孔电耦接至第二RDL；以及将第二芯片和一个或多个导电通孔密封在第二模塑料中。

根据本发明的一些实施例，提供了一种封装件，包括：第一芯片，具有第一表面和与所述第一表面相对的第二表面；第一重分布线(RDL)，耦接至所述第一芯片的第一表面；第二芯片，具有第一表面和与所述第一表面相对的第二表面，所述第二芯片的第一表面面向所述第一芯片；第二RDL，设置在所述第一芯片与所述第二芯片之间并且耦接至所述第二芯片的第一表面；导电通孔，横向邻近所述第二芯片，所述导电通孔耦接至所述第二RDL；以及模塑料，设置在所述第二芯片与所述导电通孔之间。

在上述封装件中，所述导电通孔的远离所述第二RDL的表面与所述第二芯片的第二表面基本共面。

在上述封装件中，还包括：第一粘合层，设置在所述第一芯片与所述第二RDL之间。

在上述封装件中，还包括：第二粘合层，设置在所述第二芯片的第二表面处。

在上述封装件中，还包括：无源器件，耦接至所述导电通孔。

在上述封装件中，还包括：散热器，邻近所述第二芯片的第二表面。

在上述封装件中，还包括：第三芯片，与所述第二芯片横向分离，所述第三芯片耦接至所述第二RDL。

在上述封装件中，所述模塑料还设置在所述第三芯片与所述第二芯片之间。

根据本发明的另一些实施例，还提供了一种封装件，包括：正侧重分布层(RDL)；背侧RDL；第一芯片，设置在所述正侧RDL与所述背侧RDL之间，所述第一芯片耦接至所述正侧RDL；第一导电通孔，与所述第一芯片横向分离并且耦接至所述背侧RDL和所述正侧RDL；第二芯片，面向所述第一芯片，所述背侧RDL设置在所述第一芯片与所述第二芯片之间，所述背侧RDL耦接至所述第二芯片；第二导电通孔，与所述第二芯片横向分离并且耦接至所述背侧RDL；以及模塑料，至少部分地密封所述第一芯片、所述背侧RDL、所述第一导电通孔、所述第二芯片和所述第二导电通孔。

在上述封装件中，所述模塑料的远离所述正侧RDL的表面包括所述封装件的背侧。

在上述封装件中，还包括：多个外部连接件，耦接至所述正侧RDL。

在上述封装件中，还包括：无源器件，设置在所述模塑料的远离所述正侧RDL的表面处，所述无源器件耦接至所述第二导电通孔。

在上述封装件中，还包括：散热器，附接至所述第二芯片的远离所述正侧RDL的表面。

在上述封装件中，所述第二导电通孔的横向尺寸在从约80μm至约120μm的范围内。

在上述封装件中，所述第二导电通孔包括多个第二导电通孔，所述多个第二导电通孔的邻近的导电通孔分离的距离在从约200μm至约400μm的范围内。

根据本发明的又一些实施例，还提供了一种制造封装件的方法，所述方法包括：在载体上方形成第一重分布层(RDL)；在所述第一RDL上方设置第一芯片，所述第一芯片电耦接至所述第一RDL；将所述第一芯片密封在第一模塑料中；在所述第一芯片的表面上方形成第二RDL，所述第一芯片设置在所述第一RDL与所述第二RDL之间；在所述第二RDL上方设置第二芯片，所述第二RDL设置在所述第一芯片与所述第二芯片之间；在所述第二RDL上方形成一个或多个导电通孔，所述一个或多个导电通孔与所述第二芯片横向分离，所述一个或多个导电通孔电耦接至所述第二RDL；以及将所述第二芯片和所述一个或多个导电通孔密封在第二模塑料中。

在上述方法中，还包括：在所述第二模塑料的远离所述第一RDL的表面上方形成粘合层，并且在所述粘合层中形成一个或多个开口，所述一个或多个开口暴露所述一个或多个导电通孔。

在上述方法中，还包括：将无源器件放置在所述粘合层的远离所述第一RDL的表面上方，所述无源器件电耦接至所述一个或多个导电通孔。

在上述方法中，将所述无源器件放置在所述第二模塑料的远离所述第一RDL的表面上方包括：将所述无源器件的一个或多个第一导电元件浸入助焊剂，并且将所述一个或多个第一导电元件放置在所述粘合层的一个或多个开口中。

在上述方法中，还包括：将散热器耦接至所述第二模塑料的远离所述第一RDL的表面。

上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。