半导体元件及其制作方法与流程

本发明涉及一种制作半导体元件的方法，尤其是涉及一种于形成层间介电层之前去除两个栅极结构之间部分接触洞蚀刻停止层的方法。

背景技术：

在现有半导体产业中，多晶硅系广泛地应用于半导体元件如金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管中，作为标准的栅极填充材料选择。然而，随着MOS晶体管尺寸持续地微缩，传统多晶硅栅极因硼穿透(boron penetration)效应导致元件效能降低，及其难以避免的空乏效应(depletion effect)等问题，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。因此，半导体业界更尝试以新的栅极填充材料，例如利用功函数(work function)金属来取代传统的多晶硅栅极，用以作为匹配高介电常数(High-K)栅极介电层的控制电极。

在现今金属栅极晶体管制作过程中，特别是在形成接触插塞时需进行额外的步骤来去除接触洞蚀刻停止层，造成制作工艺上的不便与成本的增加。因此如何改良现行金属栅极制作工艺即为现今一重要课题。

技术实现要素：

为达上述目的，本发明优选实施例揭露一种制作半导体元件的方法。首先提供一基底，然后形成一第一栅极结构以及一第二栅极结构于基底上，形成一接触洞蚀刻停止层于第一栅极结构、第二栅极结构及基底上，去除部分第一栅极结构及第二栅极结构之间的部分接触洞蚀刻停止层，以及形成一层间介电层于接触洞蚀刻停止层上。

本发明另一实施例揭露一种半导体元件，其包含一基底、一第一栅极结构设于基底上、一第一接触洞蚀刻停止层设于第一栅极结构的侧壁旁且第一接触洞蚀刻停止层为L型以及一层间介电层设于基底上并接触接触洞蚀刻停止层及基底。

附图说明

图1至图6为本发明优选实施例制作一半导体元件的方法示意图。

主要元件符号说明

12 基底 14 鳍状结构

16 栅极结构 18 栅极结构

20 栅极结构 22 多晶硅材料

24 间隙壁 26 间隙壁

28 源极/漏极区域 30 接触洞蚀刻停止层

32 接触洞蚀刻停止层 34 接触洞蚀刻停止层

36 层间介电层 38 功函数金属层

40 低阻抗金属层 42 硬掩模

44 高介电常数介电层 46 金属栅极

48 金属栅极 50 金属栅极

52 介电层 54 接触洞

56 阻障层 58 金属层

60 接触插塞 62 接触洞蚀刻停止层

具体实施方式

请参照图1至图6，图1至图6为本发明优选实施例制作一半导体元件的方法示意图。如图1所示，首先提供一基底12，例如一硅基底或硅覆绝缘(SOI)基板，其上可定义有一晶体管区，例如一PMOS晶体管区或一NMOS晶体管区。基底12上具有至少一鳍状结构14及一绝缘层(图未示)，其中鳍状结构14的底部被绝缘层，例如氧化硅所包覆而形成浅沟隔离，且部分的鳍状结构14上另分别设有多个栅极结构16、18、20。需注意的是，本实施例虽以三个栅极结构16、18、20为例，但栅极结构16、18、20的数量并不局限于此，而可视制作工艺需求任意调整。

鳍状结构14的形成方式可以包含先形成一图案化掩模(图未示)于基底12上，再经过一蚀刻制作工艺，将图案化掩模的图案转移至基底12中。接着，对应三栅极晶体管元件及双栅极鳍状晶体管元件结构特性的不同，而可 选择性去除或留下图案化掩模，并利用沉积、化学机械研磨(chemical mechanical polishing,CMP)及回蚀刻制作工艺而形成一环绕鳍状结构14底部的浅沟隔离。除此之外，鳍状结构14的形成方式另也可以是先制作一图案化硬掩模层(图未示)于基底12上，并利用外延制作工艺于暴露出于图案化硬掩模层的基底12上成长出半导体层，此半导体层即可作为相对应的鳍状结构14。同样的，另可以选择性去除或留下图案化硬掩模层，并通过沉积、CMP及回蚀刻制作工艺形成一浅沟隔离以包覆住鳍状结构14的底部。另外，当基底12为硅覆绝缘基板时，则可利用图案化掩模来蚀刻基底上的一半导体层，并停止于此半导体层下方的一底氧化层以形成鳍状结构，故可省略前述制作浅沟隔离的步骤。

栅极结构16、18、20的制作方式可依据制作工艺需求以先栅极(gate first)制作工艺、后栅极(gate last)制作工艺的先栅极介电层(high-k first)制作工艺以及后栅极制作工艺的后栅极介电层(high-k last)制作工艺等方式制作完成。以本实施例的后栅极介电层制作工艺为例，可先于鳍状结构14上形成一优选包含介质层(图未示)与多晶硅材料22所构成的栅极结构16、18、20，然后于栅极结构16、18、20侧壁形成间隙壁24、26。

在本实施例中，间隙壁24包含氮碳化硅(SiCN)，设于间隙壁24外侧的间隙壁26则优选包含二氧化硅，但并不局限于此。例如间隙壁24与间隙壁26均可选自由二氧化硅、氮化硅、氮氧化硅以及氮碳化硅所构成的群组且间隙壁24与间隙壁26优选由不同材料所构成。

接着于间隙壁24、26两侧的鳍状结构14以及/或基底12中形成一源极/漏极区域28及/或外延层(图未示)，并选择性于源极/漏极区域28及/或外延层的表面形成一金属硅化物(图未示)。然后形成一接触洞蚀刻停止层30于栅极结构16、18、20与基底12上，其中接触洞蚀刻停止层30优选包含SiCN，但并不局限于此，又可选择其他具有应力的材料，例如氮化硅。

随后如图2所示，进行一蚀刻制作工艺，去除部分栅极结构16与栅极结构18之间的接触洞蚀刻停止层30以及栅极结构18与栅极结构20之间的接触洞蚀刻停止层30，由此暴露出鳍状结构14表面，并同时于各栅极结构16、18、20或间隙壁24、26的一侧壁旁形成一约略L型的接触洞蚀刻停止层32以及于另一侧壁形成倒L型的接触洞蚀刻停止层34。其中断开接触洞蚀刻停止层30之前可选择性进行一热处理，将接触洞蚀刻停止层30的应力 导入后再进行前述蚀刻制作工艺切断接触洞蚀刻停止层30。值得注意的是，虽然栅极结构16、18、20正上方的接触洞蚀刻停止层30与鳍状结构14表面上的接触洞蚀刻停止层30具有一高度差，本发明可于切断栅极结构16、18、20之间的接触洞蚀刻停止层30时同时去除栅极结构16、18、20正上方的接触洞蚀刻停止层30，或可选择保留栅极结构16、18、20正上方的接触洞蚀刻停止层30。

举例来说，若在不形成任何掩模的情况下进行前述蚀刻制作工艺，本发明优选于去除前述栅极结构16、18、20之间的接触洞蚀刻停止层30时同时去除栅极结构16、18、20正上方的接触洞蚀刻停止层30并暴露出多晶硅材料22。若欲保留栅极结构16、18、20正上方的接触洞蚀刻停止层30，依据本发明的一实施例，可先选择性进行一沉积制作工艺，在各栅极结构16、18、20正上方的接触洞蚀刻停止层30表面形成一聚合物(图未示)，然后利用该聚合物为掩模进行前述蚀刻制作工艺来去除栅极结构16、18、20之间的接触洞蚀刻停止层30。通过聚合物的保护，栅极结构16、18、20正上方的接触洞蚀刻停止层30厚度便不致于蚀刻过程中耗损而降低。另外在本实施例中，去除接触洞蚀刻停止层30的蚀刻气体可选自由CH₂F₂、CH₃F以及CF₄所构成的群组，但不局限于此。

如图3所示，接着形成一层间介电层36于接触洞蚀刻停止层30与鳍状结构14上并填满栅极结构16、18、20之间的空间，然后进行一平坦化制作工艺，例如利用CMP去除部分层间介电层36、部分接触洞蚀刻停止层30并暴露出由多晶硅材料22所构成的栅极电极，使栅极电极上表面与层间介电层36上表面齐平。

依据本发明的一实施例，如图4所示，相较于图3断开单一一层接触洞蚀刻停止层30后便形成层间介电层36，本发明又可选择于断开接触洞蚀刻停止层30后以及形成层间介电层36之前再形成另一接触洞蚀刻停止层62于断开的接触洞蚀刻停止层30上，然后在不断开第二层接触洞蚀刻停止层62的情况下直接覆盖层间介电层36，此实施例也属本发明所涵盖的范围。

如图5所示，随后进行一金属栅极置换制作工艺将栅极结构16、18、20转换为金属栅极46、48、50。举例来说，可先进行一选择性的干蚀刻或湿蚀刻制作工艺，例如利用氨水(ammonium hydroxide,NH₄OH)或氢氧化四甲铵(Tetramethylammonium Hydroxide,TMAH)等蚀刻溶液来去除栅极结构16、 18、20中的多晶硅材料22，以于层间介电层36中形成多个凹槽(图未示)。之后依序形成一高介电常数介电层44以及至少包含U型功函数金属层38与低阻抗金属层40的导电层于各凹槽内，并再搭配进行一平坦化制作工艺使U型高介电常数介电层44、U型功函数金属层38与低阻抗金属层40的表面与层间介电层36表面齐平。

在本实施例中，高介电常数介电层44包含介电常数大于4的介电材料，例如选自氧化铪(hafnium oxide，HfO₂)、硅酸铪氧化合物(hafnium silicon oxide，HfSiO₄)、硅酸铪氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化铝(aluminum oxide，Al₂O₃)、氧化镧(lanthanum oxide，La₂O₃)、氧化钽(tantalum oxide，Ta₂O₅)、氧化钇(yttrium oxide，Y₂O₃)、氧化锆(zirconium oxide，ZrO₂)、钛酸锶(strontium titanate oxide，SrTiO₃)、硅酸锆氧化合物(zirconium silicon oxide，ZrSiO₄)、锆酸铪(hafnium zirconium oxide，HfZrO₄)、锶铋钽氧化物(strontium bismuth tantalate,SrBi₂Ta₂O₉,SBT)、锆钛酸铅(lead zirconate titanate,PbZr_xTi_1-xO₃,PZT)、钛酸钡锶(barium strontium titanate,Ba_xSr_1-xTiO₃,BST)、或其组合所组成的群组。

功函数金属层38优选用以调整形成金属栅极的功函数，使其适用于N型晶体管(NMOS)或P型晶体管(PMOS)。若晶体管为N型晶体管，功函数金属层38可选用功函数为3.9电子伏特(eV)～4.3eV的金属材料，如铝化钛(TiAl)、铝化锆(ZrAl)、铝化钨(WAl)、铝化钽(TaAl)、铝化铪(HfAl)或TiAlC(碳化钛铝)等，但不以此为限；若晶体管为P型晶体管，功函数金属层38可选用功函数为4.8eV～5.2eV的金属材料，如氮化钛(TiN)、氮化钽(TaN)或碳化钽(TaC)等，但不以此为限。功函数金属层38与低阻抗金属层40之间可包含另一阻障层(图未示)，其中阻障层的材料可包含钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)等材料。低阻抗金属层40则可选自铜(Cu)、铝(Al)、钨(W)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide，CoWP)等低电阻材料或其组合。由于依据金属栅极置换制作工艺将虚置栅极转换为金属栅极是此领域者所熟知技术，在此不另加赘述。接着可去除部分高介电常数介电层44、部分功函数金属层38与部分低阻抗金属层40形成凹槽(图未示)，然后再填入一硬掩模42于凹槽内并使硬掩模42与层间介电层36表面齐平，其中硬掩模42可选自由氧化硅、氮化硅、氮氧化硅以及氮碳化硅所构成的群组。

然后形成一介电层52于金属栅极46、48、50与层间介电层36上，其中介电层52可与层间介电层36为相同或不同材料，例如介电层52可选自由氧化硅、氮化硅、氮氧化硅以及氮碳化硅所构成的群组。接着可形成一图案化掩模(图未示)，例如一图案化光致抗蚀剂于介电层52上，然后利用图案化掩模进行一蚀刻制作工艺，去除部分介电层52与金属栅极48、50之间的部分层间介电层36以形成一接触洞54暴露鳍状结构14。

之后如图6所示，进行一接触插塞制作工艺，例如先于接触洞54中填入所需的金属材料，包括依序形成一选自由钛(Ti)、氮化钛(TiN)、钽(Ta)及氮化钽(TaN)等群组所构成的阻障层56以及一选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)及钴钨磷化物(cobalt tungsten phosphide，CoWP)等低电阻材料所构成的金属层58，然后搭配进行一平坦化制作工艺，例如以CMP去除部分阻障层56与部分金属层58以形成一接触插塞60电连接基底12内的源极/漏极区域26与外延层。需注意的是，本实施例的接触插塞60虽直接接触两侧的层间介电层36，但不局限于此，又可于前述形成接触洞54时完全去除金属栅极48、50之间的所有层间介电层36，使后续的接触插塞60直接接触两侧的接触洞蚀刻停止层32、34，此实施例也属本发明所涵盖的范围。

请继续参照图6，其为本发明优选实施例的半导体元件的结构示意图。如图5所示，本发明的半导体元件主要包含一基底12、栅极结构或金属栅极46、48、50设于基底12上、间隙壁24与间隙壁26分别设于各金属栅极46、48、50旁、接触洞蚀刻停止层32、34设于金属栅极46、48、50旁或间隙壁26的侧壁、一层间介电层36设于基底12上并接触接触洞蚀刻停止层32、34与鳍状结构14、一介电层52设于金属栅极46、48、50与层间介电层36上以及一接触插塞60设于介电层52与金属栅极46、48、50之间并连接基底12中的源极/漏极区域28。

更具体而言，间隙壁24与间隙壁26各呈现约略I型，各金属栅极46、48、50两侧或间隙壁26旁的接触洞蚀刻停止层32、34优选呈现约略L型及倒L型，间隙壁24优选包含氮碳化硅(SiCN)，间隙壁26优选包含二氧化硅，触洞蚀刻停止层32、34则优选包含氮碳化硅。以金属栅极46与金属栅极48之间的层间介电层36来看，层间介电层36优选设于基底12上并同时接触金属栅极46旁的L型接触洞蚀刻停止层32、金属栅极48旁的倒L型接触洞蚀刻停止层34以及鳍状结构14。另外间隙壁24、间隙壁26、接触洞 蚀刻停止层32、34以及层间介电层36的上表面与下表面均为齐平。

以金属栅极48与金属栅极50之间的接触插塞60来看，接触插塞60优选同时接触两旁的层间介电层36、接触洞蚀刻停止层32、34以及鳍状结构14，但若于形成接触洞54时完全去除金属栅极48、50之间的层间介电层36，则接触插塞60便会仅直接接触接触洞蚀刻停止层32、34与鳍状结构14。

综上所述，本发明主要于形成层间介电层之前先利用蚀刻将栅极结构之间的部分接触洞蚀刻停止层切断并暴露出下面的鳍状结构或基底，然后再形成层间介电层于栅极结构与接触洞蚀刻停止层上。由于接触洞蚀刻停止层已先行被切断，后续于层间介电层中形成接触洞与接触插塞时便不需再进行额外的制作工艺去除接触洞蚀刻停止层以电连接源极/漏极区域，不但可简化元件的制作流程又可降低成本。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。