静电放电保护电路及用于静电放电保护的方法与流程

文档序号:12725140阅读:来源:国知局

技术特征:

1.一种静电放电保护电路,其特征在于,包括:

箝位电路,耦接在静电放电总线与接地节点之间;

开关组件,耦接在电源节点与所述静电放电总线之间;以及

侦测电路,用于侦测是否发生静电放电事件;

其中,当没有发生所述静电放电事件时,所述侦测电路闭合所述开关组件,使得所述静电放电总线耦接于所述电源节点;以及,当发生所述静电放电事件时,所述侦测电路断开所述开关组件,使得所述静电放电总线与所述电源节点分离开。

2.如权利要求1所述的静电放电保护电路,其特征在于,当没有发生所述静电放电事件时,所述箝位电路是开路的,以及,当发生所述静电放电事件时,所述箝位电路形成从所述静电放电总线至所述接地节点的电流路径。

3.如权利要求1所述的静电放电保护电路,其特征在于,所述静电放电保护电路还包括:

输入/输出焊垫;

第一二极管,具有耦接于所述输入/输出焊垫的阳极和耦接于所述静电放电总线的阴极;以及

第二二极管,具有耦接于所述接地节点的阳极和耦接于所述输入/输出焊垫的阴极。

4.如权利要求3所述的静电放电保护电路,其特征在于,所述静电放电保护电路还包括:

上拉电路,用于将所述电源节点选择性地耦接至所述输入/输出焊垫;

下拉电路,用于将所述接地节点选择性地耦接至所述输入/输出焊垫;以及

预驱动器,用于控制所述上拉电路和所述下拉电路。

5.如权利要求4所述的静电放电保护电路,其特征在于,所述上拉电路为第一晶体管,所述第一晶体管具有耦接于所述预驱动器的控制端、耦接于所述电源节点的第一端和耦接于所述输入/输出焊垫的第二端;以及,所述下拉电路为第二晶体管,所述第二晶体管具有耦接于所述预驱动器的控制端、耦接于所述输入/输出焊垫的第一端和耦接于所述接地节点的第二端。

6.如权利要求5所述的静电放电保护电路,其特征在于,所述第一晶体管为PMOS晶体管,以及,所述第二晶体管为NMOS晶体管。

7.如权利要求1所述的静电放电保护电路,其特征在于,所述侦测电路包括:

第一电阻,耦接在所述静电放电总线和中间节点之间;

第二电阻,耦接在所述中间节点和所述接地节点之间;

第三晶体管,具有耦接于所述电源节点的控制端、耦接于所述中间节点的第一端和耦接于第一节点的第二端;以及

第四晶体管,具有耦接于所述电源节点的控制端、耦接于所述静电放电总线的第一端和耦接于所述第一节点的第二端;

其中,所述第一节点耦接于所述开关组件。

8.如权利要求7所述的静电放电保护电路,其特征在于,所述第二电阻的电阻值与所述第一电阻的电阻值相同。

9.如权利要求7所述的静电放电保护电路,其特征在于,所述开关组件包括:

第五晶体管,具有耦接于所述第一节点的控制端、耦接于所述电源节点的第一端、耦接于所述静电放电总线的第二端和耦接于所述静电放电总线的基底端。

10.如权利要求9所述的静电放电保护电路,其特征在于,所述第三晶体管为NMOS晶体管,以及,所述第四晶体管和所述第五晶体管为PMOS晶体管。

11.如权利要求9所述的静电放电保护电路,其特征在于,当没有发生所述静电放电事件时,所述第三晶体管是接通的,以及所述第四晶体管是断开的,使得所述第五晶体管是接通的;以及,当发生所述静电放电事件时,所述第三晶体管是断开的,以及所述第四晶体管是接通的,使得所述第五晶体管是断开的。

12.如权利要求1所述的静电放电保护电路,其特征在于,所述侦测电路包括:

第一电阻,耦接在所述静电放电总线和中间节点之间;

第二电阻,耦接在所述中间节点和所述接地节点之间;

第六晶体管,具有耦接于所述中间节点的控制端、耦接于所述电源节点的第一端和耦接于第二节点的第二端;以及

第七晶体管,具有耦接于所述电源节点的控制端、耦接于所述中间节点的第一端和耦接于所述第二节点的第二端。

13.如权利要求12所述的静电放电保护电路,其特征在于,所述第六晶体管和所述第七晶体管为PMOS晶体管。

14.如权利要求12所述的静电放电保护电路,其特征在于,所述侦测电路还包括:

第八晶体管,具有耦接于所述电源节点的控制端、耦接于所述中间节点的第一端和耦接于第三节点的第二端;以及

第九晶体管,具有耦接于所述第二节点的控制端、耦接于所述第三节点的第一端和耦接于所述静电放电总线的第二端。

15.如权利要求14所述的静电放电保护电路,其特征在于,所述开关组件包括:

第十晶体管,具有耦接于所述中间节点的控制端、耦接于所述电源节点的第一端、耦接于第四节点的第二端和耦接于所述电源节点的基底端;以及

第十一晶体管,具有耦接于所述第三节点的控制端、耦接于所述第四节点的第一端、耦接于所述静电放电总线的第二端和耦接于所述静电放电总线的基底端。

16.如权利要求15所述的静电放电保护电路,其特征在于,所述第八晶体管为NMOS晶体管,以及,所述第九晶体管、所述第十晶体管和所述第十一晶体管为PMOS晶体管。

17.如权利要求15所述的静电放电保护电路,其特征在于,当没有发生所述静电放电事件时,所述第六晶体管是接通的,所述第七晶体管是断开的,所述第八晶体管是接通的,以及所述第九晶体管是断开的,使得所述第十晶体管和所述第十一晶体管均是接通的;以及,当发生所述静电放电事件时,所述第九晶体管是接通的,使得所述第十一晶体管是断开的。

18.一种用于静电放电保护的方法,其特征在于,包括以下步骤:

侦测是否发生静电放电事件;

当没有发生所述静电放电事件时,闭合开关组件,使得静电放电总线耦接于所述电源节点,其中,所述开关组件耦接在所述电源节点和所述静电放电总线之间;以及

当发生所述静电放电事件时,断开所述开关组件,使得所述静电放电总线与所述电源节点分离开;

其中,在静电放电总线和接地节点之间耦接有箝位电路。

当前第2页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1