用于衬底的系统和方法与流程

本发明大体上涉及用于有源和无源器件的封装，且更具体地说，涉及用于包含经模制绝缘体衬底的有源和无源器件的封装。

背景技术：

有源和无源器件可安装在衬底和引线框架上。衬底包含印刷电路板和经模制绝缘体衬底。随后，可用囊封材料覆盖所述组合。衬底和引线框架允许有源和无源器件连接到其它器件。衬底和引线框架上的经囊封器件可安装在印刷电路板上以促成此类连接。

技术实现要素：

提供与经模制绝缘体衬底有关的组件和系统。提供用于制成经模制绝缘体衬底的方法。在一个实施例中，涉及经模制绝缘体衬底。经模制绝缘体衬底包含具有第一表面和第二表面的第一绝缘体。第一绝缘体的所述第一表面中的凹口经构形以促进第二绝缘体在第一表面的暴露区域上方排气。通过第一表面暴露第一导电端子。通过第二表面暴露第二导电端子，且所述第二导电端子电耦合到第一端子。

在一个实施例中，提供一种组件，包括：

第一绝缘体，其具有第一表面和第二表面；

凹口，其在所述第一绝缘体的所述第一表面中，经构形以促进第二绝缘体在所述第一表面的暴露区域上方排气；

第一导电端子，其通过所述第一表面暴露；和

第二导电端子，其通过所述第二表面暴露且电耦合到所述第一端子。

其中，进一步包括使所述第一导电端子与所述第二导电端子耦合的互连件。

其中，进一步包括：

器件，其具有导电器件端子，其中所述器件安装在所述凹口上方，且所述导电器件端子耦合到所述第一导电端子，在所述器件与所述第一表面之间形成间隙。

其中，进一步包括：

第二绝缘体，其囊封所述器件且基本上填充所述间隙和所述凹口。

其中，所述凹口的横截面形状是矩形。

其中，所述凹口在所述第一表面上完全或部分地形成闭合平面形状。

本发明的实施例还提供一种组件，包括：

第一绝缘体，其具有第一表面和第二表面；

第一凹口，其在所述第一绝缘体的所述第一表面中；

第二绝缘体，其具有第三表面和第四表面，基本上填充所述第一凹口，且其中所述第三表面邻近于所述第一表面；

第二凹口，其在所述第一表面或所述第四表面中，经构形以促进第三绝缘体分别地在所述第一表面或第四表面的暴露区域上方排气；

第一导电端子，其通过所述第一或第四表面暴露；和

第二导电端子，其通过所述第二表面暴露且电耦合到所述第一端子。

其中，进一步包括在所述第一表面中的第三凹口，所述第三凹口经构形以促进第三绝缘体在所述第一表面的暴露区域上方排气。

其中，进一步包括在所述第四表面中的第三凹口，所述第三凹口经构形以促进第三绝缘体在所述第四表面的暴露区域上方排气。

其中，进一步包括使所述第一导电端子与所述第二导电端子电耦合的导电互连件。

其中，进一步包括：

器件，其具有导电器件端子，其中所述器件安装在所述第二凹口上方，且所述导电器件端子耦合到所述第一导电端子以在所述器件与所述第一表面之间形成间隙。

其中，进一步包括：

第三绝缘体，其囊封所述器件且基本上填充所述间隙和所述第二凹口。

其中，所述第一凹口和所述第二凹口的横截面形状是矩形。

本发明的实施例还提供一种DC-DC电压转换器，包括：

经模制绝缘体衬底，其包括：

第一绝缘体，其具有第一表面和第二表面；

凹口，其在所述第一绝缘体的所述第一表面中，经构形以促进第二绝缘体在所述第一表面的暴露区域上方排气；

一组第一导电端子，其通过所述第一表面暴露；和

一组第二导电端子，其通过所述第二表面暴露且电耦合到所述组第一导电端子；

PWM控制器和驱动器，其电耦合到所述第一导电端子中的一或多者；

至少一个功率晶体管，其耦合到所述PWM控制器和驱动器，且耦合到所述第一导电端子中的一或多者；

滤波器，其电耦合到所述PWM控制器和驱动器、所述至少一个功率晶体管以及所述第一导电端子中的一或多者；且

所述第二绝缘体覆盖所述经模制绝缘体衬底、所述PWM控制器和驱动器、所述至少一个功率晶体管以及所述滤波器，且基本上填充所述凹口。

其中，所述PWM控制器和驱动器在所述经模制绝缘体衬底中的所述凹口上方，形成由所述第二绝缘体基本上填充的间隙。

其中，进一步包括使所述组第一导电端子中的一者与所述组第二导电端子中的一者耦合的互连件。

本发明的实施例还提供一种电气系统，包括：

电源；

负荷，其电耦合到所述电源；且

其中所述电源进一步包括：

经模制绝缘体衬底，其包括：

第一绝缘体，其具有第一表面和第二表面；

凹口，其在所述第一绝缘体的所述第一表面中，经构形以促进第二绝缘体在所述第一表面的暴露区域上方排气；

一组第一导电端子，其通过所述第一表面暴露；

一组第二导电端子，其通过所述第二表面暴露且电耦合到所述组第一导电端子；

PWM控制器和驱动器，其电耦合到所述第一导电端子中的一或多者；

至少一个功率晶体管，其耦合到所述PWM控制器和驱动器，且耦合到所述第一导电端子中的一或多者；

滤波器，其电耦合到所述PWM控制器和驱动器、所述至少一个功率晶体管以及所述第一导电端子中的一或多者；且

所述第二绝缘体覆盖所述经模制绝缘体衬底、PWM控制器和驱动器、至少一个功率晶体管以及滤波器，且基本上填充所述凹口。

其中，所述PWM控制器和驱动器在所述经模制绝缘体衬底中的所述凹口上方，形成由所述第二绝缘体基本上填充的间隙。

其中，进一步包括将所述组第一导电端子中的一者耦合到所述组第二导电端子中的一者的互连件。

其中，所述负荷进一步包括：

处理器；和

存储器，其电耦合到所述处理器。

相关申请案的交叉参考：本申请案要求2015年7月17日申请的序列号为62/193691的美国临时专利申请案和2015年9月15日申请的序列号为62/218693的美国临时专利申请案的权益，所述美国临时专利申请案两者全文以引用的方式并入本文中。

附图说明

图1A是包含具有凹口的经模制绝缘体载体的经囊封组件的实施例的横截面图。

图1B是凹口的实施例的横截面图。

图2是包含具有凹口的经模制绝缘体载体的经囊封组件的另一实施例的横截面图。

图3是具有凹口的经模制互连衬底的实施例的自顶向下视图。

图4A是具有凹口的经模制互连衬底的另一实施例的横截面。

图4B是具有凹口的经模制互连衬底的又一实施例的横截面。

图4C是包含导电互连件的经模制互连衬底的实施例的横截面。

图5A是包含具有凹口的经模制绝缘体载体的经囊封组件的另一实施例的横截面图。

图5B是具有互连端子的经模制绝缘体衬底的一个实施例的横截面。

图6是电气系统的一个实施例。

图7说明制造包含具有一或多个凹口的经模制绝缘体衬底的经囊封组件的两种例示性方法。

图8是牺牲性载体阵列的一个实施例。

图9是制造包含具有一或多个凹口的经模制绝缘体衬底的经囊封组件的另一例示性方法。

图10说明制造包含具有一或多个凹口的经模制绝缘体衬底的经囊封组件的两种例示性方法。

具体实施方式

本申请案要求2015年7月17日申请的序列号为62/193691的美国临时专利申请案和2015年9月15日申请的序列号为62/218693的美国临时专利申请案的权益，所述美国临时专利申请案两者全文以引用的方式并入本文中。

经模制互连衬底(MIS)是由经模制绝缘体(例如塑料)形成的载体，在所述载体中形成一或多个导电(例如金属)端子以及可能地一或多个导电互连件(也就是电耦合此些端子)。在一个实施例中，MIS可用作安装在MIS上的一或多个器件与安装结构(例如，MIS安裝在上面的印刷电路板(PCB))之间的机械和电气接口。

器件可为有源器件，例如集成电路(IC)、晶体管、二极管或另一有源半导体器件。器件还可为无源器件，例如电感器、电容器，或机械器件，例如加速计。器件可具有有引线或无引线的导电端子。器件可经囊封(例如，用例如热固性材料(例如环氧模制化合物(EMC))或热塑性材料的塑料)，或不经囊封。在将一或多个器件安装在MIS上时形成组件。

在一个实施例中，MIS的第一侧上的第一组一或多个端子可附接到MIS的另一侧上的第二组一或多个端子。第一组一或多个端子可将一或多个器件电耦合到MIS。在另一实施例中，MIS可安裝到安装结构上；MIS的第二侧(例如，与第一侧相反)上的第二组一或多个端子可附接到安装结构上的一或多个端子。因此，所述一或多个器件电耦合到安装结构。

在另一实施例中，通过用绝缘体(例如，用例如热固性材料(例如环氧模制化合物(EMC))或热塑性材料的塑料)囊封组件形成经囊封组件，以便保护组件免受环境影响并将组件的MIS与一或多个器件电隔离。例如通过模制制程形成囊封。

当将一或多个器件安装在MIS上时，在所述一或多个器件与MIS之间形成间隙。与包括经囊封组件的物品的尺寸相比，所述间隙是相对较窄的。难以从封闭模具排放和移除来自熔融囊封材料(例如，熔融热固性材料(例如熔融EMC)，或熔融热塑性材料)的所截留空气和挥发性气体以使得熔融材料填充此间隙。在囊封期间在所述间隙中形成被囊封体包围的一或多个空隙(也就是气体及/或液体小室，例如所截留空气)的风险增加。此一或多个空隙增加MIS与器件之间的热机械失配和对应界面应力。另外，湿气可聚集在所述一或多个空隙中；在后续热循环期间，湿气的流体静压可诱使在MIS与囊封体的接合点处脱层。流体静压也可能导致经囊封组件(例如，所述囊封体中)的裂缝。因此，此一或多个空隙不合需要地减小经囊封组件可靠性。

为了减小形成一或多个空隙的风险并提高可靠性，可在经模制绝缘体载体的平行于并且最接近于器件侧的侧上形成一或多个凹口。经模制绝缘体载体是由经模制绝缘体形成的载体。

图1A说明本发明的一个实施例，其为具有形成于经模制绝缘体载体108中的两个此类凹口122的经囊封组件100。一或多个凹口122促进囊封体110在整个间隙116中(并且在形成间隙116的经模制绝缘体载体108和器件102的暴露区域上方)排气。

一或多个凹口122也用以互锁(且因此以机械方式紧固)囊封体110与MIS104，因此提高经囊封组件100的可靠性。在图1B中说明例示性凹口轮廓，且所述例示性凹口轮廓包含倒L形状凹口122a、L形状凹口122b、四边形形状凹口122c、平行四边形形状凹口122d、倒梯形形状凹口122e、梯形形状凹口122f以及矩形形状凹口122g。例如L形状凹口122b、四边形形状凹口122c和梯形形状凹口122f的形状归因于其形状而提高(例如)囊封体110与经模制绝缘体载体108之间的互锁强度。

凹口122的尺寸取决于用以形成凹口的技术、绝缘体的尺寸、维持MIS 104的结构完整性必需的尺寸、促进排气所需的尺寸，以及提高两个绝缘体之间的粘着力所需的凹口122的数目。在一个实施例中，凹口122的高度大于或等于凹口122形成在其中的绝缘体的高度的50％，例如大于37.5微米。在另一实施例中，凹口122的宽度大于或等于邻近MIS 104端子和/或互连件的宽度的33％，例如大于15微米。在又一实施例中，凹口122的宽度与凹口122的高度的比率介于40％与100％之间。

返回到图1A，MIS 104还可包含一或多个端子。在另一实施例中，经模制绝缘体载体108还可包含一或多个互连件(随后描述)。图1A说明包含第一端子112和第二端子114的MIS 104。在另一实施例中，第一端子112和第二端子114的经暴露表面分别与经模制绝缘体载体108的顶部表面132和底部表面134大体上共面。在又一实施例中，经模制绝缘体载体108的顶侧132是邻近于器件102的侧，且经模制绝缘体载体108的底侧是经构形成邻近于安装结构的侧。器件102通过MIS端子与器件端子之间的导电粘着材料(例如焊料)以电气方式和机械方式耦合到MIS 104。

在一个实施例中，如在图2中所说明，可在经模制绝缘体载体108中形成其中至少一个侧壁202是由端子112形成的一或多个凹口122。在又一实施例中，一或多个凹口122可部分或完全地在端子中形成。

返回到图1A，当经囊封组件100安裝到安装结构150(例如PCB)上时，通常施加热量以熔融导电粘着材料106(例如焊料)，从而以机械方式和电气方式将经囊封组件100耦合到安装结构150。随着经囊封组件100的温度增加，邻近于囊封体110的导电粘着材料106(将器件102附接到MIS 104)的流体静压也可增加。此流体静压增加提高了囊封体110从MIS 104脱层和/或开裂的风险。脱层和开裂不合需要地减小经囊封组件100的可靠性。

图3是在图1中说明的MIS 104的一个实施例的自顶向下视图。在此实施例中，第一端子302与第二端子304通过经模制绝缘体载体108的顶部表面132暴露，且与所述顶部表面132大体上共面。在另一实施例中，如在图1A中所说明，一或多个端子可通过经模制绝缘体载体108的底部表面134暴露，且与所述底部表面134大体上共面。图3也说明两个凹口。图3说明具有在经模制绝缘体载体108内的第一端323的第一凹口322。图3也说明具有暴露于MIS 104的外部且与经模制绝缘体载体108的经暴露侧326共面的第二端325的第二凹口324。

在一个实施例中，可形成相对于彼此偏斜的两个或多于两个凹口。在另一实施例中，MIS 104中的一或多个组的一或多个凹口可在顶部表面132上形成一或多个闭合平面形状，如(例如)在图4A和4B中所说明；闭合平面形状包含圆形、椭圆形、三角形、四边形、正多边形和不规则多边形。每一组凹口可相对于彼此偏斜地形成。

图4A说明由第一对凹口402和第二对凹口403实施的闭合平面形状(也就是矩形)的一个实施例。第一对凹口402垂直于第二对凹口403。图4B说明由垂直于包围第一端子302的第二组凹口407的第一对凹口405形成的闭合平面图形(也就是矩形)的另一实施例。图4B说明由与第二组凹口403偏斜(也就是垂直)的第一组凹口402形成的闭合平面图形(也就是两个邻近矩形)的又一实施例。

返回到图4A，在另一实施例中，导电互连件408可将第一端子404连接到第二端子406。图4C说明MIS 104和其中的将第一端子404连接到第二端子406的导电互连件408的横截面。

MIS的经模制绝缘体载体可包含一层或多层绝缘体。图5A说明经囊封组件500的另一实施例。此实施例包含具有包括底部绝缘体568a和顶部绝缘体568b的经模制绝缘体载体568的MIS 584。此实施例还包含第一器件572a和第二器件572b。第二器件572b处于顶部绝缘体568b中的器件凹口506中，顶部绝缘体568b已经移除。器件凹口506的侧582是由顶部绝缘体586b形成。器件凹口的凹口底部是由底部绝缘体568a形成。

一或多个额外绝缘层促进构造具有两个或多于两个器件和/或更多导电互连件的更复杂经囊封组件。在一个实施例中，类似于多层PCB，MIS可包含用以形成复杂图案的多层导电互连件的额外绝缘体和导体层。

在一个实施例中，导电互连件508可由在底部绝缘体568a上方且在顶部绝缘体568b中的导体形成。导电互连件508准许经模制绝缘体衬底584中的邻近端子与不邻近端子之间的连接。图5B说明具有经模制绝缘体载体568、第一端子552和第二端子554(通过导电互连件508电耦合)的例示性MIS 584的横截面。端子和互连件的形状、长度、宽度和厚度可基于MIS 584设计要求以及用以制成MIS 584的制程而变化。

返回参考图5A，例示性经模制绝缘体载体568具有在底部绝缘体568a中的一或多个凹口562a，所述凹口经构形以使形成在底部绝缘体568a上方的顶部绝缘体568b排气。当顶部绝缘体568b形成于此一或多个凹口562a中时，两个绝缘体变成以机械方式互锁，从而提高两个绝缘体之间的粘着力。

在一个实施例中，顶部绝缘体568b可具有一或多个凹口562b，所述凹口经构形以在第二绝缘体110形成在顶部绝缘体568b上方时使囊封体(或者在本文中为第二绝缘体)排气。在另一实施例中，底部绝缘体568a可具有一或多个凹口562c，所述凹口经构形以在第二绝缘体110形成在底部绝缘体568a上方时将第二绝缘体110排气；例如，在第二绝缘体110囊封组件以形成经囊封组件500时发生此。当第二绝缘体110形成于顶部绝缘体568b和/或底部绝缘体568a的一或多个凹口562b、562c中时，第二绝缘体110变成以机械方式与一或多个其它绝缘体互锁，从而提高第二绝缘体110与一或多个其它绝缘体之间的粘着力。

图5A还说明在每一端子504上具有接点金属502的MIS 584的一个实施例。接点金属502改善端子504与对应导电粘着材料106之间的电连接和机械连接。可(例如)通过使用光刻图案化和镀覆在端子504上沉积金属来形成接点金属502。在其它实施例中，可在端子上方形成两个或多于两个层的接点金属502。

在一个实施例中，如果经囊封组件500包含是一或多个IC、一或多个晶体管或一或多个其它有源半导体器件的两个或多于两个器件572a、572b，那么经囊封组件可被称为多芯片模块。图5A说明例示性多芯片模块。

举例来说，多芯片模块可用以实施DC-DC电压转换器(例如，降压转换器、升压转换器、降压-升压转换器，或同步降压转换器)的全部或部分。举例来说，多芯片模块将包含两个有源器件；第一器件572a可为脉冲宽度调制(PWM)控制器和驱动器集成电路(IC)(在下文描述)，且第二器件572b可为并入有上部金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field Effect Transistor；MOSFET)和下部MOSFET(在下文描述)的IC。在另一实施例中，多芯片模块将包含为(所描述)输出滤波器的第三(无源)器件。PWM控制器和驱动器IC、具有上部和下部MOSFET的IC以及输出滤波器中的每一者将具有一或多个器件端子。在一个实施例中，每一器件的至少一个器件端子将电耦合到MIS 104的唯一端子。

图6说明例示性电气系统600，其中负荷616(例如，处理系统)耦合到包含DC-DC电压转换器604的电源602。DC-DC电压转换器604的输出将DC电力供应到负荷616。在一个实施例中，处理系统可包含彼此耦合的处理器618和存储器620。处理器618可通过数据总线650电耦合到电压转换器、与电压转换器通信和/或控制电压转换器。DC-DC电压转换器604的输出耦合到处理器618。

在一个实施例中，DC-DC电压转换器604包含脉冲宽度调制(‘PWM’)控制器和驱动器606、功率晶体管(例如，上部金属氧化物半导体场效应晶体管(‘MOSFET’)608A和下部MOSFET 608B)以及输出滤波器610。在一个实施例中，输出滤波器610可包含串联电感器612和分路电容器614。在一个实施例中，PWM控制器和驱动器606制造在同一IC上。替代地，PWM控制器和驱动器606可制造在分开的IC上。在又一实施例中，晶体管608可与PWM控制器和驱动器606制造在同一IC上，或替代地与驱动器制造在同一IC上。

在其它实例中，经囊封组件将包含其它电力管理系统的一或多个组件，包含充电器、热交换控制器、AC-DC转换器或桥式驱动器的全部或部分。

现将说明制造先前描述的MIS和经囊封组件的方法的各种实例。可在同时制造多个相应地MIS或经囊封组件时制造MIS或经囊封组件。因此，多个经囊封组件或MIS可邻近于彼此地组装。一旦组装，便可使经囊封组件或MIS单体化。单体化可在形成MIS之前或之后发生。单体化还可在形成经囊封组件之后发生。因此，以下描述涉及形成单个经囊封组件或MIS的制程，但应理解，所述制程可涉及同时形成多个经囊封组件或MIS。

现将描述例示性制造方法。在一个实施例中，使用随后被移除以形成凹口的一或多个牺牲性突出部形成一或多个凹口。在另一实施例中，通过移除绝缘体的一部分或导电互连件的一部分形成一或多个凹口。

图7说明制造包含MIS 104的经囊封组件100的两种例示性方法，通过所述方法使用一或多个突出部形成凹口。在第一例示性方法700a中，在框702a处形成牺牲性载体701a。可通过模制或冲压由例如铝的金属制成牺牲性载体701a。

可同时形成牺牲性载体701a的阵列。在一个实例中，阵列中的牺牲性载体701a通过截口(kerf)703耦合；此阵列准许同时制造多于一个MIS 104和/或经囊封组件100。图8说明由通过四个截口703耦合(且间隔开)的四个牺牲性载体801形成的牺牲性载体阵列800的一个实施例。

返回到图7，在框704a处，通过在牺牲性载体701a上沉积(例如通过光刻图案化和镀覆)第一导体722来形成一或多个突出部705a、一组一或多对端子744以及0或大于0个导电互连件。在一个实施例中，首先在牺牲性载体701a上沉积第一导体722，且接着使用光刻法进行图案化；接着移除一或多个暴露的非所需部分。替代地，可首先完成图案化，且(例如)通过镀覆在通过光刻法暴露的牺牲性载体701a的表面上的一或多个暴露区域中沉积或生长第一导体722。

在第二例示性方法700b中，在框702b处形成具有突出部705b的牺牲性载体701b。在一个实施例中，可在制成牺牲性载体701b时(例如，在通过冲压或模制制成牺牲性载体701b时)形成突出部705b。方法700b在框704b处与方法700a在框704a处类似，不同之处在于在框704a处形成一组一或多对端子744以及0或大于0个导电互连件；在框704b期间不形成突出部。然而，在另一实施例中，可通过700a在牺牲性载体701上形成一或多个突出部705a，且可通过方法700b在同一牺牲性载体701上形成一或多个突出部705b。

方法700a和700b可包含可选框706。在可选框706中，在第一导体722上方且可能地邻近于第一导体722(例如，在第一导体722顶部且连接到第一导体722)形成并图案化第二导体724。可使用上文所描述的光刻技术形成第二导体724。因此，在所述组一或多对端子744顶部形成第二组一或多对端子745且第二组一或多对端子745连接到所述组一或多对端子744。

框708用于例示性方法700a和700b两者。在框708中，在牺牲性载体701b上方、围绕所述组一或多个端子744(和第二组一或多个端子745(如果存在的话))以及在突出部705上方形成第一绝缘体728；在此框处，大体上形成经模制绝缘体载体(例如，仍需要移除一或多个突出部705和截口703)。第一绝缘体728具有邻近于牺牲性载体701b的第一侧742，以及(例如，经暴露)相反第二侧726。在一个实施例中，第一绝缘体728可为注入到模具中且稍后固化的塑料(例如，热固性材料(例如EMC)，或热塑性材料)。在一个实施例中，在形成第一绝缘体728之后，第一绝缘体728的经暴露相反表面726和任何经暴露导体以机械方式经研磨以确保端子被暴露。此类研磨可在部分或完全固化之后发生。可在单体化之前或之后执行固化。

然而，在另一实施例中，在方法700a和700b中框704a、704b可分别与框708互换。也就是说，可首先在牺牲性载体701a、701b上沉积第一绝缘体728并进行图案化(形成经模制绝缘体载体)。接着将在牺牲性载体701a、701b的经暴露表面上沉积或生长第一导体722。

在框710中，完全移除或基本上移除牺牲性载体701，仅留下截口703；此移除暴露第一绝缘体的第一表面。在一个实施例中，可通过光刻图案化和化学蚀刻牺牲性载体701来移除牺牲性载体701。

在框712中，通过移除第一绝缘体728中的一或多个突出部705(例如，通过光刻图案化和化学蚀刻第一绝缘体728)形成一或多个凹口122。在一个实施例中，此基本上完成MIS 104的形成(除如上文所描述需要移除任何截口以外)。在另一实施例中，在移除突出部705之后，可使MIS 104单体化。在又一实施例中，在移除突出部705之后，可固化MIS 104模制化合物。在又另一实施例中，在移除突出部705之前或之后，如上文所描述可用一或多个导体镀覆经暴露一或多个端子。

在框714中，形成具有MIS 104的经囊封组件100。一或多个器件安裝到MIS 104上。在一个实施例中，一或多个器件端子耦合到对应MIS端子。在另一实施例中，可通过使一或多个器件端子和MIS端子与导电粘着材料连接而将一或多个器件102附接到MIS 104(如在本文中进一步描述)。如本文中还描述的，接着在一或多个器件102和MIS 104上方形成囊封体(或如本文中所描述的第二绝缘体)110。在一个实施例中，囊封体110填充或基本上填充一或多个凹口122。

在一个实施例中，在器件安装之前，首先在一或多个(经镀覆或未经镀覆)MIS端子(例如端子)上沉积导电粘着材料106。此一或多个端子在MIS 104的形成一或多个凹口122的同一表面上。一或多个器件102安裝到MIS 104上，使得一或多个器件102的一或多个端子(例如，引线或焊片)接触对应一或多个MIS端子上的导电粘着材料106。在一个实施例中，在此框714处或在后续框中，必须加热和冷却MIS 104以使得导电粘着材料106以机械方式和电气方式连接一或多个器件102和MIS 104的一或多个端子。

在一个实施例中，在框714期间(在形成囊封体110之后)(例如)通过锯切、冲压或蚀刻移除截口703；此促进使经囊封组件100的阵列单体化。

图9说明制造包含具有一或多个凹口的MIS 104的经囊封组件100的另一方法900。不同于上文所描述的两种例示性方法700a、700b，不使用此方法900形成一或多个突出部705。在框902中，形成牺牲性载体701a。如上文针对方法700所描述，形成牺牲性载体701a。此外，如上文所描述，可同时形成牺牲性载体701a的阵列。

在框904中，例如如上文针对方法700a、700b所描述，形成一或多个端子944和0或大于0个导电互连件；然而，不形成突出部。如上文针对方法700a、700b所描述，执行连续框908、910和914。如上文针对方法700a、700b所描述，框904与框908可互换。如上文针对方法700a、700b所描述，还可执行可选框906。

通过移除经模制绝缘体载体108的一或多个部分以形成一或多个凹口122而执行框912。在一个实施例中，此基本上完成MIS 104的形成(除如上文所描述需要移除任何截口以外)。可通过化学蚀刻、激光切除或机械移除(例如，通过锯)执行此部分移除；在一个实施例中，通过光刻法界定将移除的一或多个部分。

现将描述用于形成具有两个或多于两个绝缘体层的MIS的方法。图10说明分别类似于方法700a、900的两种例示性方法1000a和1000b。在方法1000a和1000b两者的框1010中，通过先前所述方法700a、700b、900中的一者形成具有一或多个凹口1022的MIS 104(除如上文所描述需要移除任何截口以外)。

在方法1000a的框1012a中，在经暴露导体和第一绝缘体1078顶部的经部分构造的MIS上沉积第三导体1002并进行图案化。在此框处形成一或多个突出部705a和一组一或多对端子1052，以及0或大于0个导电互连件。

在于第一绝缘体1078上方形成第三导体1002的情况下，可需要一种促进第三导体1002粘着到第一绝缘体1078的方法。在一个实施例中，必须首先在第一绝缘体1078的区域上沉积导电晶种层，在所述导电晶种层上方形成第三导体1002。举例来说，此可需要使一或多个对应绝缘体表面粗糙化，并在此一或多个对应绝缘体表面上沉积贵金属晶种层。

在又一实施例中，第一绝缘体1078是包含金属-塑料添加物的绝缘体(例如塑料)。激光可用以激活第一绝缘体1078的区域中的添加物，将在所述区域上方形成第三导体1002。

在方法1000a的框1014a中，以如针对方法700a、700b的第一绝缘体728的形成所描述的方式在第一绝缘体1078上形成第三绝缘体1015。第三绝缘体1015基本上填充一或多个凹口1022。

在方法1000a的框1016a中，如方法700a、700b中所描述移除一或多个突出部705a，在第三绝缘体1015中形成一或多个对应凹口1024。

在框1018中，使用方法700a、700b中所描述的方法将一或多个器件102安装在MIS 104上。在一个实施例中，例如，通过光刻法结合第三绝缘体1015沉积或蚀刻在第三绝缘体中形成一或多个器件凹口506。在又一实施例中，使用如在700a、700b中所述的方法将一个器件102安裝在每一器件凹口506(例如，如在图5A中示出)中。如本文中其它地方所描述，在一或多个器件102和MIS104上方形成第二绝缘体110；第二绝缘体110基本上填充第三绝缘体1015中的一或多个凹口1024。

当同时形成多个MIS或经囊封组件时，可如上文针对方法700a、700b所描述将所述多个MIS或经囊封组件单体化。

方法1000b包含如上文针对方法1000a所描述的框1010和1018。框1014b与框1014a相同。框1012b和1016b与框908(除在第一绝缘体1078上沉积第三绝缘体1015以外)和912(除凹口1024在第三绝缘体1015中以外)相同。

如本申请案中所使用的相对位置术语是基于平行于MIS、牺牲性载体、器件、经囊封组件、晶片或衬底的常规平面或工作表面的平面或在术语共面的情况下与所述常规平面或工作表面相同的平面而定义，而与定向无关。如本申请案中所使用的术语“水平”或“横向”定义为平行于MIS、牺牲性载体、器件、经囊封组件、晶片或衬底的常规平面或工作表面的平面，而与定向无关。术语“垂直”是指垂直于水平面的方向。例如“在...上(on)”、“侧(side)”(例如“侧壁”)、“高于(higher)”、“低于(lower)”、“在...上方(over)”、“在...顶部”以及“在...下方(under)”的术语是关于在MIS、牺牲性载体、器件、经囊封组件、晶片或衬底的顶部表面上的常规平面或工作表面而定义，而与定向无关。如本申请案中所使用的术语“共面”被定义为与MIS、牺牲性载体、器件、经囊封组件、晶片或衬底的常规平面或工作表面在相同平面中的平面。

已描述由以上权利要求书定义的数个实例。然而，将理解，在不背离所要求的发明的精神和范围的情况下可做出对所述实例的各种修改。本文中所描述的特定实例的特征和方面可与其它实例的特征和方面组合或替换其它实例的特征和方面。因此，其它实例在以上权利要求书的范围内。

实例性实施例

实例1包含一种组件，其包括：第一绝缘体，其具有第一表面和第二表面；凹口，其在所述第一绝缘体的所述第一表面中，经构形以促进第二绝缘体在所述第一表面的暴露区域上方排气；第一导电端子，其通过所述第一表面暴露；和第二导电端子，其通过所述第二表面暴露且电耦合到所述第一端子。

实例2包含实例1的组件，其进一步包括使所述第一导电端子与所述第二导电端子耦合的互连件。

实例3包含实例1的组件，其进一步包括：器件，其具有导电器件端子，其中所述器件安装在所述凹口上方，且所述导电器件端子耦合到所述第一导电端子，在所述器件与所述第一表面之间形成间隙。

实例4包含实例3的组件，其进一步包括：第二绝缘体，其囊封所述器件且基本上填充所述间隙和所述凹口。

实例5包含实例1的组件，其中所述至少一个凹口的横截面形状是矩形。

实例6包含实例1的组件，其中所述凹口在所述第一表面上完全或部分地形成闭合平面形状。

实例7包含一种组件，其包括：第一绝缘体，其具有第一表面和第二表面；第一凹口，其在所述第一绝缘体的所述第一表面中；第二绝缘体，其具有第三表面和第四表面，基本上填充所述第一凹口，且其中所述第三表面邻近于所述第一表面；第二凹口，其在所述第一表面或所述第四表面中，经构形以促进第三绝缘体分别地在所述第一表面或第四表面的暴露区域上方排气；第一导电端子，其通过所述第一或第四表面暴露；和第二导电端子，其通过所述第二表面暴露且电耦合到所述第一端子。

实例8包含实例7的组件，其进一步包括在所述第一表面中的第三凹口，所述第三凹口经构形以促进第三绝缘体在所述第一表面的暴露区域上方排气。

实例9包含实例7的组件，其进一步包括在所述第四表面中的第三凹口，所述第三凹口经构形以促进第三绝缘体在所述第四表面的暴露区域上方排气。

实例10包含实例7的组件，其进一步包括使所述第一导电端子与所述第二导电端子电耦合的导电互连件。

实例11包含实例7的组件，其进一步包括：器件，其具有导电器件端子，其中所述器件安装在所述第二凹口上方，且所述导电器件端子耦合到所述第一导电端子以在所述器件与所述第一表面之间形成间隙。

实例12包含实例11的组件，其进一步包括：第三绝缘体，其囊封所述器件且基本上填充所述间隙和所述第二凹口。

实例13包含实例7的组件，其中所述第一凹口和所述第二凹口的横截面形状是矩形。

实例14包含一种DC-DC电压转换器，其包括：经模制绝缘体衬底，其包括：第一绝缘体，其具有第一表面和第二表面；凹口，其在所述第一绝缘体的所述第一表面中，经构形以促进第二绝缘体在所述第一表面的暴露区域上方排气；一组第一导电端子，其通过所述第一表面暴露；和一组第二导电端子，其通过所述第二表面暴露且电耦合到所述组第一导电端子；脉冲宽度调制(Pulse Width Modulation；PWM)控制器和驱动器，其电耦合到所述第一导电端子中的一或多者；至少一个功率晶体管，其电耦合到所述PWM控制器和驱动器，且耦合到所述第一导电端子中的一或多者；滤波器，其电耦合到所述PWM控制器和驱动器、所述至少一个功率晶体管以及所述第一导电端子中的一或多者；且所述第二绝缘体覆盖所述经模制绝缘体衬底、PWM控制器和驱动器、上部MOSFET、下部MOSFET以及滤波器，且基本上填充所述凹口。

实例15包含实例14的DC-DC电压转换器，其中所述PWM控制器和驱动器在经模制绝缘体衬底中的所述凹口上方，形成由所述第二绝缘体基本上填充的间隙。

实例16包含实例14的DC-DC电压转换器，其进一步包括使所述组第一导电端子中的一者与所述组第二导电端子中的一者耦合的互连件。

实例17包含一种电气系统，其包括：电源；负荷，其电耦合到所述电源；且其中所述电源进一步包括：经模制绝缘体衬底，其包括：第一绝缘体，其具有第一表面和第二表面；凹口，其在所述第一绝缘体的所述第一表面中，经构形以促进第二绝缘体在所述第一表面的暴露区域上方排气；一组第一导电端子，其通过所述第一表面暴露；一组第二导电端子，其通过所述第二表面暴露且电耦合到所述组第一导电端子；PWM控制器和驱动器，其电耦合到所述第一导电端子中的一或多者；至少一个功率晶体管，其耦合到所述PWM控制器和驱动器，且耦合到所述第一导电端子中的一或多者；滤波器，其电耦合到所述PWM控制器和驱动器、所述至少一个功率晶体管以及所述第一导电端子中的一或多者；且所述第二绝缘体覆盖所述经模制绝缘体衬底、PWM控制器和驱动器、至少一个功率晶体管以及滤波器，且基本上填充所述凹口。

实例18包含实例17的电气系统，其中所述PWM控制器和驱动器在经模制绝缘体衬底中的所述凹口上方，形成由所述第二绝缘体基本上填充的间隙。

实例19包含实例17的电气系统，其进一步包括将所述组第一导电端子中的一者耦合到所述组第二导电端子中的一者的互连件。

实例20包含实例17的电气系统，其中所述负荷进一步包括：处理器；和存储器，其电耦合到所述处理器。

实例21包含一种形成经模制互连衬底(‘MIS’)的方法，其包括以下步骤：形成至少一个牺牲性载体；在每一牺牲性载体上形成至少一对导电端子和至少一个突出部；在每一载体上方围绕每一载体的所述一或多个端子且在每一牺牲性载体上的每一突出部上方形成第一绝缘体，其中所述第一绝缘体具有邻近于每一对应牺牲性载体的第一表面；移除每一牺牲性载体的至少一部分，暴露所述第一绝缘体的所述第一表面；通过移除每一对应突出部在所述第一绝缘体的所述第一表面中形成至少一个凹口；且借此每一凹口经构形以促进第二绝缘体在所述第一表面的暴露区域上方排气。

实例22包含如权利要求21所述的方法，其进一步包括以下步骤：将至少一个器件安装到所述MIS上；和在所述至少一个器件和所述MIS上方形成第二绝缘体，其中所述第二绝缘体基本上填充每一凹口。

实例23包含一种形成经模制互连衬底(‘MIS’)的方法，其包括以下步骤：形成具有至少一个突出部的至少一个牺牲性载体；在每一牺牲性载体上形成至少一对导电端子；在每一载体上方、围绕每一载体的所述一或多个端子且在每一牺牲性载体上的每一突出部上方形成第一绝缘体，其中所述第一绝缘体具有邻近于每一对应牺牲性载体的第一表面；移除每一牺牲性载体的至少一部分，暴露所述第一绝缘体的所述第一表面；通过移除每一对应突出部在所述第一绝缘体的所述第一表面中形成至少一个凹口；且借此每一凹口经构形以促进第二绝缘体在所述第一表面的暴露区域上方排气。

实例24包含实例23的方法，其进一步包括以下步骤：将至少一个器件安装到所述MIS上；和在所述至少一个器件和所述MIS上方形成第二绝缘体，其中所述第二绝缘体基本上填充每一凹口。

实例25包含形成经模制互连衬底(‘MIS’)的方法，其包括以下步骤：形成至少一个牺牲性载体；在每一牺牲性载体上形成至少一对导电端子；在每一载体上方且围绕每一载体的所述一或多个端子形成第一绝缘体，其中所述第一绝缘体具有邻近于每一对应牺牲性载体的第一表面；移除每一牺牲性载体的至少一部分，暴露所述第一绝缘体的所述第一表面；通过移除所述第一绝缘体的至少一个部分在所述第一绝缘体的所述第一表面中形成至少一个凹口；且借此每一凹口经构形以促进第二绝缘体在所述第一表面的暴露区域上方排气。

实例26包含实例25的方法，其进一步包括以下步骤：将至少一个器件安装到所述MIS上；和在所述器件和所述MIS上方形成第二绝缘体，其中所述第二绝缘体基本上填充所述至少一个凹口。

实例27包含如权利要求25所述的方法，其中通过化学蚀刻执行所述移除步骤。

实例28包含实例21、23和25的方法，其进一步包括：形成电耦合到至少一对端子的至少一对第二端子；在第一绝缘体的第一表面上形成至少一个第二突出部；在所述第一绝缘体的所述第一表面上方、围绕所述至少一个第二突出部和所述至少一对第二端子形成第三绝缘体；和通过移除所述至少一个第二突出部在所述第三绝缘体的经暴露表面中形成至少一个第二凹口；且借此所述至少一个第二凹口经构形以促进第二绝缘体在所述经暴露表面的暴露区域上方排气。

实例29包含实例21、23和25的方法，其进一步包括：形成电耦合到至少一对端子的至少一对第二端子；在第一绝缘体的第一表面上方、围绕至少一个第二突出部和至少一对第二端子形成第三绝缘体；和通过移除所述第三绝缘体的至少一个部分在所述第三绝缘体的经暴露表面中形成至少一个第二凹口；且借此每一第二凹口经构形以促进第二绝缘体在所述经暴露表面的暴露区域上方排气。

实例30包含实例28和29的方法，其进一步包括以下步骤：将至少一个器件安装到MIS上；和在所述器件和所述MIS上方形成第二绝缘体，其中所述第二绝缘体基本上填充每一第二凹口。