Soi衬底的制造方法

专利名称：Soi衬底的制造方法
技术领域：
本发明涉及一种SOI(Silicon on Insulator;绝缘体上硅)衬底的制造 方法以及半导体装置的制造方法。
背景技术：
近年开发出利用绝缘表面上存在有较薄的单晶半导体膜的 SOI(Silicon on Insulator:绝缘体上珪)衬底来代替块状硅片的集成电路。 通过使用SOI衬底，可以减小晶体管的漏极与村底之间的寄生电容， 由此SOI衬底因其可以提高半导体集成电路的性能而受到瞩目。
作为SOI衬底的制造方法之一，已知氢离子注入剥离法(例如，参 照专利文献1)。以下对利用氢离子注入剥离法的SOI衬底的制造方法 的概要进行说明。首先，通过利用离子注入法对硅片进行氢离子注入， 以在离表面有预定的深度中形成微小气泡层。接下来，中间夹着氧化 硅膜，将注入有氢离子的硅片与其它的硅片接合。之后，通过进行加 热处理，可以以该微小气泡层为分离面，将注入有氢离子的硅片的一 部分以微小气泡层为边界分离为薄膜状，并在接合的其他的硅片上形 成单晶硅膜。
此外，还提出有 一种利用该氢离子注入剥离法将单晶硅层形成在 由玻璃形成的支撑衬底上的方法(例如，参照专利文献2)。与硅片相比， 玻璃衬底可以实现大面积化且为廉价的衬底，由此通过将玻璃衬底用 作支撑衬底，可以制造大面积且廉价的SOI衬底。日本专利申请公开2000-124092号公报 [专利文献2]日本专利申请公开2004-87606号公报 当将半导体衬底与支撑衬底贴合时，通过进行高温热处理，形成
5很多共价键，以便使接合牢固。然而，当使用玻璃衬底等的耐热性低 的衬底作为支撑衬底时，与使用硅衬底作为支撑衬底相比，热处理温 度上有限制(需要进行低温处理)，因此有可能导致半导体衬底与支撑 衬底的接合强度不足。当接合强度不足时有可能导致设置在支撑衬底 上的半导体膜剥离。

发明内容
鉴于上述问题，本发明的目的之一在于提供即使在低温下进行半 导体衬底与支撑衬底的接合，也充分提高半导体衬底与支撑衬底的接 合强度。
中间夹着包含氯原子的氧化膜，将半导体衬底与由绝缘体构成的 支撑衬底贴合。在此情况下，即使在低温下进行贴合，也可以提高半 导体衬底与支撑衬底的接合强度。
此外，公开的本发明的一个例子如下在单晶半导体衬底上形成 包含氯原子的氧化膜，通过隔着氧化膜对单晶半导体衬底照射加速了 的离子，在离单晶半导体村底的表面有预定的深度的区域中形成脆弱 区域，施加偏压，对单晶半导体衬底上的氧化膜进行等离子体处理， 将单晶半导体衬底与由绝缘体构成的支撑衬底相对，并将氧化膜的表 面与支撑衬底的表面接合，在将氧化膜的表面与支撑衬底的表面接合 之后进行热处理，通过在脆弱区域中进行分离，来中间夹着氧化膜在 支撑衬底上形成单晶半导体膜。
此外，公开的本发明的一个例子如下在单晶半导体衬底上形成 包含氯原子的第 一氧化膜，在由绝缘体构成的支撑村底上形成包含氯 原子的第二氧化膜,通过隔着第一氧化膜对单晶半导体衬底照射加速
了的离子，在离单晶半导体衬底的表面有预定的深度的区域中形成脆 弱区域，施加偏压，对单晶半导体衬底上的第一氧化膜进行等离子体 处理，将单晶半导体衬底与支撑衬底相对，将第一氧化膜的表面与第 二氧化膜的表面接合，在将第一氧化膜的表面与第二氧化膜的表面接合之后进行热处理，通过在脆弱区域中进行分离，来中间夹着第二氧 化膜及第 一氧化膜在支撑衬底上形成单晶半导体膜。
在本说明书中，"单晶"是指晶面、晶轴一致的结晶，并且构成它 的原子或分子在空间有规律地排列。理所当然，单晶是由原子有规律 地排列而构成的，但是单晶也包括其一部分具有排列无序的晶格缺陷、 有意地或无意地具有晶格畸变的单晶。
在本说明书中，半导体装置是指能够通过利用半导体特性而工作 的所有装置,电光装置、半导体电路及电子设备都包括在半导体装置的 范畴内。
在本说明书中显示装置包括发光装置、液晶显示装置。发光装置 包括发光元件，液晶显示装置包括液晶元件。作为发光元件，其灰度
由电流或电压控制的元件都包括在其范畴内，具体包括无机EL(电致发 光)元件和有纟几EL元件等。
通过中间夹着包含氯原子的氧化膜，将半导体衬底与由绝缘体构 成的支撑衬底贴合，即使在低温下进行半导体衬底与支撑衬底的贴合， 也可以充分提高半导体衬底与支撑衬底的接合强度。


图1A-1至1D是示出SOI衬底的制造方法的一个例子的图2A至2C是示出SOI衬底的制造方法的一个例子的图3A-1至3D是示出SOI衬底的制造方法的一个例子的图4A至4D是示出SOI衬底的制造方法的一个例子的图5A至5C是示出SOI衬底的制造方法的一个例子的图6是示出使用SOI衬底的半导体装置的一个例子的图7是示出使用SOI衬底的半导体装置的 一个例子的图8A和8B是示出使用SOI衬底的显示装置的一个例子的图9A和9B是示出使用SOI衬底的显示装置的一个例子的图IOA至IOC是示出使用SOI衬底的电子设备的一个例子的7图11是说明SOI衬底中的包含氯的氧化膜的图12是说明形成在硅衬底上的氧化膜表面的特性的图。
具体实施例方式
参照附图对实施方式进行详细说明。但是，本发明不局限于以下 所示的实施方式中记载的内容，所属技术领域的普通技术人员可以很 容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及 其范围下可以被变换为各种各样的形式。此外，根据不同的实施方式 的结构可以适当地组合而实施。注意，在以下所说明的发明的结构中， 使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省 略其重复说明。
实施方式1
在本实施方式中，参照附图对将半导体衬底与支撑衬底贴合而制 造SOI村底的方法进行说明。
首先，准备半导体衬底100 (参照图1A-1 )。
作为半导体衬底100可以使用单晶半导体衬底或多晶半导体衬底， 例如可以举出单晶或多晶硅衬底、锗衬底、镓砷或铟磷等化合物半导 体衬底。市场上销售的硅衬底的典型例子是大小为直径5英寸 (125mm)、直径6英寸(150mm)、直径8英寸(200mm)、直径12 英寸(300mm)、直径16英寸(400mm)的圆形衬底。注意，其形状 不局限于圆形，还可以使用^皮加工成矩形等形状的硅衬底。在以下i兌 明中，示出使用单晶硅衬底作为半导体衬底100的情况。
优选预先使用硫酸和过氧化氢以及纯水的混合液(SPM)、氨水和 过氧化氢以及纯水的混合液(APM )、盐酸和过氧化氢以及纯水的混合 液(HPM)、氟酸和纯水的混合液(DHF)等适当地清洗半导体衬底100 的表面。
接着,对半导体衬底100进行热氧化处理来形成氧化膜102 (在此， 为氧化硅(SiOx)膜)(参照图1A-2)。此外，热氧化处理在氧化气氛
8中添力口卣素来进4亍。
在本实施方式中，在引入了氯(C1)气体的氧化气氛中对半导体
衬底100进行热氧化处理来形成被氯氧化的氧化膜102。因此，氧化膜 102成为包含氯原子的膜。
在氧化膜102中包含的氯原子形成应变而截断Si-O键，并在膜中 形成微小的空洞，而使氧化膜102低密度化。其结果，氧化膜102的 对水分的吸收比率得到提高，而增大水的扩散速度。换言之，当在氧 化膜102表面存在有水分时，通过将存在于该氧化膜102表面的水分 迅速地吸收到氧化膜102的膜中，可以扩散水分。
此外，作为包含在氧化膜102中的卣原子优选包含氯原子。这是 因为通过包含氯原子，可以降低界面能级，而提高氧化膜的质量。此 外，氧化膜102除了氯原子以外还可以包含氟原子。当要使半导体衬 底IOO表面氟氧化时，在将半导体衬底IOO表面浸在HF溶液中之后， 在氧化气氛中进行热氧化处理或将HF添加到氧化气氛中而进行热氧 化处理即可。
作为热氧化处理的一个例子，优选在含有相对于氧体积比为0.5 体积％至10体积％(优选为2体积％)的氯化氢(HC1)的氧化气氛中， 以90(TC至1150。C的温度(典型为IOO(TC)进行热氧化(HC1氧化)。 处理时间为0.1个小时至6个小时，优选为0.5个小时至1个小时。形 成的氧化膜的厚度为10nm至1000nm (优选为50nm至300nm),例如 为100nm。像这样，通过以900。C至1150。C的温度进行热氧化处理， 可以减少与氧化膜102的界面附近的半导体衬底100中包含的氧等的 杂质。
作为热氧化处理的其他例子，优选在含有相对于氧体积比为0.25 体积％至5体积％(优选为3体积％)的反-1, 2-二氯乙烯(DCE)的氧化 气氛中，以700。C至1150。C的温度(典型为950°C )进行热氧化。处理 时间为0.1个小时至6个小时，优选为0.5个小时至1个小时。形成的 氧化膜的厚度为10nm至1000nm (优选为50nm至300nm)，例如为
9IOO讓。由于反-1, 2-二氯乙烯的热分解温度较低，因此当需要在低温 度下进行热氧化处理时是有效的。此外，可以使用顺-1, 2-二氯乙烯、 1, 1-二氯乙烯或选自这些气体中两种以上的气体的混合气体代替反-1, 2-二氯乙烯。
在本实施方式中，将包含在氧化膜102中的氯原子的浓度控制为 lxl0"/cm3至lxl021/cm3。此外，使与半导体衬底100的界面包含很多 氯原子(使浓度的峰值位于与半导体衬底100的界面附近)。像这样通 过使界面附近包含4艮多氯原子，可以降低界面能级。
通过在氧化膜102中包含氯原子，俘获外来的杂质的重金属来发 挥防止半导体衬底被污染的效果。作为这种重金属，有Fe、 Cr、 Ni、 Mo等，在对半导体衬底掺杂不净鍾量分离的离子来形成脆弱区域的情 况下引入这些重金属。换言之，通过HC1氧化等而在膜中包含卣素的 氧化膜102具有对半导体衬底带来不良影响的重金属等的杂质进行吸 杂的作用。通过在形成氧化膜102之后进行的热处理，包含在半导体 衬底的杂质的金属析出到氧化膜102中,并且与卤素(例如,氯)产生反应 而被俘获。由此,可以固定俘获在氧化膜102中的该杂质从而防止半导 体衬底100的污染。此外，在将氧化膜102与玻璃衬底贴合的情况下， 将氧化膜102用作对在玻璃中包含的Na等的杂质的阻挡膜。
通过在热氧化处理的气体中包含氢，可以^奮补半导体衬底100和 氧化膜102的界面的缺P各，来可以减少界面的定域能级密度。由此，优 选在氧化膜102中包含lxl018/cm3以上的氢原子。
在本实施方式中，作为包含氯原子的氧化膜102的形成方法，虽 然示出在包含氯化氢或二氯乙烯的氧化气氛中进行热氧化处理的情 况，但是不局限于此。例如，在氧化气氛中对半导体衬底100进行热 氧化处理，而在半导体衬底100的表面上形成氧化膜112(例如，SiOx) 之后(参照图2A、 2B)，使用离子掺杂装置或离子注入装置，添加由 电场被加速的氯离子来在氧化膜112中包含氯原子(参照图2C)。另 外，可以在将其表面以氯化氢的水溶液(盐酸)处理之后，在氧化气
10氛中进行热氧化处理。
接着，通过将具有动能的离子照射到半导体衬底100,在半导体衬
底100的预定的深度中形成结晶结构被损伤的脆弱区域104 (参照图 1A-3)。如图lA-3所示，通过隔着氧化膜102将加速了的离子103照 射到半导体衬底100，可以在离半导体衬底IOO表面有预定的深度的区 域中引入离子103，而形成脆弱区域104。离子103是通过激发源气体 以产生该源气体的等离子体,然后通过电场的作用提取该等离子体中所 含的离子而加速的离子。
作为形成脆弱区域104的区域的深度，可以根据离子103的动能、 质量、离子103的入射角来调节。动能可以通过加速电压、计量等进 行调节。在与离子103的平均侵入深度大略相同深度的区域中形成脆 弱区域104。由此，根据添加离子103的深度，决定从半导体衬底IOO 分离的半导体层的厚度。将脆弱区域104被形成的深度调节为使该半 导体层的厚度为110nm以上且500nm以下，优选为50nm以上且200nm 以下。
脆弱区域104的形成可以离子掺杂处理来进行。离子掺杂处理可
以使用离子掺杂装置来进行。离子掺杂装置的典型的装置是将使工艺 气体等离子体激发而产生的所有离子种照射到配置在处理室内的被处
理体的非质量分离型的装置。称其是非质量分离型的装置是因为其不 对等离子体中的离子种进行质量分离，而将所有离子种照射到被处理 体。针对于此，离子注入装置是质量分离型的装置。离子注入装置是 对等离子体中的离子种进行质量分离，并将某个特定的质量的离子种 照射到被处理体的装置。
离子掺杂装置的主要结构为配置被处理物的处理室、产生所希望 的离子的离子源、以及用以加速离子而照射的加速机构。离子源由供 应产生所希望的离子种的源气体的气体供应装置、激发源气体而产生 等离子体的电极等构成。作为形成等离子体的电极，使用灯丝型的电 极或电容耦合高频放电用的电极。加速机构由引出电极、加速电极、
ii减速电极、接地电极等的电极等以及对这些电极供应电力的电源等构 成。在构成加速机构的电极中设置有多个开口、槽缝，在离子源产生 的离子穿过设置在电极中的开口和槽缝而被加速。注意，离子掺杂装 置的结构不局限于上述结构，设置根据需要的机构。
在本实施方式中，使用离子掺杂装置将氢添加到半导体衬底100。 供应包含氢的气体作为等离子体源气体。例如，供应H2。激发氢气体 而产生等离子体，不进行质量分离而加速包含在等离子体中的离子， 将加速了的离子照射到半导体衬底100。
在离子掺杂装置中，H/的比率占氢气体所产生的离子种(H+、 H2+、 H3+)的总量的50%以上，优选占80%以上。由于离子掺杂装置不进行 质量分离，所以在等离子体中产生的多个离子种中，优选一个离子种 为50%以上，更优选为80%以上。通过照射相同质量的离子，可以在 半导体衬底100的同一深度中集中地添力口离子。
为了在较浅的区域中形成脆弱区域104，需要降低离子103的加速 电压，通过使等离子体中的H3+离子的比率高，可以将原子状氢(H) 高效地添加到半导体衬底100。 H3+离子具有H+离子的3倍的质量,因此 在同一深度中添加一个氢原子的情况下，H3+离子的加速电压可以设定 为H+离子的加速电压的3倍。如果可以使离子的加速电压为大，则可 以缩短离子的照射工序的节拍时间，而可以实现提高产率和处理量。
此外，将加速了的离子103照射到半导体衬底100的工序可以4吏 用离子注入装置来进行。离子注入装置是对使源气体等离子体激发而 产生的多个离子种进行质量分离，并将特定的离子种照射到配置在处 理室内的被处理体的质量分离型的装置。从而，在使用离子注入装置 的情况下，对使氢气体激发而产生的H+离子及H2+离子进行质量分离， 对H+离子和H2+离子的一方加速而照射到半导体衬底100。
接着，优选对形成在半导体村底100上的氧化膜102的表面进行 等离子体处理(参照图1A-4 )。
在真空状态的处理室内引入惰性气体(例如，氩(Ar)气体)
12或反应气体(例如，氧(02)气体、氮(N2)气体)，在其上设置有衬 底的电4及和相对电极之间施加高频电压(施力P有偏压的状态)，而对净皮 处理面进行等离子体处理。
例如，在进行氧等离子体处理的情况下，在真空状态的处理室内
引入氧气体，在其上设置有半导体衬底100的电极和相对电极之间施 加高频电压(施加有偏压的状态)，而对氧化膜102进行等离子体处理。 在等离子体中存在有氧的阳离子，并向阴极方向(半导体衬底100 — 侧)加速氧的阳离子。加速了的氧的阳离子碰撞到半导体村底100的 氧化膜102表面，截断氧化膜102表面层的Si-O键而使其成为低密度 化，同时产生悬空键并且使其表面活性化。
在本实施方式中，以使用氧气体的电容耦合等离子体的一种的被 称为RIE (反应离子刻蚀)模式的方式的等离子体处理来进行等离子体 处理。在通过电容器被施加高频电压的阴极电极上的载物台上设置半 导体村底100，施加高频电压而产生等离子体。其结果，产生自偏压(成 为施加有偏压的状态)，等离子体中的阳离子被力口速而碰撞到半导体衬 底IOO。注意，在此，使用氧作为原料气体，而在半导体衬底100上形 成的氧化膜102为氧化^i，因此蚀刻作用小。
作为氧等离子体的具体的条件，在0.1 W/cm2至1.5W/cm2的处理电 力、30Pa至130Pa的压力、10sccm至200sccm的气体(02)流量的条 件下进行即可。此外，在等离子体处理中，在使用氮气体或氩气体的 情况下也可以采用上述相同的条件来进行。
此外，通过进行氧等离子体处理，氧化膜102表面的平均表面粗 糙度(Ra)优选为0.7nm以下，更优选为0.3mn以下。
下面，准备支撑衬底120 (参照图1B)。
作为支撑衬底120，使用由绝缘体构成的衬底。具体而言，可以举 出如下铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼酸盐玻璃之类的用于 电子工业的各种玻璃衬底；石英衬底；陶瓷衬底；蓝宝石衬底。在本 实施方式中，说明使用玻璃衬底的情况。当将可以实现大面积化且廉价的玻璃衬底用作支撑衬底120时，与使用硅片的情况相比，可以实 现低成本化。
此外，当使用支撑衬底120时，优选预先清洗支撑衬底120表面。 具体而言，对支撑衬底120使用盐酸和过氧化氢以及纯水的混合液 (HPM)、硫酸和过氧化氢以及纯水的混合液(SPM)、氨水和过氧化 氬以及纯水的混合液(APM)、氟酸和纯水的混合液(DHF)等来进行 超声波清洗。例如，优选对支撑衬底120表面使用盐酸和过氧化氢以 及纯水的混合液来进行超声波清洗。通过进行这种清洗处理，可以佳_ 支撑衬底120表面平坦化并去除残留的研磨微粒。
接着，将半导体衬底100与支撑衬底120相对，并将氧化膜102 表面与支撑衬底120表面接合(参照图1C)。
在此，在将半导体衬底100与支撑衬底120密接之后，对半导体 衬底100的端部的一部分施加1N/cm2至500N/cn^的压力，优选施加 lN/cn^至20N/cn^左右的压力。从施加压力的部分氧化膜102和支撑 村底120开始彼此接合在一起，并自发地形成接合，而使接合扩展于 整个表面上。在该接合工序中，范德华力和氢键起作用，不使用加热 处理而在常温下进行，因此可以使用玻璃衬底那样的耐热温度低的村 底作为支撑村底120。
此外，在将半导体衬底100与支撑衬底120接合之前，优选对在 半导体衬底100上形成有的氧化膜102和支撑衬底120进行表面处理。 作为表面处理，可以^^用臭氧处理(例如，臭氧水清洗)或兆声清洗、 或者组合这些来进行。此外，可以多次反复进行臭氧水清洗和使用氢 氟酸的清洗。通过进行这种表面处理，可以去除氧化膜102、支撑衬底 120表面的有机物等的灰屑，而使其表面亲水化。
在将支撑衬底120与半导体衬底IOO接合之后，优选进行热处理， 以便增加支撑衬底120和氧化膜102的接合强度。该热处理的温度设 置为不会在脆弱区域104内产生裂缝的温度，并且可以在室温以上且低 于400。C的温度范围内来进行处理。此外，在该温度范围内加热的同时，通过将支撑衬底120与半导体衬底100贴合，可以使在支撑衬底120 和氧化膜102的接合界面的接合强度牢固。作为热处理，可以使用扩 散炉、电阻加热炉等的加热炉、RTA (快速热退火；Rapid Thermal Anneal)装置、微波加热装置等。
通常，虽然当在这样的温度下进行热处理时可以将接合强度增加 到一定程度，但是难以获得充分的接合强度。这是因为通过在将半导 体衬底与支撑衬底接合之后进行热处理，以在接合界面产生脱水缩合 反应而形成共价键来使接合强化，但是为了促进脱水缩合反应，需要 在高温下进行热处理来去除在接合界面因脱水缩合反应产生的水分。 换言之，虽然可以通过使接合之后的热处理温度为高，来去除在接合 界面因脱水缩合反应产生的水分而提高接合强度，但是当热处理温度 较低时，由于不能有效地去除在接合界面因脱水缩合反应产生的水分， 因此脱水缩合反应得不到进展而不能充分提高接合强度。
然而，在本实施方式中，通过如上述那样使氧化膜102包含氯原 子，由于该氧化膜102吸收水分而可以有效地扩散水分，因此即使在 热处理温度较低的情况下，也可以由氧化膜102将在接合界面因脱水 缩合反应产生的水分吸收且扩散，而可以高效地促进脱水缩合反应。 因此，即使在低温下进行接合之后的热处理，也可以充分提高半导体 衬底100上的氧化膜102和支撑衬底120的接合强度。
此外，由于当形成脆弱区域104时照射离子或对氧化膜102表面 进行等离子体处理而在氧化膜102表面形成有悬空键，其表面为活性
接着,通过进行热处理而在脆弱区域104进行分离，来在支撑村 底120上中间夹着氧化膜102设置半导体膜(在此为单晶半导体膜124 ) (参照图1D)。
当进行加热处理时，通过离子掺杂添加的元素被析出到随着温度上 升而在脆弱区域104中形成的微孔,而使微孔中的压强增大。随着压强 增大，脆弱区域104中产生裂缝，因此,半导体村底100沿脆弱区域104分离。由于氧化膜102接合于支撑衬底120,在支撑衬底120上形成从 半导体衬底IOO分离了的单晶半导体膜124。此外，在此热处理温度设 定为不超过支撑衬底120的应变点的温度。
作为该加热处理，可以使用扩散炉、电阻加热炉等的加热炉、RTA (快速热退火；Rapid Thermal Anneal)装置、微波加热装置等。例如， 当使用RTA装置时，以550。C以上且700。C以下的加热温度，0.5分钟 以上且60分钟以下的处理时间来进行。
像这样，通过在将半导体衬底100上的氧化膜102与支撑衬底120 接合之后，进行多次热处理，可以增加接合强度。此外，不进行上述 的用于将支撑衬底120与氧化膜102的接合强度增强的热处理，而进 行图1D的热处理，可以同时进行使支撑衬底120和氧化膜102的接合 强度的增加的热处理工序以及用于在脆弱区域104的分离的热处理工 序。在同时进行的情况下，通过使氧化膜102包含氯原子，氧化膜102 将当热处理时在接合界面因脱水缩合反应产生的水分吸收且扩散，而 可以高效地促进脱水缩合反应。其结果，也可以充分提高半导体衬底 100上的氧化膜102和支撑衬底120的接合强度。
通过上述步骤，可以制造中间夹着氧化膜102在支撑衬底120上 设置有单晶半导体膜124的SOI衬底。通过使用本实施方式所示的制 造方法，当形成膜时不需要使用CVD法或溅射法的成膜工序，而可以 防止因使用CVD法或溅射法形成膜而产生的尘屑。其结果，可以抑制 尘屑导致的半导体衬底和支撑衬底的接合不良。
此外，对半导体村底进行的HC1热氧化对在该半导体衬底形成有 的叠层缺陷的收缩/消除很有效。从而，在SOI衬底的制造过程中，当 反复(再利用)利用时，半导体衬底的叠层缺陷成为问题，但是通过 在SOI衬底的制造过程中进行HC1氧化来可以解决这种问题。
此外，在上述工序中，可以对获得了的SOI衬底表面进行平坦化 处理。通过进行平坦化处理，即使当分离之后设置在支撑衬底120上
16作为平坦化处理，可以进行CMP (化学初4成抛光；Chemical Mechanical Polishing)、蚀刻处理、激光束的照射等。在此，通过在进 行千蚀刻和湿蚀刻的一方，或组合双方的蚀刻处理(回蚀刻)之后照 射激光束，进行单晶半导体膜124的再结晶化和其表面的平坦化。
通过从单晶半导体膜的上面 一侧照射激光束，可以使单晶半导体 膜的上表面熔化。在熔化之后，单晶半导体膜被冷却和固化，因此,可 以获得其上表面平坦性得到改进的单晶半导体膜。通过使用激光束， 支撑衬底120不被直接加热，可以抑制该支撑衬底120的温度上升。 由此，可以使用玻璃衬底那样耐热性低的衬底作为支撑衬底120。
通过照射激光束使单晶半导体膜124的熔化优选为部分熔化。这 是因为如果使单晶半导体膜124完全熔化,则因液相之后的无序成核成 为微结晶化,而使结晶性降低。针对于此，通过部分熔化,从未熔化的固 体部分进行结晶生长。由此，可以减少半导体膜中的缺陷。在此，完 全熔化是指单晶半导体膜被熔化到下部界面附近且为液相。另 一方面， 部分熔化是指单晶半导体膜的上部被熔化且为液相,其下部不被熔化且 为固相。
作为上述激光束的照射优选使用脉冲振荡激光器。这是因为可以 瞬间振荡高能的脉冲激光束，容易做出熔化状态。振荡频率优选为1Hz 以上且10MHz以下左右。
在如上述那样照射激光束之后，可以进行使单晶半导体膜124的 厚度变小的薄膜化工序。单晶半导体膜124的薄膜化可以应用干蚀刻 和湿蚀刻的一方，或组合双方的蚀刻处理(回蚀刻处理)。例如，在单 晶半导体膜124为由硅材料构成的层的情况下，作为干蚀刻，将SF6 和02使用于工艺气体，可以使单晶半导体膜124减薄。
此外，除了对SOI衬底进行平坦化处理以外，还可以对分离之后 的半导体衬底100进行平坦化处理。通过使分离之后的半导体衬底100 表面平坦化，可以在SOI衬底的制造工序中再利用该半导体村底100。
注意，本实施方式所示的SOI衬底的制造方法可以适当地与本说实施方式2
在本实施方式中，参照附图对与上述实施方式不同的SOI衬底的 制造方法进行说明。具体而言，对在支撑衬底的表面形成绝缘膜的情 况进行i兌明。
首先，在半导体衬底100上形成氧化膜102，通过照射离子束形成 脆弱区域104,然后对氧化膜102表面进行氧等离子体处理(参照图 3A-1至3A-4 )。图3A-1至3A-4的具体的制造工序可以应用上述图1A-1 至1A-4所示的方法，在此省略详细说明。
接着，准备支撑衬底120 (参照图3B-1)。然后，在支撑衬底120 上形成半导体膜121之后(参照图3B-2),在包含二氯乙烯的氧化气氛 中进行热氧化处理，来形成其表面包含氯原子的氧化膜122(参照图 犯-3 )。
例如，使用应变点为730。C的玻璃衬底作为支撑衬底120,在该玻 璃衬底上形成半导体膜。然后，在含有相对于氧的体积比为1体积％ 至5体积％ (优选为2体积°/。)的反-1, 2-二氯乙烯(DCE)的氧化气氛 中，以700。C至730。C的温度(典型为720°C )进行热氧化处理，来对 支撑衬底120表面进行氯氧化。其结果，在支撑衬底120上形成包含 氯原子的氧化膜122。作为形成的氧化膜的厚度为10nm至1000nm(优 选为50腿至300nm),例如为100nm。由于反-1, 2-二氯乙烯的热分 解温度较低，因此当对耐热温度低的衬底(例如，为玻璃衬底)进行 热氧化处理时可以-使用它。
半导体膜121通过使用溅射法、LPCVD法、等离子体CVD法等 以25nm至200nm (优选为30nm至150nm)的厚度来形成。例如，可 以形成非晶硅膜。
总之，在本实施方式中，作为支撑村底120,使用其表面形成有氯 氧化及/或氟氧化的氧化膜的衬底。
另外，在支撑衬底120上形成半导体膜121 (例如，硅膜)之后，
18在添加有氯(Cl)及/或氟的氧化气氛中进行热氧化处理，通过使半导 体膜121氯氧化及/或氟氧化来形成氧化膜122即可。
此外，在支撑衬底120上形成氧化膜122之后，优选对该氧化膜 122表面进行等离子体处理(参照图3B-4)。
在真空状态的处理室内引入惰性气体(例如，氩(Ar)气体)及/ 或反应气体(例如，氧(02)气体、氮(N2)气体)，在其上设置有衬 底的电极和相对电极之间施加高频电压(施加有偏压的状态)，而对被 处理面进行等离子体处理。例如，当进行氧等离子体处理时，在真空 状态的处理室内引入氧气体，在其上设置有支撑村底120的电极和相 对电极之间施加高频电压(施加有偏压的状态)，而对氧化膜122进行 等离子体处理。在等离子体中具有氧的阳离子，氧的阳离子向阴极方 向(支撑衬底120 —侧)被加速。加速了的氧的阳离子碰撞到支撑衬 底120表面，截断氧化膜122表面层的Si-O键而使其成为低密度化， 同时产生悬空键而可以使其表面活性化。
接着，将半导体衬底100与支撑村底120相对，将氧化膜102表 面与氧化膜122表面接合(参照图3C)。然后，进行热处理而在脆弱 区域104分离，以中间夹着氧化膜122及氧化膜102在支撑衬底120 上设置单晶半导体膜124 (参照图3D)。
在本实施方式中，由于成为接合面的氧化膜102及氧化膜122为 包含氯原子的氧化膜，所以将接合之后的热处理中在接合界面因脱水 缩合反应产生的水分子扩散到氧化膜102及氧化膜122而可以促进脱 水缩合反应。再者，由于当形成脆弱区域104时照射离子或对氧化膜 102表面进行等离子体处理而在氧化膜102表面形成有悬空键，所以其 表面为活性状态。因此，即使在接合之后的热处理以玻璃衬底的应变 点以下的温度进行的情况下，也可以充分提高接合强度。
注意，在本实施方式中，虽然使用包含氯原子的氧化膜作为在半 导体衬底IOO上形成的氧化膜102，但是不局限于此。例如，可以应用 在氧化气氛中对半导体衬底100进行热氧化处理来获得的氧化膜作为
19氧化膜102。
此外，虽然在本实施方式中作为包含氯原子的氧化膜122的形成 方法示出在支撑村底120上形成半导体膜121之后，在包含二氯乙烯 的氧化气氛中进行热氧化处理的情况，但是不局限于此。例如，也可 以使用离子掺杂装置或离子注入装置，将由电场加速的氯原子添加到 支撑衬底120来在支撑衬底120表面附近引入氯原子。另外，也可以 在包含二氯乙烯的氧化气氛中对支撑衬底120表面进行热氧化处理。
注意，本实施方式所示的SOI衬底的制造方法可以适当地与本说
实施方式3
在本实施方式中，对使用根据上述实施方式而制造的SOI衬底， 来制造半导体装置的方法进^亍说明。
首先，参照图4A至4D以及图5A至5C,对n沟道型薄膜晶体管 以及p沟道型薄膜晶体管的制造方法进行说明。通过对多个薄膜晶体 管(TFT)进行组合，可以形成各种各样的半导体装置。
作为SOI衬底，对使用根据上述实施方式1的方法制造的SOI衬 底的情况进行说明。当然，也可以使用根据上述实施方式2的方法制 造的SOI衬底。
图4A是以图1A-1至1D说明的方法制造的SOI衬底的截面图。
通过蚀刻，使单晶半导体膜124元件分离，如图4B所示，形成半 导体膜251、 252。半导体膜251构成n沟道型TFT，而半导体膜252 构成p沟道型TFT。
如图4C所示，在半导体膜251、 252上形成绝缘膜254。接着， 中间夹着绝缘膜254在半导体膜251上形成栅电极255，而在半导体膜 252上形成栅电极256。
注意，在对单晶半导体膜124进行蚀刻之前，为控制TFT的阈值 电压，优选对单晶半导体膜124添加如硼、铝、镓等的杂质元素，或 者如磷、砷等的杂质元素。例如，对形成n沟道型TFT的区域添加杂质元素，对形成p沟道型TFT的区域添加杂质元素。
接着，如图4D所示，在半导体膜251中形成n型的低浓度杂质区 域257，在半导体膜252中形成p型的高浓度杂质区域259。具体而言， 首先，在半导体膜251中形成n型的低浓度杂质区域257。由此，将成 为p沟道型TFT的半导体膜252用抗蚀剂遮掩，而将杂质元素添加到 半导体膜251中。添加磷或砷作为杂质元素即可。通过利用离子掺杂 法或离子注入法进行杂质元素的添加，栅电极255成为掩模，在半导 体膜251中n型的低浓度杂质区域257以自对准的方式形成。半导体 膜251的与栅电极255相重合的区域成为沟道形成区域258。
接着，在去除掉覆盖半导体膜252的掩模之后，用抗蚀剂掩模覆 盖成为n沟道型TFT的半导体膜251。接着，使用离子掺杂法或离子 注入法对半导体膜252添加杂质元素。可以添加硼作为杂质元素。在 杂质元素的添加工序中，将栅电极256用作掩模，在半导体膜252中p 型的高浓度杂质区域259以自对准的方式形成。将高浓度杂质区域259 用作源区域或漏区域。半导体膜252的与4册电极256相重合的区域成 为沟道形成区域260。在此，对在形成n型的低浓度杂质区域257之后， 形成p型的高浓度杂质区域259的方法进行了说明，但也可以先形成p 型的高浓度杂质区域259。
接着，在去除掉覆盖半导体膜251的抗蚀剂之后，通过等离子体 CVD法等形成由氮化硅等的氮化合物或氧化硅等的氧化物构成的单层 结构或叠层结构的绝缘膜。通过对该绝缘膜进行垂直方向的各向异性 刻蚀，如图5A所示，形成与栅电极255、 256的侧面相接触的侧壁绝 缘膜261、 262。通过该各向异性蚀刻，绝缘膜254也被蚀刻。
接着，如图5B所示，用抗蚀剂265覆盖半导体膜252。为了在半 导体膜251中形成用作源区或漏区的高浓度杂质区域，通过离子注入 法或离子掺杂法，对半导体膜251添加高剂量的杂质元素。栅电极255 以及侧壁绝缘膜261成为掩模，形成n型的高浓度杂质区域267。接着， 进行用于杂质元素的活性化的加热处理。在进行用于活性化的加热处理之后，如图5C所示，形成包含氢的
绝缘膜268。在形成绝缘膜268之后，以35(TC以上且450。C以下的温 度进行加热处理，来使包含在绝缘膜268中的氢扩散到半导体膜251、 252中。绝缘膜268可以通过工艺温度为350。C以下的等离子体CVD 法，通过堆积氮化硅或氮氧化硅来形成。通过对半导体膜251、 252供 应氢，可以有效地补偿半导体膜251、 252中以及与绝纟彖膜254的界面 上的如成为俘获中心的缺陷。
然后形成层间绝缘膜269。层间绝缘膜269可以由氧化硅膜、 BPSG(Boron Phosphorus Silicon Glass;硼磷硅玻璃)膜等的无机材料形 成的绝缘膜形成，或者由选自聚酰亚胺、丙烯酸等的有机树脂膜的单 层结构的膜、叠层结构的膜形成。在层间绝缘膜269上形成接触孔之 后，如图5C所示形成布线270。作为布线270的形成，例如，可以由 金属阻挡膜夹着铝膜或铝合金膜等的低电阻金属膜构成的三层结构的 导电膜而形成。金属阻挡膜可以由例如钼、铬、钛等的金属膜形成。
通过上述步骤，可以制造具有n沟道型TFT和p沟道型TFT的半 导体装置。在SOI村底的制造过程中，由于减少了构成沟道形成区域 的半导体膜的金属元素的浓度，因此可以制造截止电流小，且抑制了
阈值电压的变化的TFT。
以上参照图4A至4D以及图5A至5C对TFT的制造方法进行了 说明，但除了TFT之外，通过在形成TFT的同时形成如电容、电阻等 的各种半导体元件，可以制造具有高附加价值的半导体装置。以下， 参照附图对半导体装置的具体的形态进行说明。
首先，作为半导体装置的一个例子，对微处理器进行说明。图6 是表示微处理器500的结构例子的框图。
微处理器500包括计算电路501 (Arithmetic logic unit,也称为 ALU)、计算电路控制部502 ( ALU Controller )、指令解码部503 (Instruction Decoder )、中断控制部504 (Interrupt Controller )、时序控 制部505 (Timing Controller)、寄存器506 (Register),寄存器控制部
22507 (Register Controller),总线接口 508 (Busl/F)、只读存储器509、 以及存储器接口 510。
通过总线接口 508输入到微处理器500的指令在输入到指令解码 部503并被解码之后，输入到计算电路控制部502、中断控制部504、 寄存器控制部507、以及时序控制部505。计算电路控制部502、中断 控制部504、寄存器控制部507、以及时序控制部505根据被解码了的 指令而进行各种控制。
计算电路控制部502产生用来控制计算电路501的工作的信号。 此外，中断控制部504当在执行微处理器500的程序时对来自外部输 出入装置或外围电路的中断要求根据其优先度或掩模状态进行判断而 处理。寄存器控制部507产生寄存器506的地址，并根据微处理器500 的状态进行寄存器506的读出或写入。时序控制部505产生控制计算 电路501、计算电路控制部502、指令解码器503、中断控制部504及 寄存器控制部507的工作时序的信号。例如，时序控制部505包括根 据基准时钟信号CLK1产生内部时钟信号CLK2的内部时钟产生部。 如图6所示将内部时钟信号CLK2提供给其他的电路。
下面，对具有以非接触的方式进行数据收发的功能以及计算功能 的半导体装置的一个例子进行说明。图7是表示这种半导体装置的结 构例子的框图。图7所示的半导体装置可以称为以无线通信与外部装 置进行信号的收发而工作的计算机(以下称为"RFCPU")。
如图7所示，RFCPU511包括模拟电路部512和数字电路部513。 模拟电路部512包括具有谐振电容的谐振电路514、整流电路515、恒 压电路516、复位电路517、振荡电路518、解调电路519、调制电路 520、以及电源管理电路530。数字电路部513包括RF接口 521、控制 寄存器522、时钟控制器523、 CPU接口 524、中央处理单元525、随 机存取存储器526 、以及只读存储器527。
RFCPU511的工作概要如下。天线528所接收的信号通过谐振电 路514产生感应电动势。感应电动势经过整流电路515而充电到电容部529。该电容部529优选由电容器如陶瓷电容器或双电层电容器等构 成。电容部529不需要集成在构成RFCPU511的衬底上，也可以作为 另外的部件安装在RFCPU511上。
复位电路517产生将数字电路部513复位并初始化的信号。例如， 产生在电源电压上升之后启动的信号作为复位信号。振荡电路518根 据由恒压电路516产生的控制信号改变时钟信号的频率和占空比。解 调电路519是解调接收信号的电路，而调制电路520是调制发送数据 的电^各。
例如，解调电路519由低通滤波器构成，将振幅调制(ASK)方 式的接收信号根据其振幅的变动二值化。另外，由于是使振幅调制 (ASK)方式的发送信号的振幅变动来发送发送数据，所以调制电路 520通过使谐振电路514的谐振点变化来改变通信信号的振幅。
时钟控制器523根据电源电压或中央处理单元525中的消耗的电 流，产生用来改变时钟信号的频率和占空比的控制信号。电源管理电 路530监^见电源电压。
从天线528输入到RFCPU511的信号被解调电路519解调后，在 RF接口 521中被分解为控制指令、数据等。控制指令存储在控制寄存 器522中。控制指令包括将存储在只读存储器527中的数据读出的指 令、对随机存取存储器526写入数据的指令、对中央处理单元525的 计算指令等。
中央处理单元525通过CPU接口 524对只读存储器527、随机存 取存储器526 、及控制寄存器522进行存取。CPU接口 524具有如下 功能根据中央处理单元525所要求的地址，产生用于只读存储器527、 随机存取存储器526、 及控制寄存器522中的任一个的存取信号。
作为中央处理单元525的计算方式，可以采用将OS (操作系统) 存储在只读存储器527中，并在启动的同时读出并执行程序的方式。 另外，也可以采用由专用电路构成计算电路并以硬件方式对计算处理 进行处理的方式。作为4吏用石更件和软件双方的方式，可以采用如下方
24式利用专用计算电路进行一部分的计算处理，并且使中央处理单元
525使用程序来进行剩余的计算。
下面，参照图8A和8B、图9A和9B说明显示装置。 图8A和8B是用来说明液晶显示装置的图。图8A是液晶显示装 置的像素的平面图，而图8B是沿着J-K切断线的图8A的截面图。
如图8A所示，像素具有单晶半导体膜320、与单晶半导体膜320 交叉的扫描线322、与扫描线322交叉的信号线323、像素电极324、 使像素电极324和单晶半导体膜320电连接的电极328。单晶半导体膜 320是由设置在支撑衬底120上的单晶半导体膜形成的层，其构成像素 的TFT325。
将上述实施方式所示的SOI衬底用作SOI衬底。如图8B所示， 在支撑衬底120上中间夹着氧化膜102层叠有单晶半导体膜320。作为 支撑衬底120可以使用玻璃衬底。TFT325的单晶半导体膜320是通过 对SOI衬底的单晶半导体膜进行蚀刻使其元件分离而形成的膜。在单 晶半导体膜320中，形成有沟道形成区域340、添加有杂质元素的n 型高浓度杂质区域341。 TFT325的栅电极包含在扫描线322中，而源 电极以及漏电极的一方包括在信号线323中。
在层间绝缘膜327上设置有信号线323、像素电极324、以及电极 328。在层间绝缘膜327上形成有柱状间隔物329。覆盖信号线323、 像素电极324、电极328以及柱状间隔物329地形成有取向膜330。在 相对衬底332上形成有相对电极333、覆盖相对电极的取向膜334。形 成柱状间隔物329，以便维持支撑衬底120和相对衬底332之间的空间。 在由柱状间隔物329形成的空隙中形成有液晶层335。由于在高浓度杂 质区域341与信号线323以及电极328连接部分上形成有接触孔，所 以在层间绝缘膜327中会产生水平差。因此，在该连接部分上液晶层 335的液晶的取向容易错乱。因此，在该有水平差部分形成柱状间隔物 329以防止液晶的耳又向的错乱。
下面，参照图9A和9B说明电致发光显示装置(以下，称为EL显示装置)。图9A是EL显示装置的像素的平面图，而图9B是沿着J-K 切断线的图9A的截面图。
如图9A所示，像素包括由TFT形成的选择用晶体管401、显示控 制用晶体管402、扫描线405、信号线406、电流供应线407、以及像 素电极408。具有如下结构的发光元件设置在各像素中在一对电极之 间夹有包含电致发光材料的层(EL层)。发光元件的一个电极是像素 电极408。另外，在半导体膜403中形成有选择用晶体管401的沟道形 成区域、以及源区和漏区。半导体膜404中形成有显示控制用晶体管 402的沟道形成区域、以及源区和漏区。半导体膜403、 404是由设置 在支撑衬底上的单晶半导体膜形成的层。
在选择用晶体管401中，栅电极包括在扫描线405中，源电极和 漏电极中的一方包括在信号线406中，而另一方被形成为电极411。在 显示控制用晶体管402中，栅电极412与电极411电连接，源电极和 漏电极中的一方被形成为电连接到像素电极408的电极413,而另 一方 包括在电流供应线407中。
显示控制用晶体管402为p沟道型的TFT。如图9B所示，在半导 体膜404中形成有沟道形成区域451 、以及p型的高浓度杂质区域452。 注意，SOI衬底使用实施方式中制造的SOI衬底。
覆盖显示控制用晶体管402的栅电极412地形成有层间绝缘膜 427。在层间绝缘膜427上形成有信号线406、电流供应线407、电招^ 411 、 413等。此外，在层间绝缘膜427上形成有电连接到电极413的 像素电极408。像素电极408的周围部分围绕有绝缘性的隔断层428。 在像素电极408上形成有EL层429，在EL层429上形成有相对电极 430。设置相对衬底431作为加强板，相对村底431利用树脂层432固 定在支撑衬底120上。
作为EL显示装置的灰度的控制方式，有利用电流控制发光元件的 亮度的电流驱动方式、以及利用电压控制其亮度的电压驱动方式。当 在各个像素之间晶体管的特性上的差距大时，难以采用电流驱动方式，
26为此需要校正特性上的不均匀的校正电路。通过利用SOI衬底的制造 工序和包括吸杂工序的制造方法来制造EL显示装置，选择用晶体管
401和显示控制用晶体管402在各个像素之间没有特性上的不均匀，所 以可以采用电流驱动方式。
换言之，通过使用SOI衬底，可以制造各种各样的电子设备。作 为电子设备，可以举出摄像机或数字照相机、导航系统、音频再现装 置(汽车音响、音响组件等)、计算机、游戏机、便携式信息终端(移 动计算机、移动电话、便携式游戏机或电子书等)、具有记录媒质的图 像再现装置(具体地说是再现储存在记录i某质如DVD(数字通用光盘) 等中的音频数据，并具有能够显示图像数据的显示装置的装置)等。 图IO示出这些设备的一个例子。
菌IOA至IOC表示应用上述显示装置的移动电话的一个例子，图 IOA是正面图，图10B是背面图，图IOC是使两个框体滑动时的正面 图。图IOA至10C所示的移动电话由框体701及框体702的两个框体 构成。图IOA至IOC所示的移动电话是具有移动电话和便携式信息终 端的双方的功能，内置有计算机，除了声音通话以外还可以进行各种 数据处理的所谓智能手机。
图IOA至10C所示的移动电话由框体701及框体702构成。在框 体701中具备显示部703、扬声器704、麦克风705、操作键706、定 位装置707、表面相机用镜头708、外部连接端子插口 709以及耳机端 子710等，在框体702中具备键盘711、外部存储槽712、背面相机713、 光灯714等。另外，天线内置在框体701中。
此外，除了上述结构以外，图IOA至IOC所示的移动电话还可以 内置非接触IC芯片、小型存储器等。
互相重叠的框体701和框体702 (示出于图IOA)可以滑动，通过 使它滑动可以如图IOC所示那样展开。在显示部703中可以组装应用 实施方式3所说明的显示装置的制造方法的显示面板或显示装置。因 为在同一个面上具备显示部703和表面相机用镜头708，所以可以用作
27电视电话。此外，可以将显示部703用作取景器，且利用背面相机713 及光灯714拍摄静态图像及动态图像。
通过使用扬声器704及麦克风705，可以将图IOA至IOC所示的 移动电话作为声音记录器(录音器)或声音再现器而使用。此外，通 过利用操作键706,可以进行电话的发送/接收操作、电子邮件等的简 单的信息输入操作、显示在显示部的图像的巻动(scroll)操作、用来 进行显示在显示部的信息的选择等的光标移动操作等。
此外，在诸如文件编制、作为便携式信息终端的使用等要处理的 信息很多的情况下，使用键盘711是很方便的。再者，通过使互相重 叠的框体701和框体702 (图10A)滑动，可以如图10C所示那样展 开。在作为便携式信息终端而使用的情况下，通过使用键盘711及定 位装置707而可以顺利进行光标操作。外部连接端子插口 709可以连 接到各种电缆如AC适配器及USB电缆等，而可以充电以及进行与个 人计算机等的数据通信。此外，通过对外部存储槽712插入记录媒质， 而可以存储及移动更大量的数据。
框体702的背面(图10B)具备背面相机713及光灯714,将显示 部703用作取景器，可以拍摄静态图像及动态图像。
此外，除了上述功能结构以外，还可以具备红外线通信功能、USB 端口 、地面波凄t字电^见广4番(one segment television broadcast) 4妄收功 能、非接触IC芯片或耳机插口等。
图10A至10C所说明的电子设备可以应用上述晶体管及显示装置 的制造方法而制造。
实施例1
，在本实施例中，对上述实施方式所示的包含氯的氧化膜进行说明。 首先，准备单晶硅衬底作为半导体衬底，通过在添加有氯化氢的 氧化气氛中对该单晶硅村底进行热处理，在该单晶硅衬底上形成氧化 膜(HCl热氧化Si02)。接着，通过使用离子掺杂法隔着氧化膜对单晶 硅衬底照射氢离子，在离单晶硅衬底的表面有预定的深度中形成脆弱区域。接着，准备玻璃衬底作为支撑衬底，并将氧化膜与玻璃衬底接 合，在进行热处理之后，以脆弱区域为边界进行分离，而制造在玻璃 衬底上中间夹着氧化膜设置有单晶硅膜的SOI衬底。
在含有相对于氧体积比为3体积％的氯化氢(HC1)的氧化气氛中， 以950。C的温度且210分钟的处理时间进行热氧化处理。其结果，形成 100nm厚度的氧化膜。此外，使用热处理炉，在以200。C的加热温度进 行两个小时的处理之后，以60(TC的加热温度进行两个小时的接合后的 热处理。另外，分离后的单晶硅膜的厚度为130nm。
然后，对在氧化膜中包含的氯使用二次离子质谱分析技术(SIMS; Secondary Ion Mass Spectroscopy )进4亍观寸定。
图11示出使用SIMS分析技术测出的形成在玻璃衬底上的氧化膜 中的氯的浓度深度方向轮廓。注意，在图11中，氯浓度的值仅在氧化 膜(HC1热氧化Si02)内有效。
在图11中可以确认到，在氧化膜和玻璃衬底的界面一侧的氯的浓 度低，并且在氧化膜和单晶硅膜的界面一侧的氯的浓度高。换言之， 通过在包含氯化氢的氧化气氛中对单晶硅衬底进行热氧化处理，与玻 璃衬底贴合地制造SOI衬底，可以形成在单晶硅膜和绝缘膜的界面一 侧包含很多氯的氧化膜。
实施例2
在本实施例中，说明对形成在单晶半导体衬底上的氧化膜进行等 离子体处理时的其表面特性的变化。
以下对在本实施例中评估的样品进行说明。首先，作为样品A:
使用单晶硅衬底作为单晶半导体衬底，通过在添加有氯化氢的氧化气 氛中对单晶硅衬底的表面进行热处理，在单晶硅衬底上形成lOOnrn厚
的氧化膜。
接着，与样品A同样，作为样品B:使用单晶硅衬底，通过在添 加有氯化氢的氧化气氛中对单晶硅衬底的表面进行热处理，在单晶硅 衬底上形成100nm厚的氧化膜。然后，对氧化膜照射氢离子。氢离子
29的照射条件为如下条件使用RF放电型离子掺杂装置，氢气体流量为
30sccm,电源输出为IOOW，加速电压为40kV，剂量为2.0x1016ions/cm2。 接着，与样品A同样，作为样品C: 4吏用单晶硅衬底，通过在添 加有氯化氢的氧化气氛中对单晶硅衬底的表面进行热处理，在单晶硅 衬底上形成lOOnm厚的氧化膜。然后，对氧化膜照射氢离子。氢离子 的照射条件与样品B同样。然后，对氧化膜的表面进行等离子体处理。 等离子体处理的条件为如下条件使用Tegal公司制造的装置(等离子 体干蚀刻装置981型)，并使用称为RIE (反应离子蚀刻)模式的方式， 处理电力为200W,压力为66.7Pa,气体(02)流量为100sccm,处理 时间为30sec。
下面，通过4吏用ToF-SIMS (Time of Flight-Secondary Ion Mass Spectrometry;飞行时间二次离子质谱分析技术)对样品A、样品B、 样品C的氧化膜的表面的状态进行定性分析。在图12中示出样品A、 样品B、样品C的氧化膜表面的分析结果。横轴表示样品A、样品B、 样品C，而纵轴表示(Si02)n-OH类负离子强度。
可以确认到与其他不进行等离子体处理的样品A、样品B相比， 进行了等离子体处理的样品C的氧化膜的(Si02)n-OH离子强度高。换 言之，可以确认到通过加速了的氧的阳离子冲突到氧化膜的表面， 使氧化膜表面的Si-H、 Si-H2、 Si02减少，并且增加(Si02)n-OH。
本说明书根据2008年2月4日在日本专利局受理的日本专利申 请编号2008-024520而制作，所述申请内容包括在本说明书中。
权利要求
1. 一种SOI衬底的制造方法，包括如下步骤在单晶半导体衬底上形成包含氯原子的氧化膜；隔着所述氧化膜对所述单晶半导体衬底照射加速了的离子，以在离所述单晶半导体衬底的表面有预定的深度的区域中形成脆弱区域；施加偏压，以对所述单晶半导体衬底上的所述氧化膜进行等离子体处理；将所述单晶半导体衬底与由绝缘体构成的支撑衬底相对，以将所述氧化膜的表面与所述支撑衬底的表面接合；以及在将所述氧化膜的表面与所述支撑衬底的表面接合之后进行热处理，以在所述脆弱区域中进行分离，来中间夹着所述氧化膜在所述支撑衬底上形成单晶半导体膜。
2. 根据权利要求l所述的SOI村底的制造方法，其中在包含氯化氢 或反-1 ， 2-二氯乙烯的氧化气氛中对所述单晶半导体村底进行热氧化处 理来形成所述氧化膜。
3. 根据权利要求l所述的SOI衬底的制造方法，其中所述等离子体 处理使用氧气体来进行。
4. 根据权利要求l所述的SOI衬底的制造方法，其中所述热处理在 所述支撑衬底的应变点以下的温度来进行。
5. 根据权利要求l所述的SOI衬底的制造方法，其中作为所述支撑 村底4吏用玻璃衬底。
6. 根据权利要求l所述的SOI衬底的制造方法，其中所述氧化膜包 括含氯原子的氧化硅。
7. —种SOI衬底的制造方法，包括如下步骤在单晶半导体衬底上形成包含氯原子的第 一氧化膜；在由绝缘体构成的支撑衬底上形成包含氯原子的第二氧化膜；隔着所迷第 一氧化膜对所述单晶半导体衬底照射加速了的离子，以在离所述单晶半导体衬底的表面有预定的深度的区域中形成脆弱区 域；施加偏压，以对所述单晶半导体衬底上的所述第 一氧化膜进行等离子体处理；将所述单晶半导体村底与所述支撑衬底相对，以将所述第 一氧化膜的表面与所述第二氧化膜的表面接合；以及在将所述第一氧化膜的表面与所述第二氧化膜的表面接合之后进 行热处理，以在所述脆弱区域中进行分离，来中间夹着所述第二氧化 膜及所述第一氧化膜在所述支撑衬底上形成单晶半导体膜。
8. 根据权利要求7所述的SOI衬底的制造方法，其中在包含氯化氢 或反-1, 2-二氯乙烯的氧化气氛中对所述单晶半导体村底进行热氧化处 理来形成所述第一氧化膜。
9. 根据权利要求7所述的SOI衬底的制造方法，其中所述第二氧化 膜通过如下步骤而形成在所述支撑村底上形成半导体膜；以及在包含氯化氢或反-1, 2-二氯乙烯的氧化气氛中对所述半导体膜进 行热氧化处理来使所述半导体膜氧化。
10. 根据权利要求7所述的SOI衬底的制造方法，其中还包括如下 步骤在将所述第一氧化膜的表面与所述第二氧化膜的表面接合之前， 施加偏压以对支撑衬底上的第二氧化膜进行等离子体处理。
11. 根据权利要求7所述的SOI衬底的制造方法，其中所述等离子 体处理使用氧气体来进行。
12. 根据权利要求7所述的SOI村底的制造方法，其中所述热处理 在所述支撑衬底的应变点以下的温度来进行。
13. 根据权利要求7所述的SOI衬底的制造方法，其中作为所述支 撑衬底使用玻璃衬底。
14. 根据权利要求7所述的SOI衬底的制造方法，其中所述第二氧 化膜通过如下步骤而形成；在所述支撑衬底上形成半导体膜；以及在包含二氯乙烯的氧化气氛中对所述半导体膜进行热氧化处理来 使所述半导体膜氧化。
15. —种SOI衬底的制造方法，包括如下步骤 在单晶半导体衬底上形成包含氯原子的氧化膜；隔着所述氧化膜对所述单晶半导体衬底照射加速了的氢离子，以 在离所述单晶半导体衬底的表面有预定的深度的区域中形成脆弱区 域；施加偏压，以对所述单晶半导体衬底上的所述氧化膜进行等离子 体处理；将所述单晶半导体衬底与由绝缘体构成的支撑衬底相对，以将所 述氧化膜的表面与所述支撑衬底的表面接合；以及在将所述氧化膜的表面与所述支撑衬底的表面接合之后进行热处 理，以在所述脆弱区域中进行分离，来中间夹着所述氧化膜在所述支 撑衬底上形成单晶半导体膜。
16. 根据权利要求15所迷的SOI衬底的制造方法，其中在包含氯化 氬或反-1 ， 2-二氯乙烯的氧化气氛中对所述单晶半导体衬底进行热氧化 处理来形成所述氧化膜。
17. 根据权利要求15所述的SOI村底的制造方法，其中所述等离子 体处理使用氧气体来进行。
18. 根据权利要求15所述的SOI衬底的制造方法，其中所述热处理 在所述支撑衬底的应变点以下的温度来进行。
19. 根据权利要求15所述的SOI衬底的制造方法，其中作为所述支 撑衬底使用玻璃衬底。
20. 根据权利要求15所述的SOI衬底的制造方法，其中所述氧化膜 包括含氯原子的氧化硅。
全文摘要
本发明名称为SOI衬底的制造方法。准备半导体衬底和由绝缘体构成的支撑衬底，在半导体衬底上形成包含氯原子的氧化膜，通过隔着氧化膜对半导体衬底照射加速了的离子，来在离半导体衬底的表面有预定的深度中形成脆弱区域，对氧化膜施加偏压而进行等离子体处理，将半导体衬底的表面与支撑衬底的表面相对，以将氧化膜的表面与支撑衬底的表面接合，在将氧化膜的表面与支撑衬底的表面接合之后进行热处理，并以脆弱区域为边界进行分离，从而中间夹着氧化膜在支撑衬底上形成半导体膜。
文档编号H01L21/316GK101510524SQ20091000579
公开日2009年8月19日 申请日期2009年2月4日 优先权日2008年2月4日
发明者大沼英人, 山崎舜平 申请人:株式会社半导体能源研究所