一种载流子存储型槽栅IGBT的制作方法

本发明属于半导体技术领域，具体的说涉及一种载流子存储型IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)。

背景技术：

能源消耗日益增大,特别是电力的需求矛盾日趋尖锐,大力发展新型电力电子器件已成为一项重要课题。IGBT是目前发展最快的一种混合型电力电子器件,它具有MOS输入、双极输出功能的MOS、双极相结合的特性,既有MOSFET的输入阻抗高、控制功率小、驱动电路简单、开关速度高、开关损耗小的优点,又具有双极功率晶体管的电流密度大、饱和压降低、电流处理能力强的优点,在高压、大电流、高速三方面是其他功率器件不能比拟的,因而是电力电子领域理想的开关器件。

但是，IGBT在实际应用中存在导通压降和关态损耗的折衷问题。由于IGBT器件主要应用于中高压领域，其自身较大的内阻以及大电流的工作状态使得器件的导通损耗比较大。为了降低器件的导通损耗，最关键的问题是降低器件的导通压降，这需要增大载流子的注入效率，即增强电导调制效应；然而，电导调制效应的增强能够降低器件的导通压降，但是它也向漂移区中引入了更多的电子和空穴，使得器件在关断时拖尾电流大、关态时间长，进而导致更高的关断损耗。因此，导通压降和关态损耗之间的矛盾一直是IGBT研究中的热点问题。

载流子存储型IGBT—CSTBT的出现很好地改善了IGBT器件导通压降和关态损耗之间的矛盾问题。CSTBT中位于阴极P阱下方的电荷储藏层阻碍了开态时漂移区中的空穴被阴极区收集走从而增强了IGBT地电子注入效率，进而使得器件漂移区内阴极区一侧的等离子浓度显著增加，从而降低了器件的导通压降，同时由于阴基区一侧的等离子体在关态时很容易被抽走，因而也没有对器件的关态损耗带来明显的增长。然而，较低浓度的电荷储藏层对器件性能的提升影响并不明显，因此为了更好地提升器件的性能，需要较高的电荷储藏层浓度，但是高浓度的电荷储藏层会使得器件的耐压显著降低。这就需要更进一步的改进CSTBT结构，以克服这一缺陷。

技术实现要素：

本发明所要解决的，就是针对上述问题，提出一种能够有效提升载流子存储型IGBT器件在较高的载流子存储层浓度下的耐压能力的器件。

本发明的技术方案是：

一种载流子存储型槽栅IGBT，包括P+集电极区1、位于P+集电极区1上表面的N型漂移区2、位于N型漂移区2上表面的槽栅结构3和发射极有源区；所述槽栅结构3和发射极有源区交替排列于N型漂移区2上表面；所述发射极有源区包括从下至上依次层叠设置的N型存储层4、P型体区5和发射极掺杂区，所述N型存储层4的下表面与N型漂移区2连接，且N型存储层4的底面高于槽栅结构3的槽深；所述发射极掺杂区由P+区7及位于P+区7两侧的N+区6构成，其特征在于，还包括深槽结构8，所述深槽结构8由位于槽壁的介质层及被介质层所包围的导电材料构成，所述深槽结构8沿槽栅结构3的上表面垂直向下贯穿整个槽栅结构3并延伸入N型漂移区2中。

进一步的，所述深槽结构8中的导电材料与外加控制电极连接。

更进一步的，所述深槽结构8中的导电材料与外加电极连接，该外加电极在器件开态时为高电位但低于集电极电位，在器件关态时与发射极的电位相同。

进一步的，所述深槽结构8中的导电材料与栅极电极连接。

进一步的，所述深槽结构8中的导电材料与发射极电极连接。

进一步的，所述P+集电极区1与N型漂移区2之间具有N型缓冲区9，所述N型缓冲区9浓度高于N型漂移区2浓度。

进一步的，所述P+集电极区1与N型漂移区2之间具有N型缓冲区9，所述N型缓冲区9浓度等于N型漂移区2浓度。

更进一步的，所述深槽结构8的下表面与所述N型缓冲区9上表面之间的N型漂移区2中嵌入多个P条区10，所述P条区10与位于深槽结构8下表面和N型缓冲区9上表面之间的N型漂移区2形成超结结构。

进一步的，所述器件还包括N+集电极区11，所述N+集电极区11与P+集电极区1沿器件横向方向并列设置。

本发明的有益效果为，本发明的有益效果为，能有效提高载流子存储型IGBT器件在高浓度载流子存储层浓度下的耐压能力，进而提升器件导通压降和关态损耗之间的折衷关系。

附图说明

图1为实施例1的结构示意图；

图2为实施例2的结构示意图；

图3为实施例3的结构示意图；

图4为实施例4的结构示意图；

图5为实施例5的结构示意图；

图6为实施例6的结构示意图。

具体实施方式

下面结合附图，详细描述本发明的技术方案：

实施例1：

如图1所示，本例包括P+集电极区1、N漂移区2、槽栅结构3和发射极有源区，所述槽栅结构3和发射极有源区交替排列于N漂移区(2)表面，所述发射极有源区从下往上依次为N存储层4、P型体区5及发射极掺杂区，所述N存储层4底部高于槽栅结构3底部，所述发射极掺杂区由其两侧的N+区6和位于两个N+区6之间的P+区7构成，其特征在于，还包括一个深槽结构8，所述深槽结构8由槽壁的介质及其包围的导电材料构成，深槽结构8从槽栅结构3表面开始贯穿整个槽栅结构3并深入N漂移区2内部，所述深槽结构8通过介质层与槽栅结构3和N漂移区2隔离，深槽结构8通过导电材料与外加控制电极连接，该外加控制电极点位可以是固定的，也可以是可变的。这里以可变电位为例，该外加电极在器件开态时为高电位但低于集电极电位，在器件关态时与发射极的电位相同。

本例的工作原理为：

当器件处于正向导通时，由于深槽结构8接的是高电位，因此深槽结构8能够在表面积累一层电子，形成电子流动的低阻通道，从而降低电子在流动过程的导通电阻，以降低正向导通压降，并且在不发生击穿的前提下，随着该可变电极高电位的增加，这种效果会更加明显；当器件处于关断耐压状态时，深槽结构8的电位与发射极电位同为低电位，故由N漂移区2和N存储层4耗尽区内的正电荷发出的电力线不仅可以终止于槽栅结构3和P型体区5内的负电荷，还可以终止于深槽结构8内的负电荷。因此，采用深槽结构8可以辅助耗尽器件的N存储层4并调节发射极一侧的电场，同时深槽与两分裂栅构成阶梯状结构，进一步削弱发射极的电场峰值，从而提高器件在高浓度载流子存储层下的耐压能力，以更好地提升导通压降和关态损耗之间的折衷关系。

实施例2：

如图2所示，本实施例与实施例1的基本结构相同，区别在于深槽结构8通过导电材料与发射极电极连接而不是与外部可变电极连接。

本例的工作原理为：

当器件处于正向导通时，处于低电位的深槽结构8能够在表面积累一层空穴，增强电导调制效应，从而进一步降低了导通压降。此外，由于深槽结构与发射极连接，从而对器件“栅极-集电极”电容(亦即“密勒电容”)基本没有影响；当器件处于关断耐压状态时，与实施例1中所述有益效果相同。

作为该实施方案的简单变形，深槽结构8还可以通过导电材料与栅极电极连接同样可以在关断状态下提高器件在高浓度载流子存储层下的耐压能力。同时，器件正向导通时，深槽结构8表面也能积累一层电子以降低正向导通压降。

实施例3：

如图3所示，本实施例与实施例1的基本结构相同，区别在于所述P+集电极区1上方还有一层N型缓冲区9，该缓冲层浓度高于N型漂移区2浓度。

本例除了具备实施例1所述的有益效果之外，由于N型缓冲层9的存在使器件形成穿通型耐压结构，可以使器件在相同的耐压能力情况下具有更短的漂移区长度，降低了器件导通状态下漂移区电阻，同时还可以控制P+集电极1在正向导通时的空穴注入效率，从而进一步地减少了导通压降和关态损耗。

实施例4：

如图4所示，本实施例与实施例3的基本结构相同，区别在于所述深槽结构8的下表面与所述N型缓冲区9上表面之间的N型漂移区2中嵌入多个P条区10，所述P条区10与位于深槽结构8下表面和N型缓冲区9上表面之间的N型漂移区2形成超结结构。

本例除了具备实施例3所述的有益效果之外，N型漂移区2内部的超结结构，使得器件在相同耐压能力下能够具有更高的漂移区浓度，降低了器件导通状态下的N型漂移区2的电阻率，从而更进一步地减小了器件的导通压降。

实施例5：

如图5所示，本实施例与实施例4的基本结构相同，区别在于所述N型缓冲区9浓度等于N型漂移区2且其厚度较实施例4中大。

本例除了具备实施例4所述的有益效果之外，其N型缓冲区9已与N型漂移区2掺杂无异，同时由实施例4中的全超结结构变成了半超结结构，从而降低了工艺难度。

作为本实施例的一种简单变形，可以在P+集电极1上方再引入一个较N型缓冲层9薄的高浓度N型区以形成穿通的耐压结构，进一步降低同等耐压情况下的漂移区长度，从而降低导通压降。

实施例6：

如图6所示，本实施例与实施例1的基本结构相同，区别在于所述P+集电极区1上还包括N+集电极区11。

本例除了具备实施例1所述的有益效果之外，具有N+集电极区11的短路阳极结构能够加速关态时漂移区内电子的抽取，从而降低关态损耗。

综上，本发明提供一种具有分裂栅及深槽结构的载流子存储型IGBT，器件关态时，采用深槽辅助耗尽器件的载流子存储层并调节发射极一侧的电场，同时深槽与两分裂栅构成阶梯状结构，削弱发射极的电场峰值，从而显著提升器件在较高的载流子存储层浓度下的耐压能力。此外，器件开态时，深槽结构8表面还能积累一层载流子，进一步降低器件的导通压降。