分栅式闪存器件制造方法与流程

本发明涉及半导体制造领域，尤其涉及一种分栅式闪存器件制造方法。

背景技术：

快闪存储器，简称为闪存，分为两种类型：叠栅(stackgate)器件和分栅(splitgate)器件，其中，分栅器件在浮栅的一侧形成作为擦除栅极的字线，字线作为控制栅，在擦写性能上，分栅器件有效地避免了叠栅器件的过擦除效应，电路设计相对简单。而且，分栅结构利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。

请参考图1A，图1A为现有的一种典型的分栅式闪存器件的剖面结构示意图，该分栅式闪存器件包括：半导体衬底10、漏区111和源区112、源线多晶硅层(Source Poly)12、浮栅氧化层13、浮栅多晶硅层(Floating gate Poly)14、第一侧墙151、第二侧墙152、隧穿氧化层(tunnel oxide)16、字线多晶硅层(Word Line Poly)17以及字线侧墙18，其中浮栅多晶硅层(Floating gate Poly)14用于形成浮栅，其具有浮栅尖端(Floating gate tip)141，当对分栅式闪存器件进行数据擦除(erase)或编程(program)时，通过浮栅尖端141到字线多晶硅层17之间的F-N(Fowler-Nordheim)隧道效应释放浮栅多晶硅层14所积累的电子或者使浮栅多晶硅层14捕获电子。一般来讲，浮栅尖端141越尖，越容易擦除，，而浮栅尖端141越矮，编程效率越高，相反，浮栅尖端141越钝，越不利于擦除，浮栅尖端141越高，越不利于编程。

而实际生产中，浮栅尖端141的制作并不容易，需要对前层的关键尺寸(CD)有着严格的要求。请参考图1B，通常的实际生产工艺中，会在浮栅多晶硅层14的表面上形成浮栅氮化硅层19，源线多晶硅层12会沉积在浮栅氮化硅层19以及浮栅多晶硅层14形成的沟槽中，在形成浮栅尖端时，需要对沟槽中沉积的源线多晶硅层12进行顶部平坦化(一般为化学机械平坦化工艺，CMP)，该步骤会直接影响第一侧墙151的形状和关键尺寸，进而影响后续形成的浮栅尖端141的高度，且越少的第一侧墙151损耗，会形成越高的浮栅尖端141；然后，去除浮栅氮化硅层19且对第一侧墙进行侧向回刻蚀，以露出下方的浮栅多晶硅层14，最后干法蚀刻露出的浮栅多晶硅层14以形成浮栅尖端141，该步骤中，第一侧墙151侧向回刻蚀的厚度越大，形成的浮栅尖端141越钝越矮，容易引起分栅式闪存器件的数据擦除失效(Erase fail)，而浮栅氮化硅层19侧向回刻蚀的厚度越小，形成的浮栅尖端141越尖越高，容易引起分栅式闪存器件的编程失效(program fail)。

因此，需要一种分栅式闪存器件制造方法，能够形成高度和顶角角度均合适的浮栅尖端，以避免分栅式闪存器件的数据擦除失效和编程失效。

技术实现要素：

本发明的目的在于提供一种分栅式闪存器件制造方法，能够形成高度和顶角角度均合适的浮栅尖端，以避免分栅式闪存器件的数据擦除失效和编程失效。

为解决上述问题，本发明提出一种分栅式闪存器件制造方法，包括以下步骤：

提供半导体衬底，所述半导体衬底上依次形成有浮栅氧化层、浮栅多晶层和浮栅氮化硅层，所述浮栅氧化层、浮栅多晶层和浮栅氮化硅层设有暴露出所述半导体衬底表面的沟槽，所述沟槽中的所述浮栅氮化硅层侧壁上有第一侧墙，所述沟槽中的所述浮栅氧化层和所述浮栅多晶层侧壁上有第二侧墙；

在所述沟槽以及所述浮栅氮化硅层表面沉积源线多晶硅层，所述源线多晶硅层的沉积厚度能填满所述沟槽；

对所述源线多晶硅层进行顶部平坦化或者回刻蚀，至暴露出所述浮栅氮化硅层表面，并监测剩余的所述源线多晶硅层的在所述沟槽顶部的宽度或者监测所述第一侧墙的损耗高度；

去除所述浮栅氮化硅层，并根据所述监测的结果，对暴露出的所述第一侧墙的侧壁进行相应的侧向回刻蚀，以暴露下方相应区域的浮栅多晶硅层；

以所述第一侧墙为掩膜，刻蚀暴露出的所述浮栅多晶硅层以及下方的所述浮栅氧化层，以获得带有浮栅尖端的浮栅结构。

进一步的，提供所述半导体衬底的步骤包括：

提供半导体基底，所述半导体基底上依次形成所述浮栅氧化层、所述浮栅多晶层、所述浮栅氮化硅层以及图形化光刻胶；

以所述图形化光刻胶为掩膜，刻蚀所述浮栅氮化硅层并停止在所述浮栅多晶硅层表面，形成沟槽；

去除所述图形化光刻胶，并以所述浮栅氮化硅层为掩膜，各向同性刻蚀所述沟槽中的浮栅多晶硅层至一定深度，以用于后续形成浮栅尖端；

在所述沟槽的浮栅氮化硅层和暴露出的浮栅多晶硅层的内侧壁上形成第一侧墙；

以所述第一侧墙为掩膜，继续刻蚀所述沟槽中的浮栅多晶硅层以及浮栅氧化层，直至暴露出下方的半导体衬底表面；

在所述沟槽中的浮栅多晶硅层以及浮栅氧化层的内侧壁上形成第二侧墙。

进一步的，采用基于光学分光反射率的终点监测技术监测所述源线多晶硅层的在所述沟槽顶部的宽度或者监测所述第一侧墙的损耗高度。

进一步的，采用温度高于120℃的热磷酸溶液作为腐蚀液，来湿法去除所述浮栅氮化硅层，以暴露出所述第一侧墙的侧壁。

进一步的，采用湿法腐蚀工艺，对暴露出的所述第一侧墙的侧壁进行侧向回刻蚀。

进一步的，根据所述监测的结果，调节所述湿法腐蚀工艺的至少一项工艺参数，所述湿法腐蚀工艺的工艺参数包括腐蚀液的浓度、温度以及腐蚀时间。

进一步的，所述湿法腐蚀工艺的腐蚀液为温度介于40℃～100℃的由氢氧化铵、双氧水以及去离子水混合而成的标准清洗液。

进一步的，监测到的所述源线多晶硅层的在所述沟槽顶部的宽度越宽，或者监测到的所述第一侧墙的损耗高度越小，对暴露出的所述第一侧墙的侧壁进行侧向回刻蚀的厚度越大。

进一步的，监测到的所述源线多晶硅层的在所述沟槽顶部的宽度越宽，或者监测到的所述第一侧墙的损耗高度越小，对暴露出的所述第一侧墙的侧壁进行侧向回刻蚀的刻蚀时间越长。

与现有技术相比，本发明的分栅式闪存器件制造方法，在所述浮栅氮化硅层的沟槽以及所述浮栅氮化硅层表面沉积一定厚度的源线多晶硅层后，对所述源线多晶硅层的顶部平坦化工艺或者回刻蚀工艺进行终点监测，以获得所述源线多晶硅层的在所述沟槽顶部的宽度或者所述第一侧墙的损耗高度，并在去除浮栅氮化硅以后，根据所述监测的结果，对暴露出的所述第一侧墙的侧壁进行相应的侧向回刻蚀，以暴露出合适区域的浮栅多晶硅层，从而保证后续刻蚀暴露出的浮栅多晶硅层后，能够获得具有合适的高度和顶角角度的浮栅尖端，最终可以避免分栅式闪存器件的数据擦除失效和编程失效问题。

附图说明

图1A是现有的一种典型的分栅式闪存器件的剖面结构示意图；

图1B是现有的分栅式闪存器件制造过程中的剖面结构示意图；

图2是本发明具体实施例的分栅式闪存器件制造方法流程图；

图3A至图3I是本发明具体实施例的分栅式闪存器件制造方法中的剖面结构示意图。

具体实施方式

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。

请参考图2，本发明提供一种分栅式闪存器件制造方法，包括以下步骤：

S1，提供半导体衬底，所述半导体衬底上依次形成有浮栅氧化层、浮栅多晶层和浮栅氮化硅层，所述浮栅氧化层、浮栅多晶层和浮栅氮化硅层设有暴露出所述半导体衬底表面的沟槽，所述沟槽中的所述浮栅氮化硅层侧壁上有第一侧墙，所述沟槽中的所述浮栅氧化层和所述浮栅多晶层侧壁上有第二侧墙；

S2，在所述沟槽以及所述浮栅氮化硅层表面沉积源线多晶硅层，所述源线多晶硅层的沉积厚度能填满所述沟槽；

S3，对所述源线多晶硅层进行顶部平坦化，至暴露出所述浮栅氮化硅层表面，并监测所述源线多晶硅层的在所述沟槽顶部的宽度或者监测所述第一侧墙的损耗高度；

S4，去除所述浮栅氮化硅层，并根据所述监测的结果，对暴露出的所述第一侧墙的侧壁进行相应的侧向回刻蚀，以暴露下方相应区域的浮栅多晶硅层；

S5，以所述第一侧墙为掩膜，刻蚀暴露出的浮栅多晶硅层以及下方的浮栅氧化层，以获得带有浮栅尖端的浮栅结构。

在步骤S1中提供所述半导体衬底的过程具体如下：

首先，请参考图3A，提供一半导体基底300，在所述半导体基底300上依次形成浮栅氧化层301、浮栅多晶层302、浮栅氮化硅层303以及图形化光刻胶层304。其中，所述半导体基底300可以是硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底(例如氮化硅衬底或砷化镓衬底)、碳化硅衬底或其叠层结构，或金刚石衬底，或本领域技术人员公知的其他半导体材料衬底等。浮栅氧化层301用于隔离半导体基底300与浮栅多晶硅层302，其厚度可以根据具体的工艺需求而定，浮栅氧化层301可以采用沉积工艺形成，例如化学气相沉积工艺(CVD)，当半导体基底300的材料为硅时，浮栅氧化层301的形成工艺还可以是热氧化工艺。浮栅多晶层302可以采用沉积工艺形成，例如化学气相沉积工艺，能够俘获或失去电子，从而能够使最终形成的分栅式闪存器件具有存储以及擦除功能；浮栅氮化硅层303可以采用沉积工艺形成，例如化学气相沉积工艺。图形化光刻胶304通过涂覆、曝光、显影等光刻工艺形成，用于定义浮栅形成的位置，可以为单层结构或者多层结构，单层结构时可仅仅包括光刻胶层，多层结构时可以包括覆盖浮栅氮化硅层303的底部抗反射层、位于底部抗反射层上的光刻胶层以及位于光刻胶层上的顶部抗反射层。

接着，请继续参考图3A，以所述图形化光刻胶304为掩膜，干法刻蚀浮栅氮化硅层303至浮栅多晶硅层302表面，将图形化光刻胶304的图形转移到浮栅氮化硅层303，即在浮栅氮化硅层303中形成沟槽303a，沟槽303a两侧的浮栅氮化硅层303所覆盖的区域为后续部分浮栅以及字线等形成的区域。本实施例中，采用碳氟气体与氧气的混合气体来干法刻蚀浮栅氮化硅层303，以在保证浮栅氮化硅层303刻蚀速率以及均一性的同时，还能减少刻蚀过程中在浮栅氮化硅层303侧壁上积聚的聚合物残留，所述碳氟气体包括CF₄、CF₃H、CF₂H₂、CFH₃、C₃F₈中的至少一种。例如所述碳氟气体与氧气的混合气体中，CF₄的流量为20sccm～40sccm，CFH₃的流量为15sccm～20sccm；氧气的流量为3sccm～7sccm。

然后，请参考图3B，可以采用氧等离子体灰化工艺以及湿法清洗工艺，去除所述图形化光刻胶304。本实施例中的氧等离子体灰化工艺中的工艺气体除了氧气之外，还通入了氢气、氮气或者氟基气体中至少一种，其中的氟基气体可以为NF₃、CF₄、C₂F₆中的至少一种。所述湿法清洗过程，可以先采用硫酸和双氧水的混合溶液对浮栅氮化硅层303表面进行清洗，然后再用氨水、双氧水和水的混合溶液对浮栅氮化硅层303表面进行清洗。经过上述等离子体灰化工艺之后，光刻胶以及蚀刻形成的聚合物残留经过湿法去胶的两步清洗后，能够彻底清除。在本发明的其他实施例中，也可以先用者氢氟酸和硫酸的混合溶液或者硫酸和臭氧的混合溶液对浮栅氮化硅层303表面进行清洗，然后再用氨水、双氧水和水的混合溶液对浮栅氮化硅层303表面进行清洗，也可以实现基本相同的技术效果。

接着，请继续参考图3B，以所述浮栅氮化硅层303为掩膜，各向同性干法刻蚀工艺或者湿法刻蚀工艺刻蚀所述沟槽303a中的浮栅多晶硅层302至一定深度，并使使暴露出的所述浮栅多晶硅层302形成弧形表面，为后面浮栅顶部的浮栅尖端的最终形成做好准备，其中弧形表面的最大深度为H。

然后，请参考图3C，先在沟槽303a的浮栅氮化硅层303的内壁上形成第一侧墙305。本实施例中，第一侧墙305的材料可以为氧化硅，从而保证在后续的刻蚀工艺过程中第一侧墙305与浮栅氮化硅层303之间具有较高的刻蚀选择比。第一侧墙305的形成工艺可以包括：在浮栅氮化硅层303表面和暴露出的浮栅多晶硅层302表面上沉积第一侧墙薄膜层(未示出)；回刻蚀所述第一侧墙薄膜层直至暴露出底部的部分浮栅多晶硅层302表面，而剩余所述第一侧墙薄膜层覆盖在沟槽303a中的浮栅氮化硅层303和浮栅多晶硅层302的内侧壁上，形成第一侧墙305。本实施例中，浮栅氮化硅层303的厚度决定了第一侧墙305的高度，继而决定了后续源线多晶硅层和字线多晶硅层的高度。而在一定范围内，所述字线多晶硅层越高，所形成的闪存存储器的性能越优良，因此，浮栅氮化硅层303的厚度可以为1500埃～4500埃。

然后，请参考图3D，以第一侧墙305为掩膜，采用干法刻蚀工艺继续刻蚀所述沟槽303a中的浮栅多晶层302和浮栅氧化层301至半导体基底300表面，沟槽303a底部暴露的半导体基底300表面为共源区表面。

接着，请继续参考图3D，在所述沟槽303a中的所述浮栅多晶层302及浮栅氧化层301周围形成第二侧墙306，第二侧墙306可以同时覆盖第一侧墙305暴露的部分侧面，第一侧墙305和第二侧墙306构成浮栅侧墙。第二侧墙306的材料为氧化硅或氮化硅，第二侧墙306在后续的半导体基底300的源区离子注入过程中能够保护浮栅多晶层302及浮栅氧化层301不受损伤，以第一侧墙305和第二侧墙306为掩膜，对下方暴露出的半导体基底300进行离子注入，形成源区(图未示)至此完成了步骤S1中提供半导体衬底的工艺。

请参考图3E，在步骤S2中，可以采用化学气相沉积工艺在沟槽303a以及浮栅氮化硅层303的表面沉积一定厚度的源线多晶硅层307，沉积的源线多晶硅层307的厚度能够使得沟槽303a填满，此时第一侧墙305的高度为H1。源线多晶硅层307的形成工艺还可以为：采用选择性外延沉积工艺，以半导体基底300的源区表面作为生长单晶硅的种子层，由源区表面逐渐向上方外延生长源线多晶硅层307，直至填满沟槽303a。

请参考图3F，在步骤S3中，采用化学机械抛光工艺对沉积的源线多晶硅层307进行顶部平坦化，或采用回刻蚀工艺刻蚀源线多晶硅层307顶部，直至暴露出所述浮栅氮化硅层303的顶部表面，并对所述化学机械抛光工艺或所述回刻蚀工艺进行终点监测，以获得剩余的所述源线多晶硅层307的在所述沟槽303a顶部的宽度L或者所述第一侧墙305的损耗高度ΔH＝H1-H2，精确监测剩余的所述源线多晶硅层307的在所述沟槽303a顶部的宽度L或者所述第一侧墙305的损耗高度ΔH，可以精确控制后续第一侧墙的侧向回刻蚀的厚度ΔL，进而精确控制后续形成的浮栅尖端的高度和顶角角度。

请参考图3G，在步骤S4中，首先，可以采用温度高于120℃的热磷酸溶液湿法去除所述浮栅氮化硅层，以暴露出第一侧墙305的侧壁；然后，根据步骤S3中监测获得的剩余的所述源线多晶硅层307的在所述沟槽303a顶部的宽度L或者所述第一侧墙305的损耗高度ΔH，来设置接下来对暴露出的第一侧墙305的侧壁的侧向回刻蚀工艺的工艺参数，例如，接下来采用湿法腐蚀工艺对所述暴露出第一侧墙305的侧壁进行侧向回刻蚀，则可以根据所述监测的结果，调节所述湿法腐蚀工艺的至少一项工艺参数，所述湿法腐蚀工艺的工艺参数包括腐蚀液的浓度、温度以及腐蚀时间，例如，所述湿法腐蚀工艺的腐蚀液为温度介于40℃～100℃的由氢氧化铵、双氧水以及去离子水混合而成的标准清洗液，其中，氢氧化铵、双氧水和去离子水的体积比为1∶2∶20～1:2:50。根据监测结果可以调节腐蚀时间在30s～600s中变化。本实施例中，监测到的剩余的所述源线多晶硅层307的在所述沟槽303a顶部的宽度L越宽，或者所述第一侧墙305的损耗高度ΔH越小，对暴露出的所述第一侧墙305的侧壁进行侧向回刻蚀的厚度ΔL＝L1-L2越大，或者对暴露出的所述第一侧墙305的侧壁进行侧向回刻蚀的刻蚀时间越长，例如为180s或、300s。对暴露出的所述第一侧墙305的侧壁进行侧向回刻蚀的厚度ΔL的大小最终决定了形成的浮栅尖端的高度和顶角角度，即所述厚度ΔL越大，形成的浮栅尖端的高度越低，顶角越钝；反之，所述厚度ΔL越小，形成的浮栅尖端的高度越高，顶角越锐。

请参考图3H，在步骤S5中，以剩余的第一侧墙305为掩膜，刻蚀下方暴露出的浮栅多晶硅层302及其下方的浮栅氧化层301，直至暴露出半导体基底300为止，第一侧墙305和剩余的浮栅氮化硅层覆盖的剩余的浮栅多晶层302成为带有浮栅尖端302a的浮栅结构，该浮栅尖端302a具有符合要求高度和顶角角度。

请参考图3I，之后可以在浮栅结构外侧侧壁以及在浮栅结构外侧的半导体基底300表面形成隧穿氧化层308，用于电性隔离浮栅多晶硅层302与后续形成的字线多晶硅层309以及字线多晶硅层309与半导体基底300表面。本实施例中，隧穿氧化层308的形成工艺可以为热氧化工艺，由于热氧化工艺能够消耗部分浮栅多晶硅层302被刻蚀的侧壁，从而保证经过刻蚀的浮栅多晶硅层302的顶端的浮栅尖端的高度和锐角形状，以满足擦除和编程功能的需求。当对分栅快闪存储器进行擦除操作时，浮栅尖端通过尖端放电原理，降低FN隧穿效应的通道电压，能够使电子更容易从尖端被拉离浮栅多晶层302而流入后续形成的字线多晶层309。在本发明的其他实施例中，隧穿氧化层308的形成工艺还可以是：高温沉积工艺(High Temperature Oxidation，HTO)、TEOS(四乙基正硅酸盐)工艺沉积的方法或其它类似沉积方法，所述高温沉积工艺的反应气体包括DCS(二氯二氢硅，dichlo rosilance，SiH₂Cl₂)与N₂O，高温沉积的温度为750℃～850℃。沉积温度如果太高，会使设备受到高温的限制、容易使工艺热能过量、使电阻值增高、载流子渗透太深，易增加漏电流等现象；沉积温度如果太低，形成隧穿氧化层308的质量不高。工艺反应气体比例、流量和工艺反应时间可以根据工艺反应的情况随时进行调整，属于本领域技术人员熟知技术。接着，在具有隧穿氧化层308的整个器件表面沉积多晶硅层，并刻蚀该多晶硅层，以在隧穿氧化层308表面上以及第一侧墙305侧面上形成字线多晶硅层309。之后，可以在具有字线多晶硅层309的器件表面沉积字线侧墙材料，并刻蚀字线侧墙材料，以在字线多晶硅层309和隧穿氧化层308的侧面形成字线侧墙310。

经测试，采用本发明的分栅式闪存器件制造方法制造的分栅式闪存器件的编程失效和擦除失效问题得到了极大的缓解，大大提高了出货率。例如，在一组测试中，采用现有常规的分栅式闪存器件制造工艺方法制造的分栅式闪存器件的出货率为78.6％，而采用本发明的分栅式闪存器件制造方法后，制造的分栅式闪存器件的出货率提高为94.9％。

综上所述，在所述浮栅氮化硅层的沟槽以及所述浮栅氮化硅层表面沉积一定厚度的源线多晶硅层后，对所述源线多晶硅层的顶部平坦化工艺或者回刻蚀工艺进行终点监测，以获得所述源线多晶硅层的在所述沟槽顶部的宽度或者所述第一侧墙的损耗高度，并在去除所述浮栅氮化硅层之后，根据所述监测的结果，对暴露出的所述第一侧墙的侧壁进行相应的侧向回刻蚀，以暴露出合适区域的浮栅多晶硅层，从而保证后续刻蚀暴露出的浮栅多晶硅层后，能够获得具有合适的高度和顶角角度的浮栅尖端，最终可以避免分栅式闪存器件的数据擦除失效和编程失效问题。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。