阵列基板的制备方法、阵列基板和显示装置与流程

本发明属于显示技术领域，具体涉及一种阵列基板的制备方法、阵列基板和显示装置。

背景技术：

阵列基板的最小组成单元是像素，像素中最关键的是半导体器件，半导体器件的性质决定了整个显示面板的品质。目前，大尺寸、高分辨率、高频驱动OLED是显示的发展趋势，对阵列基板和半导体器件提出的要求就是足够高的开态电流和较低的漏电流。比如分辨率越高、频率越高，留给一行像素的充电时间越短，为了在较短的时间完成充电，就必须提高半导体器件的开态电流；而对于OLED产品，由于是电流驱动，更要求半导体器件能提供足够高和足够稳定的工作电流。

为提高半导体器件开态电流，选择高迁移率的半导体材料，目前大范围使用的非晶硅(a-Si)半导体，迁移率有0.5cm²/VS。为了提高性能，目前，开发了金属氧化物(oxide)半导体器件和低温多晶硅(LTPS)半导体器件，迁移率分别达到了30cm²/VS和100cm²/VS。但是，oxide半导体器件稳定性较差，很容易受氢离子或其他杂质的破坏，因此，工艺窗口小，为弥补该问题需要设计非常复杂的补偿电路，导致一直难以大范围普及。低温多晶硅(LTPS)材料由于具有极高的迁移率，可以作为高性能LCD、AMOLED显示设备的半导体材料，并且可以将CMOS电路集成在玻璃基板上，实现窄边框和低功耗。但是，LTPS背板工艺难度较大，除了非晶硅退火均匀性控制、掺杂控制难度大之外，对材料的严格要求也提高了该技术的门槛。

对于常规的顶栅自对准LTPS HADS+Resin结构，各层顺序为遮光层→缓冲层→低温多晶硅层→栅极绝缘层→栅极图形→层间绝缘层→源漏极层→有机绝缘层→公共电极ITO→钝化层→像素电极ITO，其中，形成遮光层、低温多晶硅层、栅极图形、源漏极层、有源绝缘层、公共电极ITO、钝化层和像素电极ITO各需要一次Mask工艺，而栅极绝缘层和层间绝缘层需要一次Mask工艺，因此，总共需要9次Mask工艺，这使得制备阵列基板的过程过于复杂，造成较高成本。

目前，亟需一种减小Mask工艺次数的阵列基板的制备方法。

技术实现要素：

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种阵列基板的制备方法、阵列基板和显示装置。

为解决上述问题之一，本发明提供了一种阵列基板的制备方法，包括以下步骤：

在基板上形成有源区材料层；

在所述有源区材料层上形成源漏极材料层；

采用灰阶掩膜板执行一次构图工艺，使所述源漏极材料层形成包括数据线的图形以及使所述有源区材料层形成位于所述源漏极材料层形成的图形下方的第一区域和位于所述第一区域外侧的第二区域；

在形成有数据线、第一区域和第二区域的所述基板上形成栅绝缘层；

在所述栅绝缘层上形成栅极材料层，采用一次构图工艺使所述成栅极材料层形成栅极的图形，且使所述栅极与所述第二区域的作为有源区的部分相对应；

使所述第二区域的位于所述栅极两侧的区域导体化，用以将所述有源区分别与所述数据线、像素电极电连接；

在形成有所述栅极的基板上形成所述像素电极。

优选地，所述采用灰阶掩膜板执行一次构图工艺，使所述源漏极材料层形成包括数据线的图形的步骤，包括：

采用灰阶掩膜板通过一次构图工艺，使所述源漏极材料层形成包括数据线、漏极和源极的图形，所述源极和所述数据线电连接；

所述使所述第二区域的位于所述栅极两侧的区域导体化，用以将所述有源区分别与所述数据线、像素电极电连接的步骤，包括：

使在所述第二区域的位于所述栅极的两侧区域导体化，用以分别将所述有源区和所述源极、所述漏极电连接；

所述在形成有所述栅极的基板上形成所述像素电极的步骤，包括：

在形成有所述栅极的基板上形成与所述漏极电连接的所述像素电极。

优选地，所述在形成有所述栅极的基板上形成所述像素电极，包括以下步骤：

在形成有所述栅极的基板上形成层间绝缘层；

在所述层间绝缘层上形成有机绝缘层；

采用一次构图工艺在所述有机绝缘层形成第一过孔；

在形成有具有第一过孔的所述有机绝缘层的基板上形成钝化层；

采用一次构图工艺在所述第一过孔位置处形成贯穿所述钝化层、所述层间绝缘层和所述栅极绝缘层的第二过孔和第三过孔，所述第二过孔对应所述第二区域与所述数据线电连接的位置处；所述第二过孔对应所述第二区域与所述像素电极电连接的位置处；

在具有所述第二过孔和所述第三过孔的基板上形成像素电极材料层；

采用一次构图工艺使所述像素电极材料层形成包括像素电极以及与第二过孔和第三过孔对应的连接电极的图形。

优选地，所述在形成有具有第一过孔的所述有机绝缘层的基板上形成钝化层的步骤，包括：

在形成有具有第一过孔的所述有机绝缘层的基板上形成公共电极材料层；

采用一次构图工艺使所述公共电极材料层形成公共电极；

在形成有所述公共电极的基板上形成所述钝化层。

优选地，所述在基板上形成有源区材料层的步骤，包括：

在所述基板上形成有遮光材料层；

采用一次构图工艺使所述遮光材料层形成遮光层，用于遮挡所述有源区；

在形成有所述遮光层的所述基板上形成所述有源区材料层。

优选地，所述在形成有所述遮光层的所述基板上形成所述有源区材料层的步骤，还包括：

在形成有所述遮光层的所述基板上形成缓冲层；

在形成有所述缓冲层的所述基板上形成所述有源区材料层。

优选地，所述有源区材料层为非晶硅材料层；

在所述有源区材料层上形成源漏极材料层之前，还包括：

将所述非晶硅材料层处理为多晶硅材料层。

本发明还提供一种阵列基板，采用本发明提供的上述阵列基板的制备方法制备获得。

本发明还提供一种显示装置，包括阵列基板，所述阵列基板采用本发明上述提供的阵列基板。

本发明具有以下有益效果：

本发明提供的阵列基板的制备方法、阵列基板和显示装置，仅采用一次工艺即可形成有源区、源漏电极和数据线，这与现有技术相比，可以减少一次掩膜工艺，从而可以使得工艺简单且降低生产成本。

附图说明

图1为本发明实施例提供的阵列基板的制备方法的在步骤S1之后的示意图；

图2为本发明实施例提供的阵列基板的制备方法的在步骤S2之后的示意图；

图3a～图3e为本发明实施例提供的阵列基板的制备方法的步骤S3过程中的多个示意图；

图4为本发明实施例提供的阵列基板的制备方法的在步骤S4之后的示意图；

图5为本发明实施例提供的阵列基板的制备方法的在步骤S5之后的示意图；

图6为本发明实施例提供的阵列基板的制备方法的在步骤S6之后的示意图；

图7为本发明实施例提供的阵列基板的制备方法的在步骤S71之后的示意图；

图8为本发明实施例提供的阵列基板的制备方法的在步骤S72和S73之后的示意图；

图9为本发明实施例提供的阵列基板的制备方法的在步骤S741和S742之后的示意图；

图10为本发明实施例提供的阵列基板的制备方法的在步骤S743之后的示意图；

图11为本发明实施例提供的阵列基板的制备方法的在步骤S75之后的示意图；

图12为本发明实施例提供的阵列基板的制备方法的在步骤S76和S77之后的示意图。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的阵列基板的制备方法、阵列基板和显示装置进行详细描述。

实施例1

下面结合图1～图12详细描述本发明实施例提供的阵列基板的制备方法，包括以下步骤：

S1，在基板上形成有源区材料层。

在本实施例中，具体地，请参阅图1，步骤S1包括：

S11，在所述基板1上形成有遮光材料层。

S12，采用一次构图工艺使所述遮光材料层形成遮光层2，用于遮挡所述有源区。进一步具体地，遮光层可以为Mo膜层，厚度

S13，在形成有所述遮光层的所述基板1上形成所述有源区材料层4。

进一步具体地的是，上述步骤S13包括：

S131，在形成有所述遮光层的所述基板上形成缓冲层3。缓冲层可以为但不限于SiN_x/SiO_x膜层。

S132，在形成有所述缓冲层的所述基板上形成所述有源区材料层4。

另外，具体地是，所述有源区材料层4为非晶硅材料层；在步骤S1和步骤S2之间，还包括：将所述非晶硅材料层处理为多晶硅材料层。进一步具体地，对非晶硅材料层进行脱氢及ELA退火形成多晶硅材料层。

S2，在所述有源区材料层4上形成源漏极材料层5，如图2所示。

具体地，源漏极材料层5可以为但不限于Ti/Al/Ti膜层或Mo/Al/Mo膜层，厚度为

S3，采用灰阶掩膜板执行一次构图工艺，使所述源漏极材料层5形成包括数据线data的图形以及使所述有源区材料层4形成位于所述源漏极材料层5形成的图形下方的第一区域41和位于所述第一区域外侧的第二区域，如图3e所示。

具体地，所谓灰阶掩膜板是指掩膜板存在不同区域的光透过率不同。如图3a～图3e所示，在源漏极材料层5上先形成一层光刻胶PR，位于灰阶掩膜板下的光刻胶PR受到光的照射，不同区域的变性程度不同，在这种情况下，经过一次构图工艺即可形成图3e所示。

S4，在形成有数据线data、第一区域41和第二区域42的所述基板上形成栅绝缘层6，如图4所示。

S5，在所述栅绝缘层6上形成栅极材料层，采用一次构图工艺使所述成栅极材料层形成栅极7的图形，且使所述栅极7与所述第二区域42的作为有源区421的部分相对应，如图5所示。

S6，使所述第二区域42的位于所述栅极两侧的区域422和423导体化，用以将所述有源区421分别与所述数据线data、像素电极电连接，如图6所示，区域422用于连接有源区421和数据线data；区域423用于连接有源区421和像素电极。

具体地，通过掺杂工艺使区域422和423导体化；并且，优选地，进行轻掺杂漏区(Lightly Doped Drain，LDD)掺杂，可改善减弱漏区电场、以改进热电子退化效应。

S7，在形成有所述栅极的基板上形成所述像素电极。

在本实施例中，优选地，步骤S7包括以下步骤：

S71，在形成有所述栅极7的基板1上形成层间绝缘层8，如图7所示。

S72，在所述层间绝缘层8上形成有机绝缘层9。

S73，采用一次构图工艺在所述有机绝缘层9形成第一过孔91，如图8所示。

S74，在形成有具有第一过孔91的所述有机绝缘层9的基板上形成钝化层10。

具体地，在本实施例中，上述步骤S74包括以下步骤：

S741，在形成有具有第一过孔91的所述有机绝缘层9的基板1上形成公共电极材料层。

S742，采用一次构图工艺使所述公共电极材料层形成公共电极11，如图9所示。

S743，在形成有所述公共电极11的基板1上形成所述钝化层10，如图10所示。

S75，采用一次构图工艺在所述第一过孔91位置处形成贯穿所述钝化层10、所述层间绝缘层8和所述栅极绝缘层6的第二过孔12和第三过孔13，所述第二过孔12对应所述第二区域42与所述数据线data电连接的位置处，如图11所示；所述第二过孔13对应所述第二区域42与所述像素电极电连接的位置处，如图11所示。

采用一步刻蚀工艺刻蚀钝化层10、层间绝缘层8和栅极绝缘层6，厚度差较小，因此，有利于减少不良。

S76，在具有所述第二过孔12和所述第三过孔13的基板1上形成像素电极材料层。

S77，采用一次构图工艺使所述像素电极材料层形成包括像素电极14以及与第二过孔12和第三过孔13对应的连接电极15和16的图形，如图12所示。采用连接电极15可有效改善数据线data和区域422的连接性能；采用连接电极15可有效改善像素电极和区域423的连接性能。

由上可知，本发明实施例提供的阵列基板的制备方法，仅采用一次工艺即可形成有源区、源漏电极(区域422和区域423)和数据线，这与现有技术相比，可以减少一次构图工艺(例如，MASK工艺)，从而可以使得工艺简单且降低生产成本。

另外，本发明上述步骤S75中钝化层、层间绝缘层和栅极绝缘层采用一次构图工艺，这与现有技术相比，又可以减少一次构图工艺。

因此，同样是形成具有相同膜层的顶栅结构的阵列基板，本发明中仅用了7次Mask工艺，这与现有技术需要9次Mask工艺相比，减少了2次Mask工艺，从而在很大程度上使工艺简单以及降低生产成本。

另外，由于源漏电极(区域422和区域423)可与半导体层直接相接触，因此，可减少了像素电极层搭接的电阻。

需要在此说明的是，在实际应用中，步骤S2中的所述采用灰阶掩膜板执行一次构图工艺，使所述源漏极材料层形成包括数据线的图形的步骤，还可以包括：采用灰阶掩膜板通过一次构图工艺，使所述源漏极材料层形成包括数据线、漏极和源极的图形，所述源极和所述数据线电连接；在这种情况下，上述步骤S6包括：使在所述第二区域42的位于所述栅极7的两侧区域导体化，用以分别将所述有源区和所述源极、所述漏极电连接；上述步骤S7包括：在形成有所述栅极的基板上形成与所述漏极电连接的所述像素电极，从而最终实现有源区经过源极与数据线相邻，有源区经过漏极与像素电极相连。

实施例2

本发明还提供一种阵列基板，所述阵列基板采用本发明上述实施例提供的阵列基板的制备方法制备获得。

本发明实施例提供的阵列基板，由于其采用本发明上述实施例提供的阵列基板的制备方法获得，因此，可以提高产量且成本低。

实施例3

本发明实施例还提供一种显示装置，包括阵列基板，所述阵列基板采用本发明上述实施例2提供的阵列基板。

本发明实施例提供的阵列基板，由于其采用本发明上述实施例2提供的阵列基板，因此成本低。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。