本说明书涉及一种半导体器件和制造半导体器件的方法。
背景技术：
rf功率放大器是用于个人通信系统(例如gsm、edge、w-cdma)的基站中的关键元件。rf横向扩散金属氧化物半导体(rf-ldmos，rflaterallydiffusedmetaloxidesemiconductor)晶体管是用于此类型的功率放大器普遍技术选择。
在功率放大器中，直流(dc)偏置点是控制性能的关键参数。rf-ldmos晶体管的最佳直流偏置点取决于诸如温度和制造工艺变化之类的因素。包括ldmos晶体管的偏置电路可用来施加直流偏置。偏置电路可与rf-ldmos晶体管集成在同一半导体管芯中，以使得所述偏置电路可补偿温度效应。小的参考ldmos晶体管也设置在同一管芯中，可用来补偿制造工艺变化。
技术实现要素：
本公开的各个方面在所附的独立和从属权利要求权利要求中对本公开的各个方面进行陈述。从属权利要求中的特征组合可适当的与独立权利要求的特征结合，而不仅仅是在权利要求书中明确陈述的。
根据本公开的一个方面，提供了一种半导体器件，包括：
半导体衬底，具有主要表面；
栅极，位于主要表面上；
漏极区域，具有第一导电类型；
源极区域，具有第一导电类型，其中，所述源极区域位于具有第二导电类型的区域内；
沟道区域，由具有第二导电类型的区域的位于栅极之下的一部分组成，并且
其中，所述漏极区域沿着衬底的主要表面背离栅极横向延伸，并且其中，所述漏极还在栅极、源极区域和具有第二导电类型的区域之下延伸，以便将所述源极区域和具有第二导电类型的区域与衬底的下方区域隔离开。
根据本公开的另一个方面，提供了一种制造半导体器件的方法，所述方法包括：
提供具有主要表面的半导体衬底；
在所述主要表面上形成栅极；
形成具有第一导电类型的漏极区域；
形成具有第一导电类型的源极区域，其中，所述源极区域位于具有第二导电类型的区域内，并且其中，具有第二导电类型的区域的位于栅极之下的一部分形成所述器件的沟道区域，并且
其中，所述漏极区域沿着衬底的主要表面背离栅极横向延伸，并且其中，所述漏极还在栅极、源极区域和具有第二导电类型的区域之下延伸，以便将所述源极区域和具有第二导电类型的区域与衬底的下方区域隔离开。
在具有第二导电类型的区域之下延伸的具有第一导电类型的漏极区域可使得所述器件的源极区域能够与衬底的下方区域隔离开，在使用期间不同的电压借此可被施加到源极和衬底。这可使得所述器件能够工作在以高于施加在衬底上电压的源极电压下(所谓的“源极高压”器件)。
一种制造所述器件的方法可包括埋置(implanting)离子通过衬底的主要表面以形成漏极区域，并且之后加热所述衬底以便使埋置的离子扩散以形成漏极区域，其中，所述漏极区域在栅极、源极区域和具有第二导电类型的区域之下延伸。当以此方式形成时，所述漏极区域的位于栅极之下的一部分延伸进主要表面的之下的深度比所述漏极区域不位于栅极之下的部分延伸的深度更浅。所述漏极区域位于栅极之下的一部分的相对更浅可由在离子埋置期间所述栅极遮蔽所述器件的这一部分形成。已经确定所述漏极区域位于栅极之下的部分的相对更浅可改善所述器件内的场分布，从而使得由于所述器件中的表面场(resurf)作用变弱以得到到源极电压bvdss的更高的最大漏极。
公共接触部可连接至源极区域和具有第二导电类型的区域。以这种方式，所述器件的源极和沟道区域可连接在一起。该接触部可包括位于主要表面处的硅化物区域，其中，所述硅化物区域延伸过源极区域和具有第二导电性的区域之间的结(junction)。
所述源极区域、漏极区域和具有第二导电性的区域包括位于半导体材料的外延层中的掺杂区域。
所述第一导电类型可为n型，并且所述第二导电类型可为p型。但是，可以设想第一导电类型可为p型，并且第二导电类型可为n型。
所述器件可以是ldmos(横向扩散金属氧化物半导体)晶体管。例如，ldmos晶体管可以是用于无线电频率应用的rf-ldmos晶体管。
出于本公开的目的，“无线电频率”(rf)指范围在1ghz≤f≤120ghz内的频率。
在其他示例中，所述器件可以是dcldmos晶体管。根据本公开的进一步的方面，dcldmos晶体管可包括在直流偏置电路中，该直流偏置电路用于包括rf-ldmos晶体管的电路。直流偏置电路可用来在操作期间使rf-ldmos晶体管偏置。
根据本公开的另一个方面，提供了一种功率放大器，该功率放大器包括上述类型的半导体器件或电路。
根据本公开的进一步方面，提供了一种基站，该基站包括上述类型的功率放大器。
附图说明
下文将仅以示例的方式参照附图描述本公开的实施方式，在附图中相似的附图标记表示相似的元件，在附图中：
图1示出了包括rf-ldmos晶体管的半导体器件；
图2示出了根据本公开的一个实施例的半导体器件；
图3是示出了根据本公开的一个实施例的半导体器件的源极-衬底击穿的曲线图；
图4是示出了根据本公开的一个实施例的半导体器件的漏极-源极击穿的曲线图。
具体实施方式
以下参照附图对本公开的实施例进行描述。
在包括rf-ldmos晶体管的rf产品(诸如功率放大器)中，偏置电路可用于将rf-ldmos晶体管偏置到直流偏置点。所述偏置电路可包括ldmos晶体管。ldmos晶体管的源极可工作在高于衬底(所述衬底可例如接地)的(直流偏置)电压下。这样的器件可称为“源极高压(source-high)ldmos”。包括源极高压ldmos的偏置电路被包含在与待提供偏置点的rf-ldmos晶体管相同的衬底中。
但是，在给定的rf-ldmos扩散技术中，通常无法得到源极高压ldmos晶体管。除了esd保护器件，在给定的rf-ldmos扩散技术内唯一能获得的有源元件就是rf-ldmos晶体管。这样的器件的源极高压工作是不可能的，因为rf-ldmos器件通常被制造为便于源极连接至衬底(以下结合图1详细解释)。注意，在rf领域，源极到漏极的连接可使得源极能够连接至晶体管封装的边缘，这可将源极连接的损耗(电感)最小化。
因此，在给定的rf-ldmos扩散技术内可获得的rf-ldmos晶体管通常不适用于直流偏置电路。
图1示出了包括rf-ldmos晶体管的半导体器件10。器件10包括半导体衬底101，衬底101包括外延层120，外延层120中提供有rf-ldmos晶体管的各种特征。衬底101及其外延层120例如可包括硅。在该示例中，衬底101，包括衬底101的外延层120在内，均为p型掺杂。外延层120可相较于衬底101的下方区域的被轻掺杂。衬底101具有主要表面132。
rf-ldmos晶体管包括主要表面132上的栅极104。所述栅极可包括栅极电极，由栅极氧化物将栅极电极与主要表面132之下的沟道区域分离。栅极104可包括间隔部124。
rf-ldmos晶体管还包括漏极区域106。漏极区域106位于主要表面132在栅极104的第一侧。漏极区域106可形成横向延伸的漏极。
rf-ldmos晶体管还包括源极区域102。源极区域102位于主要表面132在栅极104的第二侧。
热生长氧化物(例如teos)的保护层136被设置在主要表面132上。层128为防护层，该防护层可用于改善所述器件的减少表面场(resurf)行为并且用于减少热载流子注入。
在该示例中，源极区域102和漏极区域106为n型。位于栅极104之下的沟道区域包括p型半导体材料。源极区域102位于p型区域108内。p型区域108位于栅极104之下的部分形成rf-ldmos晶体管的沟道区域。
如前文提到的，在rf-ldmos晶体管中，源极通常连接至衬底。在图1的示例中，该连接通过在衬底101的主要表面132上形成硅化物层130来实现。硅化物层130在源极区域102和p型区域108上延伸。这使得能够形成到源极区域102和p型区域108上的公共连接，源极区域102借此可连接至衬底101。为了减少源极区域102和衬底101后侧之间的电阻，可通过在外延层120内提供重掺杂p型埋置150(如上文提到的，这可以被轻掺杂，并因此具有相对高的电阻率)。
因为图1示出的器件100的源极区域102如上文所述短接至衬底101，器件100不能作为源极高压ldmos，因此不适合用在用于将rf产品的rf-ldmos晶体管偏置的偏置电路中。
基于图1示出的器件100，实现源极高压rf-ldmos晶体管的一个可能的方法可能是移除由硅化物层130形成的源极区域102和p型区域108之间的短路。例如，这可通过在源极区域102和p型区域108之间的结处制作硅化物层130中的间隙(所述间隙可位于图1中的使用附图标记133表示的区域)。之后单独的连接可连接至位于源极区域102上的硅化物，以使得不同的电位可施加到源极区域102和衬底101。
但是，在rf-ldmos器件中，晶体管特征的扩散和掺杂水平对于rf性能通常是最优的。用于源极区域102和p型区域108的陡峭的掺杂分布可能引起很多问题。例如，源极区域102和p型区域108之间的击穿电压可能相当低(通常为2-5伏特，取决于处理细节)，转而导致源极区域102和衬底101后侧之间相对低的最大击穿电压。而且，所述器件可能由于硅化物靠近源极区域102和p型区域108之间陡峭结(steepjunction)而存在泄漏。
本公开的实施方式可提供诸如ldmos晶体管的半导体器件，该器件可操作为源极高压器件。所述器件包括具有第一导电类型的漏极区域和源极区域。所述器件的沟道区域具有到第二导电类型(即不同于源极区域和漏极区域的第二导电类型的导电类型)。在下文描述的示例中，第一导电类型为n型并且第二导电类型为p型(以使得源极区域和漏极区域为p型并且沟道区域为n型)。但是，设想第一导电类型可为p型并且第二导电类型可为n型。
图2示出了根据本公开的实施方式的半导体器件10。在这个实施方式中的器件10包括ldmos晶体管。器件10包括半导体衬底11。衬底11可以为硅化物衬底。衬底11可掺杂，以便具有与器件11的沟道区域相同的导电类型(其在本示例中为p型)。所述衬底可包括外延层20，包括例如硅。ldmos晶体管的特征(例如漏极、源极等)可在外延层20中形成。外延层可具有与衬底11相同的导电类型，其在本示例中为p型。外延层20可比衬底11的下面部分的掺杂程度轻。衬底11具有主要表面32。
器件10包括栅极4，位于衬底主要表面32。栅极4可包括栅极电极，由栅极绝缘层将其与衬底的主要表面32之下的沟道区域分离。栅极4可包括垫片24。
器件10还包括漏极区域6。漏极区域6位于衬底11的主要表面32在栅极4的第一侧上。漏极区域6可沿着衬底11的主要表面32背离栅极4横向延伸。
ldmos晶体管还包括源极区域2。源极区域2位于主要表面32在栅极4的第二侧上。与漏极区域4相同，源极区域可沿着衬底11的主要表面32背离栅极4横向延伸。
如上文提到的，在这个实施方式中，源极区域2和漏极区域6为n型。源极区域2位于具有第二导电类型的区域8内，其在这个实施方式中为p型。与源极区域2和漏极区域6相同，p型区域8可沿着衬底11的主要表面32延伸。如图2所示，源极区域2可位于主要表面32和p型区域之间。p型区域8可在器件10内横向延伸，程度大于源极区域2，以便包围主要表面32之下的源极区域2。一部分p型区域8在栅极4之下延伸，以形成ldmos晶体管的沟道区域。
一个或多个热生长氧化物(例如teos)的保护层36，38提供在主要表面32上。层28为防护物，可用来改善所述器件的减少表面场(resurf)行为并且用于减少热载流子注入。
在这个实施方式中，硅化物层30在衬底11的主要表面32形成，以形成到源极区域2的接触。硅化物层30可在主要表面32沿着源极区域2的顶部延伸。硅化物层30还可在p型区域8的顶部延伸，这样可做出到源极区域2和p型区域8上的公共连接。以这种方式，器件10的源极区域2和沟道区域可以同样的电压操作。图2还示出了导电连接12的供应，从硅化物层30向上延伸。连接12可连接至提供在器件10中的进一步的金属化特征，以便按路径将信号传输到器件10或从器件10传输信号。同样地，导电连接16可提供至漏极6。高掺杂区域26可位于漏极区域6的顶部，以便接收连接16。
图2还示出了漏极6在p型区域8之下延伸。漏极6在p型区域8之下延伸的区域使用图2中的附图标记40标注。区域40将源极区域2和p型区域8与衬底11的下方区域隔离开。由于源极区域2和p型区域8与衬底11的下方区域隔离开，源极区域2可以不同于施加在衬底的后侧的电压操作。因此，器件10可操作为源极高压ldmos晶体管。这样的器件可例如，因此适合用于rf产品(例如功率放大器)中的直流偏置电路，所述rf产品还包括rf-ldmos晶体管。
如图2所示，区域40可围绕主要表面32之下的p型区域8，这样源极区域2和p型区域8与下面的衬底电断开。
器件10的各种特征可由离子通过主要表面32埋置和衬底的加热以扩散埋置的离子形成。例如，图2示出的这种器件10可通过提供包括外延层的半导体衬底制成，以及通过执行用于形成源极区域2、漏极区域6、p型区域8和区域40的离子埋置制成。
由于在这个实施方式中的区域40为漏极区域6在栅极4之下延伸的延伸部分，漏极区域6和区域40可使用同样的埋置形成。埋置离子以形成漏极区域6和区域40(还有器件10的其他特征)可在栅极4形成之后执行。因为这样，当执行用于漏极区域6和区域40的离子埋置时，已经就位的栅极4的部分可引起栅极4之下的区域的遮蔽。这可导致漏极区域6位于栅极4之下的部分的收缩。因为这个收缩效应，漏极区域6位于栅极4之下的部分22可延伸进主要表面32之下的深度比漏极区域6的其他部分延伸得浅。如图2所示，这个部分22可以是峰型。
如下文解释的，已经确定漏极区域6位于栅极4之下的收缩可改善所述器件内的场部分，允许由于所述器件中改善的减少表面场(resurf)作用，更高的最大漏极到源极电压bvdss。
参照图1，用于这种rf-ldmos器件的过程设置(例如掺杂水平，接合深度等)对于所述器件内的resurf效应是最优的。在图1所示的器件中，形成在漏极区域106和栅极104之下的外延层120之前的接口的横向损耗区域是这个resurf作用的重要部分。回到图2，因为漏极区域6在栅极、源极区域2和具有第二导电类型的区域8之下延伸，在图1中提到的这种栅极4之下的损耗区域可能不存在。这可能干扰器件10内的resurf效应。漏极区域6位于栅极4之下的部分22可引起漏极区域6(其具有第一导电类型)和下面的外延层20之间本地较浅的接合。这可引起损耗层在结处的宽度的增加，这可允许所述器件中的resurf作用保留，尽管事实上，漏极区域6在栅极、源极区域2和具有第二导电类型的区域8之下延伸。
图3是示出了根据本公开的实施方式的的半导体器件的源极至衬底击穿的曲线图。这些测量值为vgs＝0v和vds＝27v。相信所述器件进一步的优化可使得击穿电压可能达到电源电压(28v)。
图4是示出了根据本公开的实施方式的的半导体器件的漏极至源极击穿的曲线图。这些测量值为vgs＝0v和vs＝0v。对于标绘图72，衬底电压为-5v。对于标绘图74，衬底电压为-2.5v。对于标绘图76，衬底电压为0v。
因为图2中的器件10可操作为源极高压ldmos晶体管，它可用来实现rf产品(诸如功率放大器)中的直流偏置电路，所述rf产品包括rf-ldmos晶体管。器件10可包括在同样的半导体衬底中，作为rf-ldmos晶体管，所述偏置为该rf-ldmos晶体管提供，从而提供对温度效应的补偿。
虽然图2中的器件可用于直流模式，例如在如上文提到的偏置电路中，还设想根据本公开的实施方式的器件自身可用作rf-ldmos晶体管。
根据本公开的实施方式的半导体器件可用来实现rf应用中的功率放大器(例如作为用于偏置rf-ldmos晶体管的偏置电路的一部分或作为rf-ldmos晶体管自身)。例如，所述功率放大器可包括在通信系统的基站中(例如gsm、edge、w-cdma)。
因此，已经描述了半导体器件和制造半导体器件的方法。所述器件包括具有主要表面的半导体衬底。所述器件还包括位于主要表面上的栅极。所述器件进一步包括具有第一导电类型的漏极区域。所述器件还包括具有第一导电类型的源极区域，其中，所述源极区域位于具有第二导电类型的区域内。所述器件进一步包括沟道区域，由具有第二导电类型的区域的位于栅极之下的一部分组成。所述漏极区域沿着衬底的主要表面背离所述栅极横向延伸。所述漏极还在栅极、源极区域和具有第二导电类型的区域之下延伸，以便将所述源极区域和具有第二导电类型的区域与衬底的下方区域隔离开。
虽然已经描述了本公开的具体实施方式，将理解的是，在本公开的范围内可做出许多修改/添加和/或替代。