本公开涉及一种半导体装置的制造方法，且特别涉及一种导电层位于栅极及源极/漏极区域上的结构及其制造方法。
背景技术：
随着半导体工业引入高效能与高功能性的新世代集成电路(ics)，业界已经开始在电子装置(如:晶体管)之上设置多层金属线结构(multi-layerwiringstructure)。为了满足高速度及高可靠度的需求，须发展先进的金属线结构及其形成方法。
技术实现要素：
本公开包括一种半导体装置，包括鳍式场效晶体管。上述半导体装置包括:第一栅极电极；第一源极/漏极区域，邻近第一栅极电极设置；第一源极/漏极接触，设于第一源极/漏极区域上；第一间隔物层，设于第一栅极电极及第一源极/漏极区域之间；第一接触层，接触第一栅极电极及第一源极/漏极接触；第一线路层，与第一接触层一体地形成；其中，在剖面图中第一接触层及第一线路层之间没有界面，且在俯视图中第一接触层具有小于第一线路层的面积。
在本公开的半导体装置的一个实施方式中，该半导体装置还包括：一第一栅极绝缘盖层，形成于该栅极电极之上；其中该第一接触层的一侧表面接触该第一栅极绝缘盖层。
在本公开的半导体装置的另一个实施方式中，该半导体装置还包括：一第一源极/漏极绝缘层，形成于该源极/漏极区域之上；其中该第一接触层的一下表面接触该第一源极/漏极绝缘层。
在本公开的半导体装置的另一个实施方式中，该半导体装置还包括：一第一层间介电层，至少设于该第一绝缘盖层之上；其中该第一线路层内埋于该第一层间介电层的一上部中，且该第一接触层穿过该第一层间介电层的一下部及该第一栅极绝缘盖层。
在本公开的半导体装置的另一个实施方式中，该半导体装置还包括：一第二栅极电极；一栅极接触插塞，设于该第二栅极电极之上；一第二接触层，接触该栅极接触插塞；以及一第二线路层，与该第二接触层一体地形成；其中，在一剖面图中该第二接触层及该第二线路层之间没有界面，该第二线路层内埋于该第一层间介电层的该上部中，且该第二接触层穿过该第一层间介电层的该下部及该第二栅极绝缘盖层。
在本公开的半导体装置的另一个实施方式中，该半导体装置还包括：一第二源极/漏极区域；一第二源极/漏极接触，设于该第二源极/漏极区域上；一第三接触层，接触该第二源极/漏极接触；以及一第三线路层，与该第三接触层一体地形成；其中，在一剖面图中该第三接触层及该第三线路层之间没有界面，该第三线路层内埋于该第一层间介电层的该上部中，且该第三接触层穿过该第一层间介电层的该下部。
在本公开的半导体装置的另一个实施方式中，该半导体装置还包括：一鳍结构；其中，该第一接触层及该第三接触层在俯视图中设于该鳍结构之上，而该第二接触层在俯视图中则不设于该鳍结构之上。
在本公开的半导体装置的另一个实施方式中，该第一源极/漏极接触、该第二源极/漏极接触及该栅极接触插塞的上表面位于一实质上相同的平面上。
本公开亦包括一种半导体装置，包括鳍式场效晶体管。上述半导体装置包括:第一栅极电极；第一栅极接触层，设于第一栅极电极之上；第一源极/漏极区域，邻近第一栅极电极设置；第一源极/漏极接触，设于第一源极/漏极区域上；第一间隔物层，设于第一栅极电极及第一源极/漏极区域之间；第一接触层，接触第一栅极接触及第一源极/漏极接触；以及第一线路层，与第一接触层一体地形成；其中，在剖面图中第一接触层及第一线路层之间没有界面，且在俯视图中第一接触层具有小于第一线路层的面积。
在本公开的半导体装置的一个实施方式中，该半导体装置还包括：一第一源极/漏极绝缘层，形成于该源极/漏极区域之上，其中该第一接触层的一下表面接触该第一源极/漏极绝缘层。
在本公开的半导体装置的另一个实施方式中，该半导体装置还包括：一第一层间介电层，设于该第一闸接触层及该第一源极/漏极接触层之上，其中该第一线路层内埋于该第一层间介电层的一上部中，且该第一接触层穿过该第一层间介电层的一下部。
在本公开的半导体装置的另一个实施方式中，该半导体装置还包括：一第二栅极电极；一第二栅极接触层，设于该第二栅极电极上；一第二接触层，接触该第二栅极接触层；以及一第二线路层，与该第二接触层一体地形成；其中，在一剖面图中该第二接触层及该第二线路层之间没有介面，该第二线路层内埋于该第一层间介电层的该上部中，且该第二接触层穿过该第一层间介电层的该下部。
在本公开的半导体装置的另一个实施方式中，该半导体装置还包括：一第二源极/漏极区域；一第二源极/漏极接触，设于该第二源极/漏极区域上；一第三接触层，接触该第二源极/漏极接触；以及一第三线路层，与该第三接触层一体地形成；其中，在一剖面图中该第三接触层及该第三线路层之间没有介面，该第三线路层内埋于该第一层间介电层的该上部中，且该第三接触层穿过该第一层间介电层的该下部。
在本公开的半导体装置的另一个实施方式中，该半导体装置还包括：一鳍结构；其中，该第三接触层在俯视图中设于该鳍结构之上，而该第一及第二接触层在俯视图中则不设于该鳍结构之上。
本公开的半导体装置的另一个实施方式中，该第一源极/漏极接触、该第二源极/漏极接触及该栅极接触层的上表面位于一实质上相同的平面上。
本公开的半导体装置的另一个实施方式中，该第一接触层、该第二接触层及该第三接触层的下表面位于一实质上相同的平面上。
本公开亦包括一种半导体装置的制造方法，上述半导体装置包括鳍式场效晶体管。上述方法包括:形成栅极结构于鳍结构上，上述栅极结构包括栅极电极层及绝缘盖层；形成源极/漏极接触层于源极/漏极结构上；形成层间介电层；以镶嵌技术(damascenetechnique)形成第一接触层及第一线路层；其中，上述接触层电性连接栅极电极层及源极/漏极接触层且于俯视图中重叠(overlap)栅极电极及源极/漏极接触层。
在本公开的制造方法的一个实施方式中，该接触层接触该栅极电极及该源极/漏极接触层。
在本公开的制造方法的另一个实施方式中，还包括：形成一栅极接触层于该栅极电极上；其中该接触层接触该栅极接触层及该源极/漏极接触层。
在本公开的制造方法的另一个实施方式中，形成该第一接触层及该第一线路层的步骤包括蚀刻该层间介电层以暴露出该栅极电极的一上表面以及该源极/漏极接触层的一部分。
附图说明
以下将配合所附图式详述本公开的实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本公开的特征。
图1a绘示出本公开一实施例的一例示性俯视图(从上往下看)，用以说明一循续(sequential)的半导体装置制造流程的各个步骤中的其中之一。
图1b沿着图1a中的线段x1-x1绘示出一例示性剖面图。
图1c为栅极结构的放大图。
图1d绘示出本公开一实施例的一例示性立体图，用以说明一循续的半导体装置制造流程的各个步骤中的其中之一。
图2-图6b绘示出对应图1a中线段x1-x1的例示性剖面图，用以说明一循续的半导体装置制造流程中的各个步骤。
图7-图11b绘示出本公开另一实施例的例示性剖面图。
图12-图18b绘示出本公开另一实施例的例示性剖面图。
其中，附图标记说明如下：
3～隔离绝缘层
5～鳍结构
10～金属栅极结构
12～栅极介电层
14～功函数调整层
16～金属材料层
20～绝缘盖层
25～栅极开口
30～侧壁间隔物
40～第一层间介电层
45～开口
50～源极/漏极区域
55～硅化物层
60、66、66s～源极/漏极接触
65～栅极接触
67～栅极导电插塞
70～第二层间介电层
72～接触蚀刻停止层
73、73s、73g、75、75s、75g、77、77s、77g、78、78s、78g～接触开口
80、80s、80g、82、82s、82g、83、83s、83g～接触层
85、85s、85g、87、87s、87g、88、88s、88g～线路层
90～第三层间介电层
92～第二接触蚀刻停止层
300～基板
310～鳍结构
315～通道区域
320～隔离绝缘层
330～金属栅极结构
340～绝缘盖层
350～侧壁间隔物
360～源极/漏极区域
370～层间介电层
具体实施方式
以下公开许多不同的实施方法或是例子来实行本公开的不同特征，以下描述具体的元件及其排列的实施例以阐述本公开。当然这些实施例仅用以例示，且不该以此限定本公开的范围。例如，元件的尺寸并不限定于所公开的范围或数值，而可依工艺条件及/或预期的装置性质调整。此外，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，亦即，第一特征与第二特征并非直接接触。另外，为了简化及明确，可能任意地以不同的尺寸绘示不同的特征。
此外，其中可能用到与空间相关用词，例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些空间相关用词是为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。此外，”由…形成”可能代表”包括…”或”由…组成”。
根据本公开的一实施例，图1a及1b图绘示出一循续的半导体装置制造流程的其中一个步骤。图1a绘示出一俯视图(或上视图)，而图1b则沿着图1a的线段x1-x1绘示出一剖面图。
图1a及图1b绘示出形成金属栅极结构之后的半导体装置结构。在图1a及图1b中，形成金属栅极结构10于通道层之上(例如:鳍结构5的一部分)，且绝缘盖层20设于金属栅极结构10之上。鳍结构5设于基板1之上，且从隔离绝缘层3突起。在图2中及其之后，将省略基板1及隔离绝缘层3。在一些实施例中，金属栅极结构10的厚度为15nm至50nm。在一些实施例中，绝缘盖层20的厚度为10nm至30nm，在其他实施例中则为15nm至20nm。提供侧壁间隔物30于金属栅极结构10及绝缘盖层20的侧壁。在一些实施例中，侧壁间隔物30于其底部的膜厚为3nm至15nm，在其他实施例中则为4nm至10nm。金属栅极结构10、绝缘盖层20及侧壁间隔物30的组合可一并地称为栅极结构。此外，源极/漏极区域50邻近上述栅极结构形成，且栅极结构之间的空间(space)填入第一层间介电层(interlayerdielectric，简称ild)40。于源极/漏极区域50上更形成硅化物层55。在本公开中，源极与漏极在使用上是可相互替换的，且两者的结构没有实质上的差异。”源极/漏极”的用语指的是源极及漏极其中的一个。
硅化物层55包括硅化钴、硅化钛、硅化镍、硅化铜、硅化钨、及硅化钼之一或多个成分。
图1c为栅极结构的放大图。金属栅极结构10包括一或多层金属材料16，例如:al、cu、w、ti、ta、tin、tial、tialc、tialn、tan、nisi、cosi、及其他导电材料。设于通道层5及金属栅极之间的栅极介电层12包括一或多层金属氧化物(例如:高介电常数金属氧化物)。举例来说，用于高介电常数介电材料的金属氧化物包括li、be、mg、ca、sr、sc、y、zr、hf、al、la、ce、pr、nd、sm、eu、gd、tb、dy、ho、er、tm、yb、lu、及/或其组合的氧化物。
在一些实施例中，一或多个功函数调整层14介于栅极介电层12及金属材料16之间。功函数调整层14是以导电材料形成，例如单层的tin、tan、taalc、tic、tac、co、al、tial、hfti、tisi、tasi或tialc，或是两个或多个上述材料的复数层(multilayer)。以n-通道鳍式场效晶体管而言，可以tan、taalc、tin、tic、co、tial、hfti、tisi及tasi中一或多个成分作为功函数调整层，以p-通道鳍式场效晶体管而言，可以tialc、al、tial、tan、taalc、tin、tic及co中一或多个成分作为功函数调整层。
绝缘盖层20包括一或多层的绝缘材料(例如:以氮化硅为基础的材料，包括sin、sicn及siocn)。侧壁间隔物30是由不同于绝缘盖层20的材料所形成，且包括一或多层的绝缘材料(例如:以氮化硅为基础的材料，包括sin、sion、sicn及siocn)。侧壁间隔物30可由与绝缘盖层20相同的材料形成。第一层间介电层40包括一或多层的氧化硅、sioc、siocn或sicn或其他低介电常数材料、或多孔材料(porousmaterial)。可以低压化学气相沉积法(lowpressurechemicalvapordeposition，简称lpcvd)、等离子体化学气相沉积法(plasma-cvd)或其他合适的薄膜形成方法形成第一层间介电层40。
在一些实施例中，侧壁间隔物30的材料、绝缘盖层20的材料、及第一层间介电层40的材料彼此相异，因此可选择性地蚀刻上述各膜层。在一实施例中，以siocn、sicn或sion形成侧壁间隔物30，以sin形成绝缘盖层20，以sio2形成第一层间介电层40。在一些其他的实施例中，在侧壁间隔物30、绝缘盖层20及第一层间介电层40之中，至少两者是由相同的材料所形成。
在这个实施例中，使用以栅极替换(gatereplacement)工艺所制造的鳍式场效晶体管。
图1d绘示出鳍式场效晶体管结构的例示性的立体图。可以下述步骤制造上述的鳍式场效晶体管结构。
首先，形成鳍结构310于基板300之上。上述鳍结构包括底部区域以及作为通道区域315的上部区域。举例来说，上述基板为杂质浓度约为1*1015cm-3至1*1018cm-3的p型硅基板。在其他的实施例中，上述基板为杂质浓度约为1*1015cm-3至1*1018cm-3的n型硅基板。作为替代方案，上述基板可包括其他元素(elementary)半导体(例如:锗)、化合物半导体，包括iv-iv族化合物半导体(例如:sic及sige)及iii-v族化合物半导体(例如:gaas、gap、gan、inp、inas、insb、gaasp、algan、alinas、algaas、gainas、gainp、及/或gainasp)、或上述的组合。在一实施例中，上述基板为绝缘层上硅(silicon-on-insulator，简称soi)基板的硅膜层。
在形成鳍结构310之后，形成隔离绝缘层320于鳍结构310之上。隔离绝缘层320包括一或多层的绝缘材料，例如:以低压化学气相沉积法、等离子体化学气相沉积法或可流动式化学气相沉积法(flowablecvd)所形成的氧化硅、氮氧化硅或氮化硅。可以一或多层旋覆式玻璃(spin-on-glass，简称sog)、sio、sion、siocn及/或掺氟硅玻璃(fluorine-dopedsilicateglass，简称fsg)形成上述隔离绝缘层。
在形成隔离绝缘层320于鳍结构310上之后，进行平坦化步骤以移除部分的隔离绝缘层320。上述平坦化步骤可包括化学机械研磨(cmp)及/或回蚀(etch-back)步骤。接着，进一步移除(或凹蚀，recess)隔离绝缘层320以露出鳍结构的上部。
形成虚设栅极结构于露出的鳍结构上。虚设栅极结构包括由多晶硅所形成的虚设栅极电极以及虚设栅极介电层。亦形成包括一或多层绝缘材料的侧壁间隔物350于虚设栅极电极层的侧壁上。在形成虚设栅极结构之后，凹蚀未被虚设栅极结构覆盖的鳍结构至低于隔离绝缘层320的上表面。接着，以磊晶成长法形成源极/漏极区域360于被凹蚀的鳍结构之上。源极/漏极区域可包括对通道区域315施加应力的应变材料(strainmaterial)。
接着，形成层间介电层370于虚设栅极结构及源极/漏极区域之上。层间介电层370包括一或多层的氧化硅、sioc、siocn或sicn或其他低介电常数材料、或多孔材料。在一平坦化步骤之后，移除虚设栅极结构以形成栅极空间。然后，形成包括金属栅极电极及栅极介电层(例如:高介电常数介电材料层)的金属栅极结构330于栅极空间中。此外，形成绝缘盖层340于金属栅极结构330之上，以形成如图1d所示的鳍式场效晶体管结构。在图1d中，部分的金属栅极结构330、绝缘盖层340、侧壁间隔物350及层间介电层370被切开，以呈现其下方的结构。
图1d中的金属栅极结构330、绝缘盖层340、侧壁间隔物350、源极/漏极360及层间介电层370实质上分别对应图1a及图1b中的金属栅极结构10、绝缘盖层20、侧壁间隔物30、源极/漏极区域50及第一层间介电层40。
根据本公开一实施例，图2-图6b例示性绘示出对应图1a中线段x1-x1的剖面图，用以说明一循续的半导体装置制造流程中的各个步骤。应理解的是，可提供额外的步骤于图2-图6b所示的流程之前、之中、及之后，且在上述方法的其他的实施例中，一些下述的步骤可被取代或移除。步骤/流程的顺序可相互交换。
如图2所示，以光微影工艺及干式蚀刻工艺蚀刻在源极/漏极区域上的第一层间介电层40以形成开口45。在图2中，第一层间介电层40残留在开口45的壁上。在一些实施例中，源极/漏极区域上的第一层间介电层40完全被移除。在一些实施例中，形成额外的层间介电层于第一层间介电层40之上，然后形成开口45。
接着，如图3所示，形成源极/漏极接触60于开口45之中以接触源极/漏极区域的硅化物层55。在形成开口45之后，形成导电材料的毯覆层于图2的结构之上。上述导电材料层包括一或多层的导电材料，例如:co、w、ni、mo或cu。在一实施例中，使用钨(w)。可以化学气相沉积(cvd)、物理气相沉积(pvd，包括溅镀)、原子层沉积(ald)、电镀或上述的组合、或其他合适的成膜方法形成上述的导电材料层。
在一些实施例中，在形成导电材料层之前，形成附着层(adhesivelayer)。附着层包括一或多层的导电材料，例如:tin及ti。可以化学气相沉积、物理气相沉积、原子层沉积、电镀或上述的组合、或其他合适的成膜方法形成附着层。附着层是用来防止导电材料脱落。
在形成“厚”导电材料层之后，进行如化学机械研磨(cmp)或回蚀刻的平坦化步骤，以移除沉积在第一层间介电层40上表面上的导电材料层从而形成如图3所示的源极/漏极接触60。
在形成源极/漏极接触60之后，形成第二层间介电层70于图4的结构之上。第二层间介电层70的材料及形成方法与第一层间介电层40类似。在一些实施例中，形成接触蚀刻停止层72(contactetchstoplayer，简称cesl，举例来说可以sin、sic或sicn形成)于第一层间介电层40及第二层间介电层70之间。
接着，以镶嵌技术(damascenetechnique)形成接触层及线路层。上述镶嵌技术可为单镶嵌技术或双镶嵌技术。如图5所示，形成接触开口73、73g及73s于第一及第二层间介电层及绝缘盖层之中，以至少部分地暴露源极/漏极接触60及栅极结构的金属栅极10的上表面。形成接触开口73以暴露源极/漏极接触60及金属栅极10，形成接触开口73s以暴露源极/漏极接触60的上表面，形成接触开口73g以暴露金属栅极10的上表面。
如图5所示，接触开口73、73g及73s各自包括作为线路层的上部及作为接触层的下部。在一些实施例中，先以光微影步骤及干式蚀刻步骤形成上述的上部于第二层间介电层70之中，接着以光微影步骤及干式蚀刻步骤形成上述的下部。
在形成接触开口73、73g及73s之后，形成一厚的第二导电材料层于图5的结构之上，并进行如化学机械研磨的平坦化步骤而形成如图6a及图6b中所示的结构。图6b为俯视图，而图6a对应图6b的线段x1-x1。
第二导电材料层包括以化学气相沉积、物理气相沉积、原子层沉积或电镀或其他合适的方法形成的一或多层的导电材料，例如:tin、ti、cu、al、w或其合金或其他适当的材料。
以第二导电材料填充接触开口73而形成接触层80及线路层85，上述接触层80及线路层85组成了一体地成形结构(integrallyformedstructure)。
接触层80接触金属栅极10及源极/漏极接触60而电性连接金属栅极10及源极/漏极区域50。以第二导电材料填充接触开口73g而形成接触层80g及线路层85g。接触层80g接触金属栅极10。以第二导电材料填充接触开口73s而形成接触层80s及线路层85s。接触层80s接触源极/漏极接触60。
如图6b所示，接触层80及线路层85重叠(overlap)鳍结构5。接触层80s及线路层85s亦重叠鳍结构5，然而接触层80g及线路层85g不重叠鳍结构5。
于剖面图中，接触层80、80g或80s与线路层85、85g或85s各自之间没有界面(interface)或界线(boundary)。此外，于俯视图中，接触层80、80g或80s的面积各自小于线路层85、85g或85s。
根据本公开另一实施例，图7-图11b例示性绘示出对应图1a中线段x1-x1的剖面图，用以说明一循续的半导体装置制造流程中的各个步骤。应理解的是，可提供额外的步骤于图7-图11b所示的流程之前、之中、及之后，且在上述方法的其他的实施例中，一些下述的步骤可被取代或移除。步骤/流程的顺序可相互交换。于接下来的实施例中，可使用与图2-图6b详述的前述实施例类似或相同的配置(configuration)、结构、材料、流程及/或步骤，因此可能省略其详细说明。
在形成图3的结构之后，移除绝缘盖层20而形成如图7所示的栅极空间25。在图7中，完全移除绝缘盖层20以暴露出金属栅极10。在其他的实施例中，移除部分的绝缘盖层20以暴露出金属栅极10，使得绝缘盖层20残留于栅极开口25的壁上。在一些实施例中，形成额外的层间介电层于第一层间介电层40之上，而形成栅极开口25穿过上述额外的层间介电层。
在形成栅极开口25之后，如图8所示，形成栅极接触65于暴露的金属栅极10之上。形成导电材料的毯覆层于图7的结构之上。上述导电材料层包括一或多层的导电材料，例如:co、w、ni、mo或cu。在一实施例中，使用钨(w)。可以化学气相沉积、物理气相沉积(包括溅镀)、原子层沉积、电镀或上述的组合、或其他合适的成膜方法形成上述的导电材料层。
在一些实施例中，在形成导电材料层之前，形成附着层(adhesivelayer)。附着层包括一或多层的导电材料，例如:tin及ti。可以化学气相沉积、物理气相沉积、原子层沉积、电镀或上述的组合、或其他合适的成膜方法形成附着层。附着层是用来防止导电材料脱落。
在形成“厚”导电材料层之后，进行如化学机械研磨(cmp)或回蚀刻的平坦化步骤，以移除沉积在第一层间介电层40上表面上的导电材料层从而形成如图8所示的栅极接触65。
类似于图4，在形成栅极接触65之后，如图9所示，形成第二层间介电层70及接触蚀刻停止层72。
接着，类似于图5，如图10所示，形成接触开口75、75g及75s于第二层间介电层之中，以至少部分地暴露栅极接触65及源极/漏极接触60。形成接触开口75以暴露源极/漏极接触60及栅极接触65，形成接触开口75s以暴露源极/漏极接触60的上表面，形成接触开口75g以暴露栅极接触65的上表面。
类似于图6a及图6b，在形成接触开口75、75g及75s之后，形成一厚的第二导电材料层于图10的结构之上，并进行如化学机械研磨的平坦化步骤而形成如图11a及图11b中所示的结构。图11b为俯视图，而图11a对应图11b中的线段x1-x1。
以第二导电材料填充接触开口75而形成接触层82及线路层87。接触层82接触栅极接触65及源极/漏极接触60而电性连接金属栅极10及源极/漏极区域50。以第二导电材料填充接触开口75g而形成接触层82g及线路层87g。接触层82g接触栅极接触65。以第二导电材料填充接触开口75s而形成接触层82s及线路层87s。接触层82s接触源极/漏极接触60。
如图11b所示，接触层82及线路层87不重叠鳍结构5。接触层82s及线路层87s重叠鳍结构5，然而接触层82g及线路层87g不重叠鳍结构5。
于剖面图中，接触层82、82g或82s与线路层87、87g或87s各自之间没有界面或界线。此外，于俯视图中，接触层82、82g或82s的面积各自小于线路层87、87g或87s。如图11a所示，接触层82、82g及82s的底部位于实质上相同的平面上，其中上述底部的高度差异在约2nm以内。
根据本公开另一实施例，图12-图18b例示性绘示出对应图1a中线段x1-x1的剖面图，用以说明一循续的半导体装置制造流程中的各个步骤。应理解的是，可提供额外的步骤于图12-图18b所示的流程之前、之中、及之后，且在上述方法的其他的实施例中，一些下述的步骤可被取代或移除。步骤/流程的顺序可相互交换。于接下来的实施例中，可使用与图2-图6b详述的前述实施例类似或相同的配置、结构、材料、流程及/或步骤，因此可能省略其详细说明。
在形成图3的结构之后，如图12所示，形成第二层间介电层70及接触蚀刻停止层72。
接着，如图13所示，蚀刻在源极/漏极区域上的第二层间介电层70、接触蚀刻停止层72及第一层间介电层40以形成接触开口77及77s。
类似于图3，如图14所示，形成源极/漏极接触66及66s于开口77及77s中以接触源极/漏极区域的硅化物层55。
在形成图14的结构之后，如图15所示，蚀刻第二层间介电层70、接触蚀刻停止层72及绝缘盖层20以形成栅极接触开口77g。
类似于图3或图14，形成栅极接触插塞67于开口77g之中以接触金属栅极10。此外，如图16所示，形成第三层间介电层90。在一些实施例中，形成第二接触蚀刻停止层92于第二层间介电层70及第三层间介电层90之间
接着，类似于图5，如图17所示，形成接触开口78、78g及78s于第一、第二及第三层间介电层以及绝缘盖层中，以至少部分地暴露源极/漏极接触66、以及源极/漏极接触66s及栅极接触插塞67的上表面。如图17所示，形成接触开口78以暴露出源极/漏极接触66及金属栅极10，形成接触开口78s以暴露出源极/漏极接触66s的上表面，形成接触开口78g以暴露栅极接触插塞67的上表面。
在形成接触开口78、78g及78s之后，形成一厚的第二导电材料层于图17的结构之上，并进行如化学机械研磨的平坦化步骤而形成如图18a及图18b中所示的结构。图18b为俯视图，而图18a对应图18b中的线段x1-x1。
以第二导电材料填充接触开口78而形成接触层83及线路层88。接触层83接触金属栅极10及源极/漏极接触66而电性连接金属栅极10及源极/漏极区域50。以第二导电材料填充接触开口78g而形成接触层83g及线路层88g。接触层83g接触栅极接触插塞67。以第二导电材料填充接触开口78s而形成接触层83s及线路层88s。接触层83s接触源极/漏极接触66s。
如图18b所示，接触层83及线路层88重叠鳍结构5。接触层83s及线路层88s亦重叠鳍结构5，然而接触层83g及线路层88g不重叠鳍结构5。
于剖面图中，接触层83、83g或83s与线路层88、88g或88s各自之间没有界面或界线。此外，于俯视图中，接触层83、83g或83s的面积各自小于线路层88、88g或88s。如图18a所示，源极/漏极接触66及66s以及栅极接触插塞67的上表面位于实质上相同的平面上，且其高度差在约2nm以内。
应注意的是，可应用与图7-图11b类似的结构及制造步骤于图12-图18b的实施例中。在这样的情况下，形成线路层87及接触层82于第二及第三层间介电层中，且接触层82接触栅极接触层65及源极/漏极接触层60的上表面。
应被理解的是，可对图6a及图6b、图11a及图11b、图18a及图18b所示的装置进行其他互补式金属氧化物半导体场效晶体管工艺以形成各种特征(例如:互连金属层、介电层、钝化层…等)。
于此详述的不同的实施例或例子相较于现有技术具有许多优点。举例来说，在本公开中，使用以镶嵌技术所形成的接触层直接连接栅极电极及形成于源极/漏极区域上的源极/漏极接触层，而可提高线路图案设计的弹性。
应理解的是，并非已于此详加说明所有优点。并非所有实施例或例子须共同具备特定的优点。其他实施例或例子可提供不同的优点。
根据本公开的一个方面，一种半导体装置，包括鳍式场效晶体管。上述半导体装置包括:第一栅极电极；第一源极/漏极区域，邻近第一栅极电极设置；第一源极/漏极接触，设于第一源极/漏极区域上；第一间隔物层，设于第一栅极电极及第一源极/漏极区域之间；第一接触层，接触第一栅极电极及第一源极/漏极接触；第一线路层，与第一接触层一体地形成。在剖面图中第一接触层及第一线路层之间没有界面，且在俯视图中第一接触层具有小于第一线路层的面积。
根据本公开的另一个方面，一种半导体装置，包括鳍式场效晶体管。上述半导体装置包括:第一栅极电极；第一栅极接触层，设于第一栅极电极之上；第一源极/漏极区域，邻近第一栅极电极设置；第一源极/漏极接触，设于第一源极/漏极区域上；第一间隔物层，设于第一栅极电极及第一源极/漏极区域之间；第一接触层，接触第一栅极接触及第一源极/漏极接触；以及第一线路层，与第一接触层一体地形成。在剖面图中第一接触层及第一线路层之间没有界面，且在俯视图中第一接触层具有小于第一线路层的面积。
根据本公开的再另一个方面，一种半导体装置的制造方法，上述半导体装置包括鳍式场效晶体管。在上述方法中形成栅极结构于鳍结构上。上述栅极结构包括栅极电极层及绝缘盖层。形成源极/漏极接触层于源极/漏极结构上。形成层间介电层。以镶嵌技术(damascenetechnique)形成第一接触层及第一线路层。上述接触层电性连接栅极电极层及源极/漏极接触层且于俯视图中重叠(overlap)栅极电极及源极/漏极接触层。
上述内容概述许多实施例的特征，因此任何本领域普通技术人员，可更加理解本公开的各面向。任何本领域普通技术人员，可能无困难地以本公开为基础，设计或修改其他工艺及结构，以达到与本公开实施例相同的目的及/或得到相同的优点。任何本领域普通技术人员也应了解，在不脱离本公开的精神和范围内做不同改变、代替及修改，如此等效的创造并没有超出本公开的精神及范围。