电子部件的制作方法

本发明涉及具备共模滤波器的电子部件。

背景技术：

作为以往的有关共模滤波器的发明，例如公知有专利文献1所述的共模扼流线圈。图10是专利文献1所述的共模扼流线圈510的截面构造图。

共模扼流线圈510具备层叠体512、线圈514、516、518。线圈514、516、518在从上侧观察时呈顺时针卷绕并且从外周侧朝向内周侧的螺旋形状，且相互重合。另外，线圈518被线圈514和线圈516从上下两侧夹持。在这样的共模扼流线圈510中，在线圈514、516上传输有高频信号，线圈518连接接地电位。

专利文献1：日本专利第4209851号公报

然而，在专利文献1所述的共模扼流线圈510中，如以下说明那样，线圈514、516、518间的差分阻抗产生差异。

如图10所示，线圈514和线圈518对置，且线圈516和线圈518对置。另一方面，在线圈514与线圈516之间存在有线圈518，所以线圈514和线圈516相距较远地对置。因此，在线圈514与线圈516之间产生的电容比在线圈514与线圈518之间产生的电容以及在线圈516与线圈518之间产生的电容小。因此，线圈514与线圈516之间的差分阻抗比线圈514与线圈518之间的差分阻抗以及线圈516与线圈518之间的差分阻抗大。

这里，线圈514与线圈518之间的差分阻抗和线圈516与线圈518之间的差分阻抗相等。因此，如上所述，在差分信号作为高频信号在线圈514、516上传输，且线圈518连接接地电位的情况下，差分信号的波形崩溃的可能性较低。

与此相对，本申请发明者研究了在共模扼流线圈510的线圈514、516、518上分别传输高频信号，并从3个高频信号中除去共模噪声的情况。然而，线圈514与线圈516之间的差分阻抗比线圈514与线圈518之间的差分阻抗以及线圈516与线圈518之间的差分阻抗大。因此，例如，若差分信号作为高频信号被传输，则产生差分信号的波形崩溃这样的问题。

技术实现要素：

因此，本发明的目的在于，在具备3个线圈的共模滤波器中，减少各线圈间的差分阻抗的差异。

本发明的一方式的电子部件的特征在于，具备：层叠体，其由多个绝缘体层沿层叠方向层叠而构成；初级线圈，其包括n个初级线圈导体层以及并联初级线圈导体层，其中，n是自然数；次级线圈，其包括n个次级线圈导体层；以及三级线圈，其包括n个三级线圈导体层，上述初级线圈、上述次级线圈以及上述三级线圈具有相互实质上相等的电流路径的长度，并且构成共模滤波器，上述初级线圈导体层、上述次级线圈导体层以及上述三级线圈导体层逐个地从上述层叠方向的一方侧向另一方侧依次排列而构成一个线圈导体层组，n个上述线圈导体层组从上述层叠方向的一方侧向另一方侧排列，上述并联初级线圈导体层呈与上述n个初级线圈导体层内的规定的初级线圈导体层相同的形状，同时与该规定的初级线圈导体层并联电连接，并且，相对于设置于上述层叠方向的最另一方侧的上述三级线圈导体层设置于该层叠方向的另一方侧。

根据本发明，在具备3个线圈的共模滤波器中，能够减少各线圈间的差分阻抗的差异。

附图说明

图1是电子部件10、10a～10d的外观立体图。

图2是图1的电子部件10的分解立体图。

图3是图1的电子部件10的A－A中的截面构造图。

图4是示出第一模型的模拟结果的图表。

图5是示出第二模型的模拟结果的图表。

图6A是示出电子部件10的线圈导体层30a、32a、34a以及并联线圈导体层36的位置关系的示意图。

图6B是示出电子部件10a的线圈导体层30a、32a、34a、30b、32b、34b以及并联线圈导体层36的位置关系的示意图。

图7A是电子部件10a的层叠体22的分解立体图。

图7B是图1的电子部件10a的A－A中的截面构造图。

图8A是示出电子部件10b的线圈导体层30a－1、30a－2、32a、34a、30b、32b－1、32b－2、34b－1、34b－2以及并联线圈导体层36的位置关系的示意图。

图8B是图1的电子部件10b的A－A中的截面构造图。

图9A是图1的电子部件10c的A－A中的截面构造图。

图9B是图1的电子部件10d的A－A中的截面构造图。

图10是专利文献1所述的共模扼流线圈510的截面构造图。

具体实施方式

以下，对本发明的实施方式所涉及的电子部件进行说明。

(电子部件的构成)

首先，参照附图对本发明的一实施方式所涉及的电子部件10的构成进行说明。图1是电子部件10、10a～10d的外观立体图。图2是图1的电子部件10的分解立体图。图3是图1的电子部件10的A－A中的截面构造图。以下，将电子部件10的层叠方向定义为上下方向，将从上侧观察时长边延伸的方向定义为前后方向，将短边延伸的方向定义为左右方向。另外，上下方向、前后方向以及左右方向相互正交。此外，所谓层叠方向是指后述的绝缘体层被堆叠的方向。

如图1～图3所示，电子部件10具备主体12、外部电极14a～14f、连接部16a～16f、引线部50～57、初级线圈L1、次级线圈L2以及三级线圈L3。

如图1以及图2所示，主体12呈长方体形状，包括磁性体基板20a、20b、层叠体22以及磁性体层24。磁性体基板20a、磁性体层24、层叠体22以及磁性体基板20b从上侧向下侧按顺序层叠。

磁性体基板20a、20b是从上侧观察时呈长方形的板状部件。以下，将磁性体基板20a、20b的上侧的主面称为上表面，将磁性体基板20a、20b的下侧的主面称为下表面。从上侧观察时，磁性体基板20b上4个角以及2根长边的中央被切口。更详细而言，从上侧观察时，在磁性体基板20b的4个角分别设置有呈中心角是90度的扇形的切口。从上侧观察时，在磁性体基板20b的2根长边的中央分别设置有呈半圆的切口。6个切口在磁性体基板20b的侧面上下方向地延伸为从磁性体基板20b的上表面到达下表面。

磁性体基板20a、20b通过雕刻烧结完毕的铁素体陶瓷来制作。另外，磁性体基板20a、20b既可以通过由铁素体煅烧粉末以及粘合剂构成的糊剂涂覆于氧化铝等陶瓷基板来制作，也可以通过层叠以及烧制铁素体材料的生片(green sheet)来制作。

外部电极14a～14f设置于磁性体基板20b的下表面上，且呈长方形。更详细而言，外部电极14a设置于位于磁性体基板20b的下表面的左后的角。外部电极14b设置于位于磁性体基板20b的下表面的左侧的长边的中央。外部电极14c设置于位于磁性体基板20b的下表面的左前的角。外部电极14d设置于位于磁性体基板20b的下表面的右后的角。外部电极14e设置于位于磁性体基板20b的下表面的右侧的长边的中央。外部电极14f设置于位于磁性体基板20b的下表面的右前的角。外部电极14a～14f通过利用溅射法重叠Au膜、Ni膜、Cu膜、Ti膜并使其成膜来制作。此外，外部电极14a～14f既可以通过印刷以及冲印含有Ag、Cu等金属的糊剂来制作，也可以通过利用蒸镀或电镀方法将Ag、Cu等成膜来制作。

连接部16a～16f分别设置于在磁性体基板20b上设置的6个切口。连接部16a设置于位于磁性体基板20b的左后的切口，在其下端处与外部电极14a连接。连接部16b设置于位于磁性体基板20b的左侧的长边的中央的切口，在其下端处与外部电极14b连接。连接部16c设置于位于磁性体基板20b的左前的切口，在其下端处与外部电极14c连接。连接部16d设置于位于磁性体基板20b的右后的切口，在其下端处与外部电极14d连接。连接部16e设置于位于磁性体基板20b的右侧的长边的中央的切口，在其下端处与外部电极14e连接。连接部16f设置于位于磁性体基板20b的右前的切口，在其下端处与外部电极14f连接。连接部16a～16f通过利用电镀法使以Cu为主成分的导体膜成膜来制作。此外，连接部16a～16f也可以由Ag、Au等导电性较高的材料制作。

层叠体22包括在磁性体基板20b的上表面上层叠的绝缘体层26a～26f(多个绝缘体层的一个例子)，且从上侧观察时呈长方形。绝缘体层26a～26f被层叠为从上侧向下侧按顺序排列，具有与磁性体基板20b的上表面大致相同的尺寸。但是，从上侧观察时，绝缘体层26b～26f的4个角以及2根长边的中央被切口。

绝缘体层26a～26f由聚酰亚胺制作。另外，绝缘体层26a～26f既可以由苯并环丁烯等绝缘性树脂制作，也可以用玻璃陶瓷等绝缘性无机材料制作。以下，将绝缘体层26a～26f的上侧的主面称为上表面，将绝缘体层26a～26f的下侧的主面称为下表面。

磁性体层24设置于层叠体22与磁性体基板20a之间，使层叠体22的上表面平坦化，并且将层叠体22和磁性体基板20a接合。磁性体层24例如由磁性材料的粉末与树脂的混合物制作。

初级线圈L1设置于层叠体22内，包括线圈导体层30a。线圈导体层30a设置于绝缘体层26f的上表面上，从上侧观察时呈顺时针卷绕并且从外周侧朝向内周侧的螺旋形状。在本实施方式中，线圈导体层30a具有大约4圈的长度。线圈导体层30a的中心从上侧观察时与电子部件10的中心(对角线交点)大致一致。

引线部50(引线部的一个例子)连接初级线圈L1的一端(线圈导体层30a的外周侧的端部)和外部电极14a，并且如图2所示，从上侧观察时不呈螺旋形状。引线部50包括引线导体层40a以及连接导体70a。连接导体70a是设置于位于绝缘体层26b～26f的左后的角的三棱柱状的导体。此外，在图2中，为了容易理解，连接导体70a被分割成5个来记载。后述的连接导体70b～70f也与连接导体70a同样地分割成5个来记载。连接导体70a沿上下方向从绝缘体层26b的上表面延伸到绝缘体层26f的下表面，且在其下端处与连接部16a连接。

引线导体层40a设置于绝缘体层26f的上表面上，与线圈导体层30a的外周侧的端部连接，并且与连接导体70a连接。从上侧观察时，引线导体层40a不呈螺旋形状，而从线圈导体层30a的外周侧的端部朝向左侧延伸。如图2的放大图所示，线圈导体层30a与引线导体层40a的边界是引线导体层40a从线圈导体层30a所形成的螺旋形状的轨迹脱离的位置。由此，初级线圈L1的一端(线圈导体层30a的外周侧的端部)和外部电极14a经由引线部50(引线导体层40a以及连接导体70a)以及连接部16a连接。

引线部53(引线部的一个例子)连接初级线圈L1的另一端(线圈导体层30a的内周侧的端部)和外部电极14d，并且如图2所示，从上侧观察时不呈螺旋形状。引线部53包括层间连接导体v1、引线导体层60以及连接导体70d。连接导体70d是设置于位于绝缘体层26b～26f的右后的角的三棱柱状的导体。连接导体70d沿上下方向从绝缘体层26b的上表面延伸到绝缘体层26f的下表面，且在其下端处与连接部16d连接。

层间连接导体v1是沿上下方向贯通绝缘体层26b～26f的导体，从上侧观察时呈左右方向延伸的线状。从上侧观察时，层间连接导体v1设置于绝缘体层26b～26f的后半部分的区域，与线圈导体层30a的内周侧的端部连接。

引线导体层60设置于绝缘体层26b的上表面上，与层间连接导体v1连接并且与连接导体70d连接。由此，初级线圈L1的另一端(线圈导体层30a的内周侧的端部)和外部电极14d经由引线部53(层间连接导体v1、引线导体层60以及连接导体70d)以及连接部16d连接。

次级线圈L2设置于层叠体22内，包括线圈导体层32a(次级线圈导体层的一个例子)。线圈导体层32a设置在绝缘体层26e的上表面上，从上侧观察时呈顺时针卷绕并且从外周侧朝向内周侧的螺旋形状。在本实施方式中，线圈导体层32a具有大约4圈的长度。线圈导体层32a的中心从上侧观察时与电子部件10的中心(对角线交点)大致一致。

另外，如图2以及图3所示，从上侧观察时，线圈导体层32a遍及大致全长与线圈导体层30a重叠。因此，被线圈导体层30a包围的区域(初级线圈L1的内磁路)和被线圈导体层32a包围的区域(次级线圈L2的内磁路)从上侧观察时重叠。由此，线圈导体层30a(初级线圈L1)和线圈导体层32a(次级线圈L2)磁耦合。但是，线圈导体层30a的两端的位置与线圈导体层32a的两端的位置不同，以免引线部50、53和后述的引线部51、54干扰。具体而言，线圈导体层32a的外周侧的端部比线圈导体层30a的外周侧的端部位于靠顺时针方向的上游侧。线圈导体层32a的内周侧的端部比线圈导体层30a的内周侧的端部位于靠顺时针方向的上游侧。由此，线圈导体层30a的长度和线圈导体层32a的长度实质上相等。此外，线圈导体层30a和线圈导体层32a磁耦合即可，所以也可以不必彼此遍及全长重叠，可以在前后方向或者左右方向上稍微偏移。即，线圈导体层32a相对于线圈导体层30a设置于上侧即可。

引线部51连接次级线圈L2的一端(线圈导体层32a的外周侧的端部)和外部电极14b，并且如图2所示，从上侧观察时不呈螺旋形状。引线部51包括引线导体层42a以及连接导体70b。连接导体70b是设置于位于绝缘体层26b～26f的左侧的长边的中央的四棱柱状的导体。连接导体70b沿上下方向从绝缘体层26b的上表面延伸到绝缘体层26f的下表面，且在其下端处与连接部16b连接。

引线导体层42a设置在绝缘体层26e的上表面上，与线圈导体层32a的外周侧的端部连接并且与连接导体70b连接。引线导体层42a从上侧观察时不呈螺旋形状，而从线圈导体层32a的外周侧的端部朝向左侧延伸。由此，次级线圈L2的一端(线圈导体层32a的外周侧的端部)和外部电极14b经由引线部51(引线导体层42a以及连接导体70b)以及连接部16b连接。

引线部54连接次级线圈L2的另一端(线圈导体层32a的内周侧的端部)和外部电极14e，并且如图2所示，从上侧观察时不呈螺旋形状。引线部54包括层间连接导体v2、引线导体层62以及连接导体70e。连接导体70e是设置于位于绝缘体层26b～26f的右侧的长边的中央的四棱柱状的导体。连接导体70e沿上下方向从绝缘体层26b的上表面延伸到绝缘体层26f的下表面，且在其下端处与连接部16e连接。

层间连接导体v2是沿上下方向贯通绝缘体层26b～26e的导体，从上侧观察时呈左右方向延伸的线状。层间连接导体v2从上侧观察时设置于绝缘体层26b～26e的中央，与线圈导体层32a的内周侧的端部连接。

引线导体层62设置在绝缘体层26b的上表面上，与层间连接导体v2连接并且与连接导体70e连接。由此，次级线圈L2的另一端(线圈导体层32a的内周侧的端部)和外部电极14e经由引线部54(层间连接导体v2、引线导体层62以及连接导体70e)以及连接部16e连接。

三级线圈L3设置于层叠体22内，包括线圈导体层34a(三级线圈导体层的一个例子)。线圈导体层34a设置在绝缘体层26d的上表面上，从上侧观察时呈顺时针卷绕并且从外周侧朝向内周侧的螺旋形状。在本实施方式中，线圈导体层34a具有大约4圈的长度。线圈导体层34a的中心从上侧观察时与电子部件10的中心(对角线交点)大致一致。

另外，如图2以及图3所示，线圈导体层34a从上侧观察时遍及大致全长与线圈导体层30a、32a重叠。因此，被线圈导体层30a包围的区域(初级线圈L1的内磁路)、被线圈导体层32a包围的区域(次级线圈L2的内磁路)、以及被线圈导体层34a包围的区域(三级线圈L3的内磁路)从上侧观察时重叠。由此，线圈导体层30a(初级线圈L1)、线圈导体层32a(次级线圈L2)、以及线圈导体层34a(三级线圈L3)磁耦合。但是，线圈导体层30a的两端的位置、线圈导体层32a的两端的位置、以及线圈导体层34a的两端的位置不同，以免引线部50、53、引线部51、54、引线部52、55干扰。具体而言，线圈导体层34a的外周侧的端部比线圈导体层30a、32a的外周侧的端部位于靠顺时针方向的上游侧。线圈导体层34a的内周侧的端部比线圈导体层30a、32a的内周侧的端部位于靠顺时针方向的上游侧。由此，线圈导体层30a的长度、线圈导体层32a的长度、以及线圈导体层34a的长度实质上相等。此外，线圈导体层30a、线圈导体层32a、以及线圈导体层32a磁耦合即可，所以也可以不必彼此遍及全长重叠，可以在前后方向或者左右方向上稍微偏移。即，线圈导体层34a相对于线圈导体层30a、32a设置于上侧即可。

引线部52连接三级线圈L3的一端(线圈导体层34a的外周侧的端部)和外部电极14c，并且如图2所示，从上侧观察时不呈螺旋形状。引线部52包括引线导体层44a以及连接导体70c。连接导体70c是设置于位于绝缘体层26b～26f的左前的角的三棱柱状的导体。连接导体70c沿上下方向从绝缘体层26b的上表面延伸到绝缘体层26f的下表面，且在其下端处与连接部16c连接。

引线导体层44a设置在绝缘体层26d的上表面上，与线圈导体层34a的外周侧的端部连接并且与连接导体70c连接。引线导体层44a从上侧观察时不呈螺旋形状，而从线圈导体层34a的外周侧的端部朝向前侧延伸。由此，三级线圈L3的一端(线圈导体层34a的外周侧的端部)和外部电极14c经由引线部52(引线导体层44a以及连接导体70c)以及连接部16c连接。

引线部55连接三级线圈L3的另一端(线圈导体层34a的内周侧的端部)和外部电极14f，并且如图2所示，从上侧观察时不呈螺旋形状。引线部55包括层间连接导体v3、引线导体层64以及连接导体70f。连接导体70f是设置于位于绝缘体层26b～26f的右前的角的三棱柱状的导体。连接导体70f沿上下方向从绝缘体层26b的上表面延伸到绝缘体层26f的下表面，且在其下端处与连接部16f连接。

层间连接导体v3是沿上下方向贯通绝缘体层26b～26d的导体，从上侧观察时呈左右方向延伸的线状。层间连接导体v3从上侧观察时设置于绝缘体层26b～26d的前半部分的区域，与线圈导体层34a的内周侧的端部连接。

引线导体层64设置在绝缘体层26b的上表面上，与层间连接导体v3连接并且与连接导体70f连接。由此，三级线圈L3的另一端(线圈导体层34a的内周侧的端部)和外部电极14f经由引线部55(层间连接导体v3、引线导体层64以及连接导体70f)以及连接部16f连接。

然而，初级线圈L1还包括并联线圈导体层36(并联初级线圈导体层的一个例子)。并联线圈导体层36呈与线圈导体层30a相同的形状，同时与线圈导体层30a并联电连接，并且相对于线圈导体层30a、32a、34a中的设置于最上侧的线圈导体层34a设置于上侧。并联线圈导体层36设置在绝缘体层26c的上表面上，从上侧观察时呈顺时针卷绕并且从外周侧朝向内周侧的螺旋形状。在本实施方式中，并联线圈导体层36具有大约4圈的长度。并联线圈导体层36的中心从上侧观察时与电子部件10的中心(对角线交点)大致一致。

引线部56连接并联线圈导体层36的外周侧的端部和外部电极14a，并且如图2所示，从上侧观察时不呈螺旋形状。引线部56包括引线导体层46以及连接导体70a。引线导体层46设置在绝缘体层26c的上表面上，与并联线圈导体层36的外周侧的端部连接并且与连接导体70a连接。引线导体层46从上侧观察时不呈螺旋形状，而从并联线圈导体层36的外周侧的端部朝向左侧延伸。由此，并联线圈导体层36的外周侧的端部和外部电极14a经由引线部56(引线导体层46以及连接导体70a)以及连接部16a连接。

引线部57连接并联线圈导体层36的内周侧的端部和外部电极14d，并且如图2所示，从上侧观察时不呈螺旋形状。引线部57包括层间连接导体v1、引线导体层60以及连接导体70d。因为已经对层间连接导体v1、引线导体层60以及连接导体70d进行了说明，所以省略进一步的说明。由此，并联线圈导体层36的内周侧的端部和外部电极14d经由引线部57(层间连接导体v1、引线导体层60以及连接导体70d)以及连接部16d连接。因此，并联线圈导体层36与线圈导体层30a并联电连接。

线圈导体层30a、32a、34a、并联线圈导体层36、引线导体层40a、42a、44a、46、60、62、64以及连接导体70a～70f通过利用溅射法使Ag成膜来制作。另外，线圈导体层30a、32a、34a、并联线圈导体层36、引线导体层40a、42a、44a、46、60、62、64以及连接导体70a～70f也可以由Cu、Au等导电性较高的材料制作。

如以上所述，在初级线圈L1中，线圈导体层30a和并联线圈导体层36呈相同的形状，并且相互并联连接。另外，线圈导体层30a的长度、线圈导体层32a的长度、线圈导体层34a的长度以及并联线圈导体层36的长度相互实质上相等。因此，初级线圈L1、次级线圈L2以及三级线圈L3具有相互实质上相等的电流路径的长度。电流路径的长度实质上相等是指，由于引线导体层40a、42a、44a、46的位置以及层间连接导体v1～v3被配置为不相互干扰，从而对于线圈导体层30a、32a、34a、36的长度所产生的细微的差而言不是实质的差。

并且，线圈导体层30a、32a、34a以及并联线圈导体层36被构成为，线圈导体层30a的截面积和并联线圈导体层36的截面积的合计与线圈导体层32a的截面积、线圈导体层34a的截面积实质上相等。更详细而言，如图3所示，线圈导体层30a的线宽度、线圈导体层32a的线宽度、线圈导体层34a的线宽度以及并联线圈导体层36的线宽度是线宽度w1，相互实质上相等。但是，线圈导体层32a、34a的厚度是厚度d1，线圈导体层30a以及并联线圈导体层36的厚度是厚度d2。厚度d2是厚度d1的一半。因此，线圈导体层30a以及并联线圈导体层36的截面积相互实质上相等，是线圈导体层32a、34a的截面积的一半。即，线圈导体层30a的截面积和并联线圈导体层36的截面积的合计与线圈导体层32a的截面积、线圈导体层34a的截面积实质上相等。此时，线圈导体层30a以及并联线圈导体层36的电阻值是线圈导体层32a、34a的电阻值的2倍。因此，线圈导体层30a和并联线圈导体层36并联电连接。由此，在初级线圈L1、次级线圈L2以及三级线圈L3的各电流路径中，初级线圈L1的截面积、次级线圈L2的截面积、以及三级线圈L3的截面积实质上相等。因此，初级线圈L1的电阻值、次级线圈L2的电阻值、以及三级线圈L3的电阻值相互实质上相等。

上述说明中的线圈导体层的截面积是指线圈导体层的与延伸方向正交的截面的截面积。另外，线圈导体层的厚度是指线圈导体层的上下方向上的厚度。另外，线圈导体层的线宽度是指在线圈导体层的与延伸方向正交的截面中线圈导体层的与上下方向正交的方向上的宽度。

另外，线圈导体层30a与线圈导体层32a的间隔、线圈导体层32a与线圈导体层34a的间隔、线圈导体层34a与并联线圈导体层36的间隔相互实质上相等。即，线圈导体层30a、32a、34a以及并联线圈导体层36的相邻的导体层彼此的上下方向的间隔实质上相等。此外，线圈导体层的间隔是指2个线圈导体层的相互对置的面之间的距离。

以下，对如以上那样构成的电子部件10的动作进行说明。外部电极14a～14c被作为输入端子使用。外部电极14d～14被作为输出端子使用。另外，初级线圈L1、次级线圈L2以及三级线圈L3磁耦合。

外部电极14a、14b、14c被分别输入第一信号S1、第二信号S2以及第三信号S3。假设考虑如以下那样的第一信号S1、第二信号S2以及第三信号。第一信号S1、第二信号S2以及第三信号S3分别取高(H)、中(M)、低(L)相互不同的任意的3个值的电压值，并且在同一时钟下在H、M、L这3个值间迁移。进一步，在某一信号取H值的时间点，剩余2个信号中的一方取M值，另一方取L值。即，第一信号S1、第二信号S2以及第三信号S3排他地在H、M、L这3个值间迁移。此时，第一信号S1、第二信号S2以及第三信号S3的电压值的总和几乎总是恒定为(H+M+L)，迁移所造成的电压的“总”变化量几乎为0。因此，初级线圈L1、次级线圈L2以及三级线圈L3所产生的电流的“总”变化量也几乎为0，电子部件10所产生的磁通量的变化量几乎为“0”(在单独的初级线圈L1、次级线圈L2以及三级线圈L3中产生的磁通量发生变化，但这些变化相互抵消)。这样，在磁通量的变化几乎没有的情况下，实质上电子部件10未产生阻抗，所以电子部件10对于第一信号S1、第二信号S2以及第三信号S3不造成影响。

另一方面，对于共模噪声即第一信号S1、第二信号S2以及第三信号S3所包含的同相的噪声，初级线圈L1、次级线圈L2以及三级线圈L3的各个所产生的磁通量变化是同方向的，这些磁通量变化不被相互抵消。因此，电子部件10对于共模噪声具有较大的阻抗。因此，电子部件10能够减少共模噪声。如以上所述，初级线圈L1、次级线圈L2以及三级线圈L3构成共模滤波器，电子部件10能够不对第一信号S1、第二信号S2以及第三信号S3造成影响地减少共模噪声，对于第一信号S1、第二信号S2以及第三信号S3，作为共模滤波器发挥作用。

(电子部件的制造方法)

以下，参照附图对电子部件10的制造方法进行说明。以下，举出制造一个电子部件10的情况为例来进行说明，但实际上是通过堆叠大型的母磁性体基板以及母绝缘体层来制作母主体，并切割母主体，来同时形成多个电子部件10。

首先，在磁性体基板20b的整个上表面上涂覆作为感光性树脂的聚酰亚胺树脂。接下来，对与绝缘体层26f的4个角以及2个长边的中央对应的位置进行遮光，并进行曝光。由此，未被遮光的部分的聚酰亚胺树脂固化。之后，利用有机溶剂除去光致抗蚀剂，并且进行显影来除去未固化的聚酰亚胺树脂，并进行热固化。由此，形成了绝缘体层26f。

接下来，在绝缘体层26f以及从绝缘体层26f露出的磁性体基板20b上利用溅射法使Ag膜成膜。接下来，在形成有线圈导体层30a、引线导体层40a、连接导体70a～70f以及层间连接导体v1的部分上形成光致抗蚀剂。然后，通过蚀刻方法，除去形成有线圈导体层30a、引线导体层40a、连接导体70a～70f以及层间连接导体v1的部分(即，被光致抗蚀剂覆盖的部分)以外的Ag膜。之后，通过利用有机溶剂除去光致抗蚀剂，形成了线圈导体层30a、引线导体层40a、连接导体70a～70f的一部(一层部分)以及层间连接导体v1。

通过反复进行与以上的工序相同的工序，来形成绝缘体层26a～26e以及线圈导体层32a、34a、并联线圈导体层36、引线导体层42a、44a、46、60、62、64、连接导体70a～70f的剩余的部分以及层间连接导体v2、v3。

接下来，在层叠体22上涂覆成为磁性体层24的磁性体糊剂，并在磁性体层24上压焊磁性体基板20a。

接下来，利用喷砂方法在磁性体基板20b上形成6个切口。此外，切口除了利用喷砂方法形成以外，既可以利用激光加工法形成，也可以利用喷砂方法以及激光加工法的组合形成。

最后，利用电镀法以及光刻法的组合在磁性体基板20b的切口的内周面形成导体层，从而形成连接部16a～16f以及外部电极14a～14f。

(效果)

根据本实施方式所涉及的电子部件10，能够减少初级线圈L1～三级线圈L3间的差分阻抗的差异。更详细而言，差分阻抗在测定电流(或者差分信号)流通时，在将包括线圈在内的整个电子部件10的电感值设为L，将电容值设为C的情况下，由√L/C表示。C包括线圈导体层间的电容(寄生电容)。在电子部件10中，在初级线圈L1、次级线圈L2以及三级线圈L3的各电流路径中，初级线圈L1的截面积、次级线圈L2的截面积、以及三级线圈L3的截面积实质上相等。进一步，初级线圈L1、次级线圈L2以及三级线圈L3具有相互实质上相等的电流路径的长度，并且具有相互实质上相等的匝数。因此，初级线圈L1～三级线圈L3的电感值相互实质上相等。

因此，在电子部件10中，并联线圈导体层36相对于线圈导体层30a、32a、34a中设置于最上侧的线圈导体层34a设置于上侧。由此，使线圈导体层34a与并联线圈导体层36之间产生电容。因此，初级线圈L1与次级线圈L2之间的电容主要由线圈导体层30a与线圈导体层32a之间的电容形成。次级线圈L2与三级线圈L3之间的电容主要由线圈导体层32a与线圈导体层34a之间的电容形成。三级线圈L3与初级线圈L1之间的电容主要由并联线圈导体层36与线圈导体层30a之间的电容形成。即，能够在各差分阻抗间使C接近。其结果，初级线圈L1与次级线圈L2之间、次级线圈L2与三级线圈L3之间、以及三级线圈L3与初级线圈L1之间的各个的差分阻抗接近。进一步，初级线圈L1与次级线圈L2之间、次级线圈L2与三级线圈L3之间、以及三级线圈L3与初级线圈L1之间的各个的耦合度也接近。

另外，根据电子部件10，按照上述，在初级线圈L1、次级线圈L2以及三级线圈L3的各电流路径中，初级线圈L1的截面积、次级线圈L2的截面积、以及三级线圈L3的截面积实质上相等。其结果，初级线圈L1的电阻值、次级线圈L2的电阻值、以及三级线圈L3的电阻值相互实质上相等。因此，能够使在初级线圈L1～三级线圈L3流通的电流量接近，能够使初级线圈L1～三级线圈L3的发热量接近。

另外，若初级线圈L1的电阻值、次级线圈L2的电阻值、以及三级线圈L3的电阻值相互实质上相等，则电子部件10的方向性消失。既可以外部电极14a～14c被作为输入端子使用，外部电极14d～14f被作为输出端子使用，也可以外部电极14a～14c被作为输出端子使用，外部电极14d～14f被作为输入端子使用。其结果，在电子部件10中，不需要在安装时识别电子部件10的方向，不需要方向识别标记。另外，初级线圈L1、次级线圈L2以及三级线圈L3的特性实质上相等，所以也可以使3个信号输入任意的初级线圈L1、次级线圈L2以及三级线圈L3。其结果，安装有电子部件10的电路基板的配线布局不被电子部件10限制。

另外，根据电子部件10，能够使线圈导体层30a的发热量和并联线圈导体层36的发热量接近。更详细而言，线圈导体层30a的截面积和并联线圈导体层36的截面积实质上相等。另外，线圈导体层30a的长长度和并联线圈导体层36的长度实质上相等。因此，线圈导体层30a的电阻值和并联线圈导体层36的电阻值实质上相等。另外，线圈导体层30a和并联线圈导体层36并联电连接，所以施加于线圈导体层30a和并联线圈导体层36的电压实质上相等，在线圈导体层30a和并联线圈导体层36流通的电流也实质上相等。因此，能够使线圈导体层30a的发热量和并联线圈导体层36的发热量接近。

本申请发明者为了阐明使在电子部件10中减少了初级线圈L1～三级线圈L3间的差分阻抗的差异，而进行了以下所说明的计算机模拟。更详细而言，作为实施例所涉及的第一模型，作成了具有与电子部件10相同的构造的模型。另外，作为比较例所涉及的第二模型，作成了在电子部件10中未设置有并联线圈导体层36的模型。而且，在第一模型以及第二模型中，运算了初级线圈L1～三级线圈L3间的差分阻抗。在运算中，例如，在运算初级线圈L1与次级线圈L2之间的差分阻抗时，对初级线圈L1和次级线圈L2输入差分信号，使三级线圈L3对于接地电位以50Ω终止。

图4是示出第一模型的模拟结果的图表。图5是示出第二模型的模拟结果的图表。在图4以及图5中，纵轴表示差分阻抗，横轴表示频率。

如图5所示可知，在第二模型中，三级线圈L3与初级线圈L1之间的差分阻抗比初级线圈L1与次级线圈L2之间的差分阻抗以及次级线圈L2与三级线圈L3之间的差分阻抗大。

另一方面，如图4所示可知，在第一模型中，初级线圈L1与次级线圈L2之间的差分阻抗、次级线圈L2与三级线圈L3之间的差分阻抗、以及三级线圈L3与初级线圈L1之间的差分阻抗得到了比较接近的值。因此，可知在电子部件10中减少了初级线圈L1～三级线圈L3间的差分阻抗的差异。

(第一变形例)

以下，参照附图对第一变形例所涉及的电子部件10a的构成进行说明。图6A是示出电子部件10的线圈导体层30a、32a、34a以及并联线圈导体层36的位置关系的示意图。图6B是示出电子部件10a的线圈导体层30a、32a、34a、30b、32b、34b以及并联线圈导体层36的位置关系的示意图。

在电子部件10中，初级线圈L1包括1个线圈导体层30a以及1个并联线圈导体层36，次级线圈L2包括1个线圈导体层32a，三级线圈L3包括1个线圈导体层34a。另一方面，在电子部件10a中，初级线圈L1包括2个线圈导体层30a、30b以及1个并联线圈导体层36，次级线圈L2包括2个线圈导体层32a、32b，三级线圈L3包括2个线圈导体层34a、34b。因此，如以下说明那样，在线圈导体层30a、32a、34a、30b、32b、34b以及并联线圈导体层36的配置中，电子部件10与电子部件10a之间存在不同点。

在电子部件10中，如图6A所示，线圈导体层30a、线圈导体层32a以及线圈导体层34a逐个从下侧向上侧按顺序排列而构成一个线圈导体层组Ga。而且，并联线圈导体层36呈与线圈导体层30a相同的形状，同时与线圈导体层30a并联电连接，并且相对于设置于最上侧的线圈导体层34a设置于上侧。

另一方面，对于电子部件10a而言，如图6B所示，通过线圈导体层30a、线圈导体层32a以及线圈导体层34a逐个从下侧向上侧按顺序排列而构成一个线圈导体层组Ga，线圈导体层30b、线圈导体层32b以及线圈导体层34b逐个从下侧向上侧按顺序排列而构成一个线圈导体层组Gb。线圈导体层组Ga、Gb从下侧向上侧排列。而且，并联线圈导体层36呈与线圈导体层30b相同的形状，同时与线圈导体层30b并联电连接，并且相对于设置于最上侧的线圈导体层34b设置于上侧。

以下，参照附图更详细地对电子部件10a的构成进行说明。图7A是电子部件10a的层叠体22的分解立体图。其中，在图7A中省略了绝缘体层26a。图7B是图1的电子部件10a的A－A中的截面构造图。电子部件10a的外观立体图引用图1。

对于电子部件10a的外部电极14a～14f、连接部16a～16f、磁性体基板20a、20b以及磁性体层24而言，因为与电子部件10的外部电极14a～14f、连接部16a～16f以及磁性体基板20a、20b相同，所以省略说明。

层叠体22包括绝缘体层26a～26h，从上侧观察时呈长方形。电子部件10a的绝缘体层26a～26h的形状、材料与电子部件10的绝缘体层26a～26f的形状、材料相同，所以省略说明。

初级线圈L1设置在层叠体22内，包括线圈导体层30a、线圈导体层30b以及层间连接导体v11。电子部件10a的线圈导体层30a(第一初级线圈导体层的一个例子)除了设置在绝缘体层26h的上表面上的点以外与电子部件10的线圈导体层30a相同，所以省略说明。另外，电子部件10a的引线部50除了引线导体层40a设置在绝缘体层26h的上表面上的点以外与电子部件10的引线部50相同，所以省略说明。

线圈导体层30b(第二初级线圈导体层的一个例子)设置在绝缘体层26e的上表面上，从上侧观察时呈顺时针(规定方向的一个例子)卷绕并且从内周侧朝向外周侧的螺旋形状。在本实施方式中，线圈导体层30b具有大约4圈的长度。线圈导体层30b的中心从上侧观察时与电子部件10的中心(对角线交点)大致一致。

层间连接导体v11是沿上下方向贯通绝缘体层26b～26h的导体，从上侧观察时呈左右方向延伸的线状。层间连接导体v11从上侧观察时设置于绝缘体层26b～26h的后半部分的区域，连接线圈导体层30a的内周侧的端部和线圈导体层30b的内周侧的端部。

引线部53'连接初级线圈L1的另一端(线圈导体层30b的外周侧的端部)和外部电极14d，并且如图7A所示，从上侧观察时不呈螺旋形状。引线部53'包括引线导体层40b以及连接导体70d。连接导体70d是设置于位于绝缘体层26b～26f的右后的角的三棱柱状的导体。连接导体70d沿上下方向从绝缘体层26b的上表面延伸到绝缘体层26h的下表面，且在其下端处与连接部16d连接。

引线导体层40b设置在绝缘体层26e的上表面上，与线圈导体层30b的外周侧的端部连接并且与连接导体70d连接。引线导体层40b从上侧观察时不呈螺旋形状，而从线圈导体层30b的外周侧的端部朝向右侧延伸。由此，初级线圈L1的另一端(线圈导体层30b的外周侧的端部)和外部电极14d经由引线部53'(引线导体层40b以及连接导体70d)以及连接部16d连接。

次级线圈L2设置于层叠体22内，包括线圈导体层32a、线圈导体层32b以及层间连接导体v12。电子部件10a的线圈导体层32a除了设置在绝缘体层26g的上表面上的点以外与电子部件10的线圈导体层32a相同，所以省略说明。另外，电子部件10a的引线部51除了引线导体层42a设置在绝缘体层26g的上表面上的点以外与电子部件10的引线部51相同，所以省略说明。

线圈导体层32b设置在绝缘体层26d的上表面上，从上侧观察时呈顺时针卷绕并且从内周侧朝向外周侧的螺旋形状。在本实施方式中，线圈导体层32b具有大约4圈的长度。线圈导体层32b的中心从上侧观察时与电子部件10的中心(对角线交点)大致一致。

另外，如图7A所示，线圈导体层32b从上侧观察时遍及大致全长与线圈导体层30b重叠。由此，线圈导体层30b(初级线圈L1)和线圈导体层32b(次级线圈L2)电磁耦合。但是，线圈导体层30b的两端的位置和线圈导体层32b的两端的位置不同，以免引线部50、53'和后述的引线部51、54'干扰。具体而言，线圈导体层32b的外周侧的端部比线圈导体层30b的外周侧的端部位于靠顺时针方向的下游侧。线圈导体层32b的内周侧的端部比线圈导体层30b的内周侧的端部位于靠顺时针方向的下游侧。由此，线圈导体层30b的长度和线圈导体层32b的长度实质上相等。

层间连接导体v12是沿上下方向贯通绝缘体层26d～26g的导体，从上侧观察时呈左右方向延伸的线状。层间连接导体v12从上侧观察时设置于绝缘体层26d～26g的中央，连接线圈导体层32a的内周侧的端部和线圈导体层32b的内周侧的端部。

引线部54'连接次级线圈L2的另一端(线圈导体层32b的外周侧的端部)和外部电极14e，并且如图7A所示，从上侧观察时不呈螺旋形状。引线部54'包括引线导体层42b以及连接导体70e。连接导体70e是设置于位于绝缘体层26b～26f的右侧的长边的中央的四棱柱状的导体。连接导体70e沿上下方向从绝缘体层26b的上表面延伸到绝缘体层26h的下表面，且在其下端处与连接部16e连接。

引线导体层42b设置在绝缘体层26d的上表面上，与线圈导体层32b的外周侧的端部连接并且与连接导体70e连接。引线导体层42b从上侧观察时不呈螺旋形状，而从线圈导体层32b的外周侧的端部朝向右侧延伸。由此，次级线圈L2的另一端(线圈导体层32b的外周侧的端部)和外部电极14e经由引线部54'(引线导体层42b以及连接导体70e)以及连接部16e连接。

三级线圈L3设置在层叠体22内，包括线圈导体层34a、线圈导体层34b以及层间连接导体v13。电子部件10a的线圈导体层34a除了设置在绝缘体层26f的上表面上的点以外与电子部件10的线圈导体层34a相同，所以省略说明。另外，电子部件10a的引线部52除了引线导体层44a设置在绝缘体层26f的上表面上的点以外与电子部件10的引线部52相同，所以省略说明。

线圈导体层34b设置在绝缘体层26c的上表面上，从上侧观察时呈顺时针卷绕并且从内周侧朝向外周侧的螺旋形状。在本实施方式中，线圈导体层34b具有大约4圈的长度。线圈导体层34b的中心从上侧观察时与电子部件10的中心(对角线交点)大致一致。

另外，如图7A所示，线圈导体层34b从上侧观察时，遍及大致全长与线圈导体层30b、32b重叠。由此，线圈导体层30b(初级线圈L1)、线圈导体层32b(次级线圈L2)、以及线圈导体层34b(三级线圈L3)电磁耦合。但是，线圈导体层30b的两端的位置、线圈导体层32b的两端的位置、以及线圈导体层34b的两端的位置不同，以免引线部50、53'、引线部51、54'、以及引线部52、55'干扰。具体而言，线圈导体层34b的外周侧的端部比线圈导体层30b、32b的外周侧的端部位于靠顺时针方向的下游侧。线圈导体层34b的内周侧的端部比线圈导体层30b、32b的内周侧的端部位于靠顺时针方向的下游侧。由此，线圈导体层30b的长度、线圈导体层32b的长度、以及线圈导体层34b的长度实质上相等。

层间连接导体v13是沿上下方向贯通绝缘体层26c～26f的导体，从上侧观察时呈左右方向延伸的线状。层间连接导体v13从上侧观察时设置于绝缘体层26c～26f的前半部分的区域，连接线圈导体层34a的内周侧的端部和线圈导体层34b的内周侧的端部。

引线部55'连接三级线圈L3的另一端(线圈导体层34b的外周侧的端部)和外部电极14f，并且如图7A所示，从上侧观察时不呈螺旋形状。引线部55'包括引线导体层44b以及连接导体70f。连接导体70f是设置于位于绝缘体层26b～26f的右前的角的三棱柱状的导体。连接导体70f沿上下方向从绝缘体层26b的上表面延伸到绝缘体层26h的下表面，且在其下端处与连接部16f连接。

引线导体层44b设置在绝缘体层26c的上表面上，与线圈导体层34b的外周侧的端部连接并且与连接导体70f连接。引线导体层44b从上侧观察时不呈螺旋形状，而从线圈导体层34b的外周侧的端部朝向前侧延伸。由此，三级线圈L3的另一端(线圈导体层34b的外周侧的端部)和外部电极14f经由引线部55'(引线导体层44b以及连接导体70f)以及连接部16f连接。

然而，初级线圈L1还包括并联线圈导体层36(并联初级线圈导体层的一个例子)。并联线圈导体层36呈与线圈导体层30b相同的形状，同时与线圈导体层30b并联电连接，并且相对于线圈导体层30a、32a、34a、30b、32b、34b中的设置于最上侧的线圈导体层34b设置于上侧。并联线圈导体层36设置在绝缘体层26b的上表面上，从上侧观察时呈顺时针卷绕并且从内周侧朝向外周侧的螺旋形状。在本实施方式中，并联线圈导体层36具有大约4圈的长度。并联线圈导体层36的中心从上侧观察时与电子部件10的中心(对角线交点)大致一致。

并联线圈导体层36的内周侧的端部经由层间连接导体v1与线圈导体层30a、30b的内周侧的端部连接。

引线部56'连接并联线圈导体层36的外周侧的端部和外部电极14d，并且如图7A所示，从上侧观察时不呈螺旋形状。引线部56'包括引线导体层46'以及连接导体70d。引线导体层46'设置在绝缘体层26b的上表面上，与并联线圈导体层36的外周侧的端部连接并且与连接导体70d连接。引线导体层46'从上侧观察时不呈螺旋形状，而从并联线圈导体层36的外周侧的端部朝向右侧延伸。由此，并联线圈导体层36的外周侧的端部和外部电极14d经由引线部56'(引线导体层46'以及连接导体70d)以及连接部16d连接。因此，并联线圈导体层36与线圈导体层30b并联电连接。

另外，如图7B所示，线圈导体层30a、32a、34a、30b、32b、34b的线宽度以及并联线圈导体层36的线宽度是线宽度w1且相互相等。但是，线圈导体层30a、32a、34a、32b、34b的厚度是厚度d1，线圈导体层30b以及并联线圈导体层36的厚度是厚度d2。厚度d2是厚度d1的一半。因此，线圈导体层30b(规定的初级线圈导体层的一个例子)的截面积以及并联线圈导体层36的截面积的合计与线圈导体层30a(规定的初级线圈导体层以外的初级线圈导体层的一个例子)的截面积、线圈导体层32a、32b的截面积、线圈导体层34a、34b的截面积实质上相等。

在以上那样构成的电子部件10a中，也能够起到与电子部件10相同的作用效果。

另外，在电子部件10a中，通过以下的理由，能够得到较高的电感值并且实现低背化。以下，举出初级线圈L1为例来进行说明。初级线圈L1包括线圈导体层30a、30b以及层间连接导体v11。线圈导体层30a呈顺时针卷绕并且从外周侧朝向内周侧的螺旋形状。线圈导体层30b呈顺时针卷绕并且从内周侧朝向外周侧的螺旋形状。而且，层间连接导体v11连接线圈导体层30a的内周侧的端部和线圈导体层30b的内周侧的端部。由此，电子部件10a的初级线圈L1由2个线圈导体层30a、30b串联连接而构成，所以与电子部件10的初级线圈L1相比，具有较高的电感值。

进一步，线圈导体层30a的内周侧的端部和线圈导体层30b的内周侧的端部通过层间连接导体v11连接。因此，线圈导体层30a的外周侧的端部经由与线圈导体层30a相同的设置于绝缘体层26h的引线导体层40a与连接导体70a连接。线圈导体层30b的外周侧的端部经由与线圈导体层30b相同的设置于绝缘体层26e的引线导体层40b与连接导体70d连接。因此，在电子部件10a中，如电子部件10一样不需要设置于与绝缘体层26e、26h不同的绝缘体层26b的引线导体层60。其结果，实现了电子部件10a的低背化。

此外，电子部件10a具有2个线圈导体层组Ga、Gb，但也可以具有2个以上的线圈导体组。以下，对电子部件10a具有n个(n是自然数)线圈导体层组Ga、Gb…的情况进行说明。

在电子部件10a具有n个线圈导体层组Ga、Gb…的情况下，初级线圈L1包括n个线圈导体层30a、30b…以及并联线圈导体层36，次级线圈L2包括n个线圈导体层32a、32b…，三级线圈L3包括n个线圈导体层34a、34b…。而且，线圈导体层30a、32a、34a逐个从下侧向上侧按顺序排列而构成一个线圈导体层组Ga。线圈导体层30b、32b、34b逐个从下侧向上侧按顺序排列而构成一个线圈导体层组Gb。与线圈导体层组Ga、Gb相同地，构成线圈导体层组Gc以后的线圈导体层组。而且，n个线圈导体层组Ga、Gb…从下侧向上侧按顺序排列。

并联线圈导体层36呈与n个线圈导体层30a、30b…中的规定的线圈导体层(规定的初级线圈导体层的一个例子)相同的形状，并且与该规定的线圈导体层并联电连接。并且，并联线圈导体层36相对于n个线圈导体层34a、34b…中的设置于最上侧的线圈导体层设置于上侧。

另外，对n是偶数的情况进行说明。该情况下，初级线圈L1所包含的n个线圈导体层30a、30b…包括从上侧观察时呈沿顺时针方向卷绕并且从外周侧朝向内周侧的螺旋形状的n/2个线圈导体层30a、30c、30e…、以及从上侧观察时呈沿顺时针方向卷绕并且从内周侧朝向外周侧的螺旋形状的n/2个线圈导体层30b、30d、30f…。而且，初级线圈L1被构成为n/2个线圈导体层30a、30c、30e…和n/2个线圈导体层30b、30d、30f…交替地串联电连接。由此，不需要引线导体层60。

(第二变形例)

以下，参照附图对第二变形例所涉及的电子部件10b的构成进行说明。图8A是示出电子部件10b的线圈导体层30a－1、30a－2、32a、34a、30b、32b－1、32b－2、34b－1、34b－2以及并联线圈导体层36的位置关系的示意图。

在电子部件10a中，如图6B所示，线圈导体层30b和并联线圈导体层36并联电连接。另一方面，在电子部件10b中，如图8A所示，线圈导体层30a－1和线圈导体层30a－2并联电连接，线圈导体层32b－1和线圈导体层32b－2并联电连接，线圈导体层34b－1和线圈导体层34b－2并联电连接。这样，线圈导体层也可以在多处位置并联连接。

以下，参照附图更详细地对电子部件10b的构成进行说明。图8B是图1的电子部件10b的A－A中的截面构造图。电子部件10b的外观立体图引用图1。

初级线圈L1包括线圈导体层30a－1、30a－2、30b以及并联线圈导体层36。次级线圈L2包括线圈导体层32a、32b－1、32b－2。三级线圈L3包括线圈导体层34a、34b－1、34b－2。线圈导体层30a－1、32a、34a、30a－2、32b－1、34b－1、30b、32b－2、34b－2以及并联线圈导体层36被配置为在层叠体22中从下侧向上侧按顺序排列。

电子部件10b的线圈导体层30a－1、30a－2是与电子部件10a的线圈导体层30a相同的形状。电子部件10b的线圈导体层32a是与电子部件10a的线圈导体层32a相同的形状。电子部件10b的线圈导体层34a是与电子部件10a的线圈导体层34a相同的形状。电子部件10b的线圈导体层32b－1、32b－2是与电子部件10a的线圈导体层32b相同的形状。电子部件10b的线圈导体层34b－1、34b－2是与电子部件10a的线圈导体层34b相同的形状。电子部件10b的并联线圈导体层36是与电子部件10a的并联线圈导体层36相同的形状。

即，在电子部件10b中，电子部件10a的线圈导体层30a被分割成2个线圈导体层30a－1、30a－2，并且线圈导体层30a－1和线圈导体层30a－2并联连接。另外，在电子部件10b中，电子部件10a的线圈导体层32b被分割成2个线圈导体层32b－1、32b－2，并且线圈导体层32b－1和线圈导体层32b－2并联连接。在电子部件10b中，电子部件10a的线圈导体层34b被分割成2个线圈导体层34b－1、34b－2，并且线圈导体层34b－1和线圈导体层34b－2并联连接。

另外，如图8B所示，线圈导体层30a－1、30a－2、32a、34a、30b、32b－1、32b－2、34b－1、34b－2以及并联线圈导体层36的线宽度是线宽度w1。另一方面，线圈导体层32a、34a的厚度是厚度d1，线圈导体层30a－1、30a－2、30b、32b－1、32b－2、34b－1、34b－2以及并联线圈导体层36的厚度是厚度d2。厚度d2是厚度d1的一半。由此，在电子部件10b中，初级线圈L1的电阻值、次级线圈L2的电阻值、以及三级线圈L3的电阻值实质上相等。

在以上那样的电子部件10b中，也能起到与电子部件10、10a相同的作用效果。

(第三变形例)

以下，参照附图对第三变形例所涉及的电子部件10c的构成进行说明。图9A是图1的电子部件10c的A－A中的截面构造图。电子部件10c的外观立体图以及分解立体图引用图1以及图2。

电子部件10c在线圈导体层30a、32a、34a以及并联线圈导体层36的厚度上与电子部件10不同。更详细而言，在电子部件10中，如图3所示，线圈导体层30a以及并联线圈导体层36的厚度是厚度d2，线圈导体层32a、34a的厚度是厚度d1。而且，厚度d2是厚度d1的一半。由此，线圈导体层30a的截面积和并联线圈导体层36的截面积的合计与线圈导体层32a的截面积以及线圈导体层34a的截面积实质上相等。

另一方面，在电子部件10c中，如图9A所示，线圈导体层32a、34a的厚度是厚度d1，线圈导体层30a的厚度是厚度d3，并联线圈导体层36的厚度是厚度d4。在图9A中，厚度d3是厚度d1的2/3左右，厚度d4是厚度d1的1/3左右。这样，线圈导体层30a的厚度和并联线圈导体层36的厚度也可以不相等。另外，厚度d3和厚度d4的合计与厚度d1实质上相等。由此，线圈导体层30a的截面积和并联线圈导体层36的截面积的合计与线圈导体层32a的截面积以及线圈导体层34a的截面积实质上相等。

在如以上那样的电子部件10c中，也能够起到与电子部件10相同的作用效果。

此外，在电子部件10c中，也可以厚度d4比厚度d3大。

(第四变形例)

以下，参照附图对第四变形例所涉及的电子部件10d的构成进行说明。图9B是图1的电子部件10d的A－A中的截面构造图。电子部件10d的外观立体图以及层叠体22的分解立体图引用图1以及图7A。

电子部件10d在初级线圈L1的电阻值与次级线圈L2的电阻值、三级线圈L3的电阻值不同的点上与电子部件10a不同。因此，在电子部件10a中，如图7B所示，线圈导体层30a的厚度是厚度d1，线圈导体层30b的厚度以及并联线圈导体层36的厚度是厚度d2。

另一方面，在电子部件10d中，如图9B所示，线圈导体层30a、30b的厚度以及并联线圈导体层36的厚度相互实质上相等，是厚度d5。厚度d5例如被设计为初级线圈L1的导体的体积、次级线圈L2的导体的体积、以及三级线圈L3的导体的体积相等。因此，厚度d5是厚度d1的2/3。

在以上这样的电子部件10d中，也与电子部件10、10a相同地，能够减少初级线圈L1～三级线圈L3间的差分阻抗的差异。

另外，在电子部件10d中，线圈导体层30a、30b的厚度以及并联线圈导体层36的厚度相互实质上相等。因此，能够使线圈导体层30a、30b以及并联线圈导体层36所使用的材料的量接近，并且能够使线圈导体层30a、30b以及并联线圈导体层36的形成条件均匀化，所以实现了电子部件10d的制造工序的合理化。进一步，在电子部件10d内，减少了由于线圈导体层30a、30b的厚度以及并联线圈导体层36的厚度的差而引起的应力集中，电子部件10d的可靠性提高。

(其他的实施方式)

本发明的电子部件并不局限于电子部件10、10a～10d，能够在其主旨的范围内变更。

此外，也可以任意地组合电子部件10、10a～10d的构成。

此外，在电子部件10中，线圈导体层30a和并联线圈导体层36通过连接导体70a、70d、引线导体层60以及层间连接导体v1而并联电连接，例如，既可以仅通过层间连接导体并联连接，也可以不使用层间连接导体，而通过连接导体70a、70b以及连接导体层的组合并联电连接。此外，其他的线圈导体层或者并联线圈导体层的并联电连接也相同。

此外，在电子部件10a中，并联线圈导体层36与线圈导体层30b并联连接，但例如也可以并联线圈导体层36与线圈导体层30a并联连接。

此外，电子部件10、10a～10d利用光刻法制作，但例如也可以利用层叠印刷有线圈导体层的绝缘体层的层叠方法制作。

工业实用性

如以上所述，本发明对电子部件有用，尤其在具备3个线圈的共模滤波器中能够减少各线圈间的差分阻抗的差异的点上优异。

附图标记说明

10、10a～10d...电子部件；12...主体；14a～14f...外部电极；16a～16f...连接部；20a、20b...磁性体基板；22...层叠体；24...磁性体层；26a～26h...绝缘体层；30a、30a－1、30a－2、30b、32a、32b、32b－1、32b－2、34a、34b、34b－1、34b－2...线圈导体层；36、36...并联线圈导体层；40a、40b、42a、42b、44a、44b、46、46'、60、62、64...引线导体层；50、51、52、53、53'、54、54'、55、55'、56、56'、57...引线部；70a～70f...连接导体；Ga～Gc...线圈导体层组；L1...初级线圈；L2...次级线圈；L3...三级线圈；v1～v3、v11～v13...层间连接导体。