技术总结
本发明公开了一种垂直纳米线MOSFET的制造方法，包括：提供生长有第一层、第二层、第三层和第四层外延层的半导体衬底，其中，所述第一层、第二层和第三层为半导体材料,第二层不同于第一层和第三层；对所述第二层进行刻蚀，使得第二层相对于第一层和第三层凹入而成为沟道区；在凹入的沟道区的侧壁上沉积高K介质层和栅电极材料层，并进行进一步刻蚀使其形成位于第一层和第三层之间的栅极。本发明提供的器件，用以解决现有技术中垂直纳米线MOSFET制造方法，存在的栅长不易控制的技术问题。实现了提高栅长控制精度和减少栅与源漏之间的寄生电容的技术效果。
技术研发人员：尹晓艮;朱慧珑;万光星;张永奎
受保护的技术使用者：中国科学院微电子研究所
文档号码：201611112523
技术研发日：2016.12.07
技术公布日：2017.05.24