场效应晶体管及其制造方法与流程

本发明实施例涉及场效应晶体管及其制造方法。

背景技术：

随着半导体器件的线宽的不断按比例缩小，该平面CMOS兼容的半导体器件的栅极宽度和沟道长度，诸如金属氧化物半导体场效应晶体管(MOSFET)不断缩小。利用应变硅技术以改变沟道中的电子或空穴的迁移率，从而提高了晶体管的运行速度。

技术实现要素：

根据本发明的一些实施例，提供了一种场效应晶体管，包括：衬底，具有隔离结构和凹槽；至少一个栅极结构，设置在所述衬底上以及所述凹槽和所述隔离结构之间；间隔件，设置在所述至少一个栅极结构的侧壁上；以及应变的源极和漏极区，设置在所述凹槽中和位于所述至少一个栅极结构的相对侧壁上，其中，所述应变的源极和漏极区的顶部边缘延伸超出所述间隔件和位于所述间隔件下方，并且位于所述至少一个栅极结构的侧壁旁边。

根据本发明的另一些实施例，还提供了一种场效应晶体管，包括：衬底，具有隔离结构；栅极结构，设置在所述衬底上以及所述隔离结构之间；间隔件，设置在所述栅极结构的侧壁上；应变的源极和漏极区，设置在所述衬底的凹槽内和位于所述栅极结构的相对侧壁上，其中，所述间隔件覆盖所述应变的源极和漏极区的位于所述间隔件下方的顶部边缘；以及覆盖层，位于所述应变的源极和漏极区上。

根据本发明的又一些实施例，还提供了一种用于形成场效应晶体管的方法，包括：提供具有隔离结构的衬底和栅极结构以及位于所述栅极结构的侧壁上的间隔件；对所述衬底实施第一蚀刻工艺，以产生具有菱形蚀刻轮廓的一个或多个凹槽；对所述衬底实施第二蚀刻工艺，以去除所述间隔件下方的所述衬底，从而产生具有斗形蚀刻轮廓的一个或多个凹槽；以及形成填充在具有斗形蚀刻轮廓的一个或多个凹槽中的应变的源极和漏极区。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的方面。应该强调的是，根据工业中的标准实践，各个部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意地增大或减小。

图1示出了根据本发明的一些实施例的示例性MOSFET的截面图。

图2A至图2E示出了根据本发明的一些实施例的用于形成MOSFET的制造方法的各个阶段的MOSFET的截面图。

图3是根据本发明的一些实施例的示出用于形成MOSFET的制造方法的工艺步骤的示例性流程图。

具体实施方式

以下公开内容提供了许多不同的实施例或实例以实现本发明的不同特征。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括第一部件和第二部件以直接接触方式形成的实施例，也可以包括额外的部件可以形成在第一和第二部件之间，使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各实施例中重复参考标号和/或字符。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。

本发明的实施例描述了MOSFET的示例性制造工艺以及由该工艺制造的MOSFET。在本发明的特定实施例中，MOSFET可以形成在单晶半导体衬底上，诸如块状硅衬底上。在一些实施例中，MOSFET可以形成在绝缘体上硅(SOI)衬底上或者可选地GOI(绝缘体上锗)衬底上。此外，根据实施例，硅衬底可以包括其他导电层、掺杂区域或其他半导体元件，诸如晶体管、二极管等。实施例不用于限制上下文。

图1示出了根据本发明的一些实施例的示例性MOSFET的截面图。图2A至图2E示出了根据本发明的一些实施例的用于形成MOSFET的制造方法的各个阶段的MOSFET。在图1中，MOSFET 100包括形成在衬底102上的至少一个栅极结构110、形成在栅极结构110的相对侧壁112上的间隔件120、位于间隔件120之间的沟道区104和形成在衬底102的凹槽106内的应变的源极区和漏极区140。应变的源极区和漏极区140位于栅极结构110的相对两侧处。在一些实施例中，MOSFET 100是P沟道MOSFET。在一些实施例中，MOSFET 100是n沟道MOSFET晶体管。

在图2A，提供衬底102。例如，衬底102为单晶半导体衬底或SOI衬底。在一些实施例中，该衬底102是硅衬底。衬底102包括用于电气隔离的隔离结构105和MOSFET 100是预期位于隔离结构105之间。在一些实施例中，隔离结构105是沟槽隔离结构。例如，沟槽隔离结构是带状的并且平行布置。沟槽隔离结构中填充有通过本领域已知的方法形成的诸如氧化硅或旋涂材料的介电材料。

参考图2A，栅极结构110形成在衬底102上和隔离结构105之间。在一些实施例中，栅极结构110是平行布置的带状结构。在图2B中，示出了两个栅极结构110，并且栅极结构110的数量仅用于说明的目的并不是为了限制本发明的结构。在一些实施例中，栅极结构110包括栅极介电带114、位于栅极介电带114上的栅电极带116和位于栅电极带116上的硬掩模带118。另外，间隔件120位于栅电极带116和硬掩模带118的相对侧壁上。在一些实施例中，栅极结构110通过以下步骤形成：形成栅极介电层(未显示)、沉积栅电极材料层(未显示)、在栅电极材料层上方形成硬掩模层(未显示)和然后图案化硬掩模层、栅电极材料层和栅极介电层以形成栅极介电带114、栅电极带116和硬掩模带118。在一些实施例中，该栅极结构110是多晶硅栅结构或替换金属栅极结构。栅电极带116的材料包括掺杂或未掺杂的多晶硅或含金属导电材料。含金属导电材料包括铝(Al)、铜(Cu)、钨(W)、钴(Co)、钛(Ti)、钽(Ta)、钌(Ru)、TiN,TiAl,TiAlN,TaN,TaC,NiSi,CoSi或它们的组合。在一些实施例中，栅极介电带114的材料包括氧化硅，氮氧化硅、氮化硅或它们的组合。在一些实施例中，栅极介电带114材料包括高k介电材料，并且高k介电材料具有大于并且包括金属氧化物或铪(Hf)、Al、锆(Zr)、镧(La)、镁(Mg)、钡(Ba)、Ti、铅(Pb)及其组合的硅酸盐。这取决于MOSFET 100是P沟道MOSFET还是n沟道MOSFET，根据产品要求选择栅极介电带114和/或栅电极带116的材料。在一个实施例中，例如，硬掩模带118是由氮化硅、氧化硅或其组合形成的。在一些实施例中，间隔件120是由氮化硅或其他绝缘材料形成的。间隔件120可以是单层或多层结构。在一些实施例中，通过沉积介电材料的毯式层(未显示)和实施各向异性蚀刻工艺以在栅极结构110的两侧上形成间隔件120来形成间隔件120。

在图2B中，通过在预期用于源极和漏极区的位置去除衬底102的部分和使用栅极结构110和间隔件120作为蚀刻掩模而在栅极结构110和间隔件120旁边的衬底102内形成凹槽106。通过使用一个或多个蚀刻工艺形成凹槽106，包括各向异性蚀刻，各向同性蚀刻或它们的组合。在一些实施例中，该凹槽106的形成包括主要蚀刻工艺，主要蚀刻工艺包括沟槽蚀刻工艺和横向蚀刻工艺。利用沟槽蚀刻工艺向下蚀刻衬底102至深度D(从衬底102的顶面102a计算)和利用横向蚀刻工艺进一步横向蚀刻至宽度W(从凹槽106的最宽部分测量)以形成凹槽106。在一些实施例中，凹槽106的宽度W基本上等于或小于两个最相邻的栅极结构110之间的间距P。例如，深度D超过60纳米，并且可以介于从70纳米到80纳米的范围内。在一些实施例中，利用沟槽蚀刻工艺蚀刻凹槽106以形成U形或V形蚀刻轮廓，和然后通过横向蚀刻工艺以形成菱形凹槽轮廓。沟槽蚀刻工艺或横向蚀刻工艺包括一个或多个各向异性蚀刻工艺，各向同性蚀刻工艺，反应离子蚀刻(RIE)工艺，或它们的组合。这样的工艺任选地包括以离子(例如，碳氟化合物、氧、氯、氮、氩、氦等)轰击衬底102以掺杂或非晶化衬底102的部分。

如图2C所示，在一些实施例中，在主要蚀刻工艺之后，凹槽106的形成进一步包括侧面蚀刻工艺以拓宽凹槽106的上边缘。控制侧面蚀刻工艺以横向地去除间隔件120下方的衬底102，从而使得凹槽106的上边缘107向着栅极结构110下方的沟道区域延伸并且在间隔件120下方展开。在一些实施例中，如图2C所示，斗形凹槽106具有邻近沟道区域104(图2D)的上侧边108并且该上侧边108基本上垂直于(正交于)衬底102的顶面102a。也就是，拓宽的凹槽106的顶部尺寸Wt(在上边缘107之间测量)基本上等于凹槽106的宽度W。在可选实施例中，斗形凹槽106具有邻近沟道区104的上侧边108，并且上侧边108以一角度(非垂直)与衬底102的顶面102a成夹角。不过，凹槽106的上侧边108至多与栅极结构110的侧壁112对准。也就是，拓宽的凹槽106的顶部尺寸Wt(在上边缘107之间测量)小于宽度W，并且宽度W基本上等于或小于两个最邻近的栅极结构110之间的间隔P。在对凹槽106实施的侧面蚀刻工艺之后，图2B中的凹槽106的菱形凹槽轮廓变成或改变为如图2C中所示的凹槽106的斗形凹槽轮廓。侧面蚀刻工艺包括一个或多个各向异性蚀刻工艺，各向同性蚀刻工艺或它们的组合。在一些实施例中，通过使用包括氯化氢(HCl)、氢化锗(GeH₄)、其他合适的蚀刻气体或它们的组合的蚀刻气体实施侧面蚀刻工艺。可以调整侧面蚀刻工艺的蚀刻气体的流速、压力和/或蚀刻温度以控制衬底的蚀刻不会延伸超过栅极结构。这样的蚀刻工艺可以去除衬底102的包括靠近间隔件120的拐角的位错的部分。

如图2D所示，在一些实施例中，在衬底102内形成图2C的凹槽106后，通过在凹槽106内沉积应变材料以填充凹槽106来形成应变的源极区和漏极区140。在一些实施例中，一些应变的源极区和漏极区140与衬底102的顶面102a基本共面或者从衬底102的顶面102a稍突出。此外，覆盖层142形成在应变的源极和漏极区140上作为接触端子。在一些实施例中，例如，覆盖层142的材料包括掺杂硼的含硅材料。可根据器件的电气性能的要求调整覆盖层142的厚度。在一些实施例中，通过硅化工艺，应变的源极区和漏极区140任选地形成为具有硅化物层(未显示)。

在特定实施例中，应变的材料是诸如硅锗(SiGe)的含锗材料，或诸如碳化硅(SiC)的含碳材料。沉积在凹槽106(源极区和漏极区)内的应变材料是应力诱导材料，其引起沟道区的单轴压缩应变。利用诸如SiGe的应变材料以用于P沟道MOSFET的空穴迁移率增强。为提高在更高节点(诸如节点-28及以下)发展的P沟道MOSFET的载流子迁移率，可以将SiGe中的Ge含量调整在特定范围内。类似地，利用诸如SiC的应变材料以用于n沟道MOSFET的电子迁移率增强。在一些实施例中，通过外延生长形成应变的源极和漏极区域140。在一些实施例中，外延生长技术包括低压CVD(LPCVD)、原子层CVD(ALCVD)、超高真空CVD(UHVCVD)、减压CVD(PRCVD)、分子束外延(MBE)、金属有机气相外延(MOVPE)或它们的组合。可选地，外延生长技术利用循环沉积蚀刻(CDE)外延工艺或选择性外延生长(SEG)工艺以形成高晶体质量的应变材料。在一个实施例中，该应变的源极和漏极区140的材料包括通过利用原位掺杂的选择性生长外延形成的硼掺杂的SiGe。在一个实施例中，覆盖层142形成为填充到凹槽106内的应变材料的外延生长的部分，但是覆盖层142形成为具有与应变材料不同的材料组成。

由于应变的源极和漏极区140位于沟道区104的相对侧，并且应变材料的晶格常数与衬底102的材料的晶格常数不同，因此，沟道区140被应变或施加应力，以增加器件的载流子迁移率和提高器件性能。

在图2D中，不止一个应变的源极和漏极区140相应地填充在具有斗形轮廓的凹槽106内。应变的源极和漏极区140的顶部边缘144被间隔件120覆盖并且位于间隔件120下方和栅极结构110下方的沟道区104旁边。应变的源极和漏极区140的顶部边缘144至多与栅极结构110的侧壁112对准。也就是说，应变的源极和漏极区140的顶部尺寸Wt基本上等于或小于两个最邻近的栅极结构110之间的间隔P。图2D中的应变的源极和漏极区140具有斗形轮廓，在底部较窄和在中间和顶部较宽。对于应变的源极和漏极区140，宽度W(从其最宽部分测量)基本上等于顶部尺寸Wt并且基本上等于或小于栅极结构110的间隔P。

在一些实施例中，在衬底102内形成斗形凹槽106之后，如图2E所示，通过以应变材料填充凹槽106来形成应变的源极和漏极区140。图2D和图2E的主要区别在于凹槽106的形状不同并且所产生的应变的源极和漏极区140的形状是不同的。在一些实施例中，斗形凹槽106的上侧边相对于衬底102的顶面102a而言是非垂直的，而是以一角度相对于衬底102的顶面102a呈夹角。也就是，拓宽的凹槽106的顶部尺寸Wt小于凹槽106的宽度W。相应地，应变的源极和漏极区140的顶部尺寸Wt小于应变的源极和漏极区140的宽度W，并且宽度W基本上等于或小于栅极结构110的间隔P。在一些实施例中，一些应变的源极和漏极区140与衬底102的顶面102a基本共面或从衬底102的顶面102a稍突出。在一些实施例中，覆盖层142形成在应变的源极和漏极区140上作为接触端子。同时，应变的源极和漏极区140任选地通过硅化形成为具有硅化物层(未显示)。

在上述实施例中，凹槽106的蚀刻轮廓被很好的控制，使得凹槽106的上边缘延伸向沟道区域104，并延伸到间隔件120的下面。凹槽106的上边缘107至多与栅极结构110的侧壁对准并且将不与栅极结构110或沟道区104接触。由于凹槽的蚀刻轮廓被良好地控制，凹槽的形状被良好地调整和优化以用于应力增强。凹槽的轮廓被良好地控制以确保后续填充的应变材料的形状增强沟道区中的期望的应力。对于具有较窄间隔的器件而言，增加应变材料部分的宽度而不影响其邻近轮廓是可能的。因此，根据本发明的上述实施例的应变的源极和漏极区允许最大沟道应变和增强器件的性能。此外，根据本发明的上述实施例的应变的源极和漏极区的邻近轮廓保持不变。

因此，在凹槽106内形成的应变的源极和漏极区140具有斗形侧壁轮廓，从而使得宽度W(从其最宽部分测量)基本上等于或稍大于应变的源极和漏极区140的顶部尺寸Wt并且基本上等于或小于栅极结构110的间隔P。应变的源极和漏极区140的顶部边缘144位于间隔件120下方并且位于栅极结构110下方的沟道区104旁边。应变的源极和漏极区140的顶部边缘144至多与栅极结构110的侧壁112对准。由于应变的源极和漏极区140的顶部边缘144延伸超出间隔件并且延伸至间隔件下方，更多的应力可以施加到沟道区上以调整MOSFET的载流子迁移率和提高器件的性能。

图3是根据本发明的一些实施例的示出用于形成MOSFET的制造方法的工艺步骤的示例性流程图。

虽然该方法的步骤被示出和描述为一系列的动作和事件，但是应当理解，这些动作和事件的所示出的顺序不应解释为限制意义。此外，并非所有示出的工艺或步骤必须实施本发明的一个或多个实施例。

在步骤300中，提供具有一个或多个隔离结构的衬底和具有侧壁间隔件的至少一个栅极结构。衬底是硅衬底或绝缘体上硅(SOI)衬底。在步骤302中，对衬底实施主要蚀刻工艺以产生具有菱形蚀刻轮廓的一个或多个凹槽。在一些实施例中，主要蚀刻工艺包括一个或多个各向异性蚀刻工艺，各向同性蚀刻工艺，RIE工艺或它们的组合。在步骤304中，对衬底实施侧面蚀刻工艺以产生具有斗形蚀刻轮廓的一个或多个凹槽。侧面蚀刻工艺包括一个或多个各向异性蚀刻工艺、各向同性蚀刻工艺或其组合。在步骤306中，通过填充应变材料以填充凹槽来形成应变的源极和漏极区。应变材料包括含锗材料或含碳材料。应变的源极和漏极区(从其最宽部分测量)的宽度W基本上等于应变的源极和漏极区的顶部尺寸Wt并且基本上等于或小于栅极结构的间隔P。

在上述实施例中，通过主要蚀刻工艺和侧面蚀刻工艺可以很好地控制凹槽的蚀刻轮廓。对于布置为具有紧密间距或间距的栅极结构的器件而言，包括凹槽的菱形或斗形轮廓的蚀刻轮廓适合于应力增强而不影响邻近轮廓。由于凹槽轮廓被很好地调整，应变的源极和漏极区的轮廓适合于对沟道区施加更多的应力并且提高器件的性能。

在本发明的一些实施例中，描述了一种场效应晶体管。场效应晶体管包括具有隔离结构和凹槽的衬底，至少一个栅极结构，间隔件和应变的源极和漏极区。至少一个栅极结构设置在衬底上以及凹槽和隔离结构之间。间隔件设置在至少一个栅极结构的侧壁上。应变的源极和漏极区设置在凹槽中和位于至少一个栅极结构的相对侧壁上。应变的源极和漏极区的顶部边缘延伸超出间隔件和位于间隔件下方，并且位于至栅极结构的侧壁旁边。

在本发明的一些实施例中，描述了一种场效应晶体管。场效应晶体管包括：具有隔离结构的衬底，栅极结构，间隔件，应变的源极和漏极区和覆盖层。栅极结构设置在衬底上以及隔离结构之间，间隔件设置在栅极结构的侧壁上。应变的源极和漏极区设置在衬底的凹槽内和位于栅极结构的相对侧壁上。间隔件覆盖位于间隔件下方的应变的源极和漏极区的顶部边缘。覆盖层位于应变的源极和漏极区上。

在本发明的一些实施例中，描述了一种用于形成场效应晶体管的方法。提供衬底和栅极结构以及位于栅极结构的侧壁上的间隔件，衬底具有隔离结构。对衬底实施主要蚀刻工艺，以产生具有菱形蚀刻轮廓的一个或多个凹槽；对衬底实施侧面蚀刻工艺，以去除间隔件下方的衬底，从而产生具有斗形蚀刻轮廓的一个或多个凹槽。然后形成填充在具有斗形蚀刻轮廓的一个或多个凹槽中的应变的源极和漏极区。

根据本发明的一些实施例，提供了一种场效应晶体管，包括：衬底，具有隔离结构和凹槽；至少一个栅极结构，设置在所述衬底上以及所述凹槽和所述隔离结构之间；间隔件，设置在所述至少一个栅极结构的侧壁上；以及应变的源极和漏极区，设置在所述凹槽中和位于所述至少一个栅极结构的相对侧壁上，其中，所述应变的源极和漏极区的顶部边缘延伸超出所述间隔件和位于所述间隔件下方，并且位于所述至少一个栅极结构的侧壁旁边。

在上述晶体管中，还包括：覆盖层，位于所述应变的源极和漏极区上。

在上述晶体管中，所述应变的源极和漏极区的材料包括硼掺杂的硅锗和所述覆盖层的材料包括掺杂有硼的含硅材料。

在上述晶体管中，至少一个所述应变的源极和漏极区具有斗形轮廓，并且至少一个所述应变的源极和漏极区的顶部尺寸小于至少一个所述应变的源极和漏极区的宽度。

在上述晶体管中，至少一个所述应变的源极和漏极区具有斗形轮廓，并且至少一个所述应变的源极和漏极区的顶部尺寸等于至少一个所述应变的源极和漏极区的宽度。

在上述晶体管中，所述至少一个栅极结构是多晶硅栅极结构或替换金属栅极结构。

根据本发明的另一些实施例，还提供了一种场效应晶体管，包括：衬底，具有隔离结构；栅极结构，设置在所述衬底上以及所述隔离结构之间；间隔件，设置在所述栅极结构的侧壁上；应变的源极和漏极区，设置在所述衬底的凹槽内和位于所述栅极结构的相对侧壁上，其中，所述间隔件覆盖所述应变的源极和漏极区的位于所述间隔件下方的顶部边缘；以及覆盖层，位于所述应变的源极和漏极区上。

在上述晶体管中，至少一个所述应变的源极和漏极区具有斗形轮廓，并且至少一个所述应变的源极和漏极区的顶部尺寸小于至少一个所述应变的源极和漏极区的宽度，并且至少一个所述应变的源极和漏极区的宽度等于或小于所述栅极结构的间隔。

在上述晶体管中，至少一个所述应变的源极和漏极区具有斗形轮廓，并且至少一个所述应变的源极和漏极区的顶部尺寸等于至少一个所述应变的源极和漏极区的宽度，并且至少一个所述应变的源极和漏极区的宽度等于或小于所述栅极结构的间隔。

在上述晶体管中，所述应变的源极和漏极区的材料包括硼掺杂的硅锗和所述覆盖层的材料包括掺杂有硼的硅。

在上述晶体管中，所述栅极结构包括：栅极介电带，设置在所述衬底上；栅电极带，设置在所述栅极介电带上；以及硬掩模带，设置在所述栅电极带上。

根据本发明的又一些实施例，还提供了一种用于形成场效应晶体管的方法，包括：提供具有隔离结构的衬底和栅极结构以及位于所述栅极结构的侧壁上的间隔件；对所述衬底实施第一蚀刻工艺，以产生具有菱形蚀刻轮廓的一个或多个凹槽；对所述衬底实施第二蚀刻工艺，以去除所述间隔件下方的所述衬底，从而产生具有斗形蚀刻轮廓的一个或多个凹槽；以及形成填充在具有斗形蚀刻轮廓的一个或多个凹槽中的应变的源极和漏极区。

在上述方法中，对所述衬底实施第二蚀刻工艺包括对具有菱形蚀刻轮廓的一个或多个凹槽实施所述第二蚀刻工艺以横向地去除所述间隔件下方的所述衬底，从而产生具有斗形蚀刻轮廓的一个或多个凹槽，并且具有斗形蚀刻轮廓的一个或多个凹槽的上边缘在所述间隔件下方展开。

在上述方法中，具有斗形蚀刻轮廓的一个或多个凹槽的顶部尺寸小于具有斗形蚀刻轮廓的一个或多个凹槽的宽度，并且具有斗形蚀刻轮廓的一个或多个凹槽的宽度等于或小于所述栅极结构之间的间隔。

在上述方法中，具有斗形蚀刻轮廓的一个或多个凹槽的顶部尺寸等于具有斗形蚀刻轮廓的一个或多个凹槽的宽度，并且具有斗形蚀刻轮廓的一个或多个凹槽的宽度等于或小于所述栅极结构之间的间隔。

在上述方法中，填充在具有斗形蚀刻轮廓的一个或多个凹槽中的所述应变的源极和漏极区的顶部边缘被所述间隔件覆盖。

在上述方法中，形成所述应变的源极和漏极区包括：通过利用原位掺杂的选择性生长外延，将掺杂硼的硅锗(SiGe)填充到具有斗形蚀刻轮廓的一个或多个凹槽内。

在上述方法中，所述第一蚀刻工艺包括沟槽蚀刻工艺和横向蚀刻工艺。

在上述方法中，具有菱形蚀刻轮廓的一个或多个凹槽的宽度等于或小于所述栅极结构之间的间隔。

在上述方法中，还包括：在所述应变的源极和漏极区上形成覆盖层。

上面论述了若干实施例的部件，使得本领域技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。