用于热退火的方法以及通过该方法形成的半导体器件与流程

多个不同的实施方案一般性涉及一种用于热退火的方法和通过该方法形成的半导体器件。

背景技术：

通常，可以用半导体技术在衬底(也称为晶片或载体)上或衬底中加工半导体材料例如以制造集成电路(也称为芯片)。在加工半导体材料期间，可以应用某些工艺步骤，如对衬底进行减薄，对半导体材料进行掺杂或在衬底之上形成一个或更多个层。

为了对半导体材料进行掺杂，可以将掺杂剂注入到半导体材料中。可以对半导体材料进行进一步处理以完全活化掺杂剂。掺杂剂活化可以被设置为根据在半导体材料中的掺杂剂而获得期望的电子贡献。为了活化掺杂剂，在注入掺杂剂之后，热能可以被转移至半导体材料。通常，使用通过炉的热退火或快速热处理，提供热平衡或快速处理，用小于1秒的高的峰值温度使掺杂剂的化学扩散最小化。为了将热能转移至半导体材料，可以使用激光，也称为激光热退火(lta)。

通常，根据半导体材料来调整激光的波长以向半导体材料提供最大的能量转移。换言之，可以提供高的转移效率，这降低了lta所需的能量。可替选地，根据所需的吸收长度调整激光的波长。短波长可导致能量在表面区域中集中。

一方面，由于高的吸收，也可以根据激光的波长限制激光的穿透深度。可以根据半导体材料可以承受的热限制来限制激光的总能量。因此，工艺本身可以限制半导体材料中掺杂剂被活化的深度。

另一方面，即使根据最大能量转移来调节激光的波长，仍然有大部分的激光被半导体材料固有地反射，并且不再能用于将能量转移至半导体材料。例如，半导体材料常规地反射约60％的激光。因此，获得转移至半导体材料的期望量的热能所需的总能量远高于所述热能。因此，激光源的功耗以及提供具有所需的功率能力的处理设备(例如，足够的光学器件，多脉冲激光器和多波长激光器)的相应的投资成本通常较高。

通常，在半导体材料上方形成减反射涂层以减少反射的光的量。然而，减反射涂层会由于引入到减反射涂层中的机械应力而影响热处理的结果。例如，当半导体材料的下面的部分熔融时，施加有拉伸应力的涂层会松弛。松弛涂层的形貌图像可以结合到半导体材料的凝固部分中。如果由机械刚性的下面的半导体材料的支撑由于其熔融而丢失，则承受压应力涂层往往破裂和剥落。此外，涂层可与熔融的半导体材料混合并污染半导体材料。这会导致处理(例如，热处理)故障或限制处理范围。

技术实现要素：

根据多个不同的实施方案，一种方法可以包括：对半导体区域进行结构化以形成半导体区域的结构化表面；在半导体区域中布置掺杂剂；以及通过用具有至少一个离散波长的电磁辐射至少部分辐照所述结构化的表面以至少部分地加热所述半导体区域，从而至少部分地活化所述掺杂剂。

附图说明

在附图中，贯穿不同的图相同的附图标记通常指代相同的部件。附图不一定按比例绘制，相反通常将重点放在说明本发明的原理上。在下面的描述中，参考以下附图描述本发明的多个不同的实施方案，其中：

图1a、图1b和图1c分别以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件；

图2a、图2b、图2c和图2d分别以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件；

图3a、图3b和图3c分别以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件；

图4a和图4b分别以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件；

图5a和图5b分别以示意性曲线图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件的反射特性；

图6a和图6b分别以示意性顶视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化的表面；

图7以示意性顶视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化的表面；

图8以示意性顶视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化的表面；

图9a和图9b分别以示意性分析图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化的表面；

图10a和图10b分别以示意性分析图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化的表面；

图11a和图11b分别以示意性分析图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化的表面；

图12a和图12b分别以示意性透视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化的表面；

图13a和图13b分别以示意性透视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化的表面；

图14a和图14b分别以示意性透视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化的表面；

图15a以示意性透视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化的表面；

图15b以示意性截面图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化的表面；

图16a以示意性透视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化的表面；

图16b以示意性截面图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化的表面；

图17a和图17b分别以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件；

图17c以示意性透视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化的表面；

图18a、图18b和图18c分别以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件；

图19a、图19b和图19c分别以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件；

图20a和图20b分别以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件；

图21以示意性顶视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件；

图22以示意性截面图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件；

图23a和图23b分别以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件；以及

图24a、图24b和图24c分别以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件。

具体实施方式

以下详细描述参照附图，其通过示例的方式示出了可以实践本发明的具体细节和实施方案。

在本文中所使用的词语“示例性”表示“用作实施例、实例或示例”。本文中被描述为“示例性”的任何实施方案或设计不一定被解释为比其他实施方案或设计优选或有利。

针对在侧或表面“之上”形成的沉积材料使用的词语“之上”可以用在本文中表示沉积的材料可以“直接”(例如直接接触)形成在所涉及的侧或表面上。针对在侧或表面“之上”形成的沉积材料使用的词语“之上”可以用在本文中表示沉积材料可以“间接地”形成在所涉及的侧或表面上，其中一个或更多个附加层布置在所涉及的侧或表面与沉积材料之间。

针对结构(或衬底、晶片或载体)的“横向”延伸或“横向”紧邻所使用的术语“横向”可用在本文中表示沿着衬底、晶片或载体的表面的延伸或位置关系。这意味着通常称为衬底的主加工表面(或载体或晶片的主加工表面)的衬底的表面(例如，载体的表面或晶片的表面)可以用作参考。此外，针对结构(或结构元件)的“宽度”使用的术语“宽度”在本文中可以用于表示结构的横向延伸。此外，针对结构(或结构元件)的高度使用的术语“高度”在本文中可以用于表示结构沿着垂直于衬底表面的方向的延伸(例如，垂直于衬底的主加工表面)。针对层的“厚度”使用的术语“厚度”在本文中可以用于表示垂直于层所沉积的载体(材料)的表面的层的空间延伸。如果载体的表面平行于衬底的表面(例如，平行于主加工表面)，则沉积在载体上的层的“厚度”可以与层的高度相同。此外，“垂直”结构可以指在垂直于横向方向(例如，垂直于衬底的主加工表面)的方向上延伸的结构，并且“垂直”延伸可以指沿着垂直于横向方向的方向延伸(例如，垂直于衬底的主加工表面的延伸)。

关于一组元件的短语“至少之一”可在本文中用于表示来自由要素组成的组(例如，马库什组)的至少一个要素。例如，关于一组元件的短语“至少之一”可以在本文中用于表示以下的选择：所列出的要素之一，所列出的要素中的多个要素，多个单独列出的要素，或多个重复列出的元件。

根据多个不同的实施方案，半导体区域可以包括多种不同类型的半导体材料或由其形成，包括：第iv族半导体(例如硅或锗)，化合物半导体(例如第iii-v族化合物半导体(例如砷化镓))或其他类型；包括：例如第iii族半导体，第v族半导体或聚合物。在一个实施方案中，半导体区域由硅(掺杂或未掺杂)制成，在可替选的实施方案中，半导体区域是绝缘体上硅(soi)晶片。作为替选，任意其他合适的半导体材料可以用于半导体区域，例如半导体化合物材料(例如磷化镓(gap)、磷化铟(inp))，以及任意合适的三元半导体化合物材料或四元半导体化合物材料，例如，砷化铟镓(ingaas)。

根据多个不同的实施方案，可以对半导体区域进行加工以在半导体区域之中或之上这二者中至少之一处形成一个或更多个半导体芯片。半导体芯片可以包括有源芯片区。有源芯片区可以布置在半导体区域的一部分中，并且可以包括一个或多个半导体电路元件(例如，晶体管、电阻器、电容器、二极管等)。一个或多个半导体电路元件可以被配置为执行计算或存储操作。可替选地或另外地，一个或多个半导体电路元件可以被配置为执行开关或整流操作，例如，在电力电子设备中。

根据多个不同的实施方案，可以通过从半导体区域的切口(kerf)区域移除材料(也称为切断(dicing)或切割(cutting)半导体区域)来从半导体区域中分割(singulate)半导体芯片。例如，可以通过划线和断裂、切割、刀片切割或机械锯切(例如，使用切割锯)来处理从半导体区域的切口区域移除材料。在分割半导体芯片之后，可以例如通过模制材料使其电接触和封装至芯片载体(也称为芯片壳体)，然后其可以适用于电子设备。例如，半导体芯片可以通过导线接合至芯片载体，并且芯片载体可以被焊接在印刷电路板上。

根据多个不同的实施方案，可以增加半导体区域从激光束吸收的能量，例如，在激光热退火(lta)期间。这可以用于增加半导体区域的熔融深度(示例性地描述熔融的部分的厚度)。可替选地或另外地，可在半导体区域内以非熔融模式增加温度预算(示例性地，无熔融材料的半导体区域)。

根据多个不同的实施方案，在lta期间，可分别通过增加激光的能量(例如激光束能量)来增加熔融深度或温度预算。可替选地或另外地(为了增加能量)，可以在半导体区域上形成层，其增加减反射性能(例如，减反射层)或吸收性能(例如，吸收层)中至少之一。

根据多个不同的实施方案，可以提供半导体区域的结构化的表面。半导体区域的结构化表面可以通过减少激光中被反射的部分来增加激光(例如，以激光束的形式)的吸收。关于半导体区域的结构化的表面的能量(激光的能量)利用(示例性地，转移的能量分数)可以大于关于半导体区域的平坦表面的能量利用。转移至半导体区域的能量可以用于熔融半导体区域的一部分。

根据多个不同的实施方案，为了增加激光的吸收可以例如选择性地对半导体区域的表面进行结构化。半导体区域的结构化表面可以经由激光在结构化表面之中或之上这二者中至少之一处的多重反射来增加(或最大化)激光的吸收。形成结构化的表面可以通过本文所述的多种不同的方法提供。

根据多个不同的实施方案，激光吸收的增加会导致经由半导体区域的结构化的表面到达半导体区域的能量转移增加。激光吸收的增加(或者向半导体区域的能量转移)可以(分别地)导致半导体区域的结构化的表面的平坦化。半导体区域的结构化的表面平坦化可以(分别地)提供激光吸收增加(或能量转移)的间接证据。结构化的表面平坦化可以例如分别在熔融深度大于半导体区域的结构化的表面的粗糙度或最大高度差时发生。

根据多个不同的实施方案，半导体区域的结构化的表面(例如，包括无规棱锥)可用在半导体加工(例如，形成半导体结构的半导体加工)中以用于改善半导体加工(可以包括lta)。

根据多个不同的实施方案的结构化过程，例如在lta之前，可以通过多种不同类型的结构和/或化学分析来确认。例如，通过利用例如扩展电阻分布(srp)或电化学电容电压分布中至少之一来分析掺杂剂的深度分布，可以获得半导体区域中的掺杂剂的化学浓度或空间分布(沿着深度方向)。由根据多个不同的实施方案的结构化的表面导致的例如lta之后的深度分布可以不同于由平坦的表面导致的相应的深度分布。可替选地或另外地，通过例如使用半导体区域的抛光截面分析或逐层移除分析中至少之一来分析半导体区域的结构和形状，可以确认根据多个不同的实施方案的结构化的表面的用途。即使半导体区域的被加热部分熔融，也可以保持可以获得的结构化的表面的平坦化副本。

图1a、图1b和图1c以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件。

根据多个不同的实施方案，该方法可以包括在100a中对半导体区域102进行结构化以形成半导体区域102的结构化的表面104，以降低半导体区域102的反射率。

半导体区域102可以包括例如半导体晶片(例如，硅晶片)的晶片(也称为衬底)或由其形成。

降低半导体区域102的反射率可以增加半导体区域102的吸收。换言之，可以通过对半导体区域102进行结构化增加吸收系数，相应地可以通过对半导体区域102进行结构化来减小反射系数。吸收系数可以描述入射的电磁辐射的被半导体区域102吸收(例如，通过将电磁辐射转换成热能)的分数。反射系数可以描述入射电磁辐射的被半导体区域102反射(包括再发射)的分数。

根据多个不同的实施方案，该方法可以包括在100b中，在半导体区域102中布置106掺杂剂108。在半导体区域102中布置掺杂剂可以包括在半导体区域102中形成大于约10¹⁵原子每立方厘米(原子/cm3)掺杂剂(换言之，掺杂剂的原子)浓度，例如，大于约10¹⁶原子/cm3，例如，大于约10¹⁷原子/cm3，例如，大于约10¹⁸原子/cm3，例如，大于约10¹⁹原子/cm3，例如，大于约10²⁰原子/cm3，例如，大于约10²¹原子/cm3或者更高(例如，基本上等于掺杂剂在半导体区域102中的溶解度)，例如，在从10¹⁶原子/cm3至10²²原子/cm3的范围内，例如在从10¹⁶原子/cm3至10¹⁸原子/cm³的范围内。

在半导体区域102中布置掺杂剂可以包括在100b中例如通过离子束注入将掺杂剂108转移至半导体区域102中。换言之，可以通过离子束注入将掺杂剂注入到半导体区域102中。为了注入掺杂剂108，可以用包括掺杂剂108的离子的离子束106辐照半导体区域102，(例如，半导体区域102的结构化的表面104)。可替选地或另外地，掺杂剂108可以由包括掺杂剂108的气体106(也称为掺杂剂源气体)提供，其中掺杂剂108从气体释放并扩散到半导体区域102中。

可替选地或另外地，可以经由掺杂剂源层(见图3a)提供掺杂剂。

通过在半导体区域102中布置106掺杂剂108，可以形成包括半导体区域102的掺杂剂和材料的层108l(也称为掺杂剂层108l)。掺杂剂层108l可以形成在半导体区域102的表面层102s中，其中半导体区域102的表面层102s包括半导体区域102的结构化的表面104。换言之，掺杂剂层108l可以形成在半导体区域102的结构化的表面104与半导体区域102的基础区域102b之间。

根据多个不同的实施方案，掺杂剂层108l可以包括背侧集电极层或者由背侧集电极层形成。

根据多个不同的实施方案，该方法可以包括在100c中通过用电磁辐射110至少部分辐照结构化的表面104从而至少部分地活化掺杂剂108。通过辐照结构化的表面104，半导体区域102可被至少部分地加热(换言之，半导体区域102的至少一部分可以被加热)。通过活化掺杂剂108，可以提供活化的掺杂剂108a。通过活化掺杂剂108，掺杂剂108可以结合到半导体区域102中(例如，半导体区域102的晶格结构中)以提供活化的掺杂剂108a。可替选地或另外地，通过活化掺杂剂108，掺杂剂108可与半导体区域102(例如，与半导体区域102的材料)进行化学反应以提供活化的掺杂剂108a。通过活化掺杂剂108，可以改变例如掺杂剂层108l的表面层102s的电学性质中至少之一。例如，通过活化掺杂剂108可以增加表面层102s(例如掺杂剂层108l)的导电性。

根据多个不同的实施方案，在对半导体区域102加热期间，半导体区域102的温度(例如，半导体区域102的表面层102s的温度)可以增加，例如增加了一定的温差。温差可以是至少约200开尔文(k)，例如，至少约400k，例如至少约600k，例如至少约800k，例如至少约1000k，例如在从约600k至约1500k的范围内。可以在加热时间内提供温差，限定在加热时间内温差的速率(也被称为加热速率)。加热速率可以大于约100开尔文每秒(k/s)，例如大于约200k/s，例如大于约300k/s，例如大于约400k/s，例如大于约1000k/s(相当于10³k/s)，例如大于约2000k/s，例如大于约5000k/s，例如大于约10⁴k/s，例如大于约10⁵k/s，例如大于约10⁶k/s，例如大于约10⁷k/s，例如大于约10⁸k/s，例如大于约10⁹k/s，例如大于约10¹⁰k/s，加热时间可以由辐照时间限定，换言之，半导体区域102的结构化的表面104被电磁辐射110辐照的时间(例如，形成指向半导体区域102的结构化的表面104的温度梯度)。辐照时间(例如每辐射脉冲)可以小于约一微秒(1μs)，例如小于约1纳秒(1ns)，例如小于约100皮秒(100ps)，例如小于约10皮秒(10ps)。

温差和加热深度(换言之，半导体区域中被加热至的深度)可以限定通过辐照半导体区域102的结构化的表面104而形成的温度梯度。温度梯度可以指向半导体区域102的结构化的表面104。温度梯度可以通过温差与加热深度之比来限定，例如至少200开尔文(k)每加热深度(d)，例如至少约400k/d，例如至少约600k/d，例如至少约800k/d，例如至少约1000k/d，例如在从约600k/d至约1500k/d的范围内。例如，温度梯度可以是至少约200开尔文每微米(k/μm)，例如至少约400k/μm，例如至少约600k/μm，例如至少约800k/μm，例如至少约1000k/μm，例如在从约600k/μm至约1500k/μm的范围内。

为了活化掺杂剂108，半导体区域102可以至少部分地(例如至少半导体区域102的表面区域102s(本文中也被称为表面层102s))被加热至半导体区域的熔融温度的至少70％的温度(例如，掺杂剂活化温度)，例如大于900℃(例如以提供混合相或玻璃相)。

根据多个不同的实施方案，半导体区域102(例如，表面层102s)的被加热例如至少所述温差的一部分的厚度112(也被称为加热深度112，例如如果熔融的话为熔融深度)大于约0.4μm，例如大于约0.5μm，例如大于约0.6μm，例如大于约0.7μm，例如大于约0.8μm，例如大于约0.9μm，例如大于约1μm，例如大于约1.5μm，例如大于约2μm。加热深度112可以是空间平均厚度。加热深度112可以大于掺杂剂层108l的厚度，例如大于注入深度(离子束进入半导体区域102的穿透深度)，所述注入深度可以通过离子束的离子的能量来限定。

加热深度112可以例如通过在加热深度112内的温差限定温度梯度(例如沿着深度方向)。

根据多个不同的实施方案，半导体区域102可以包括单晶半导体材料(也被称为半导体区域102的单晶材料)或由其形成。可替选地或另外地，半导体区域102可以包括多晶半导体材料(也被称为半导体区域102的多晶材料)或由其形成。

通过活化掺杂剂108，可以在半导体区域102内形成经掺杂的表面层102s。经掺杂的表面层102s可以包括半导体区域102的材料和被活化的掺杂剂(换言之，活化的掺杂剂)。

根据多个不同的实施方案，可以在在半导体区域102中布置掺杂剂108之前对半导体区域102的表面进行结构化，如图1a和图1b所示。可替选地或另外地，可以在在半导体区域102中布置掺杂剂108之后对半导体区域102的表面进行结构化，如图2a和图2b所示。在这种情况下，掺杂剂108可以被注入到半导体区域102中，例如形成包括掺杂剂108的埋置的掺杂剂层108l。示例性地，可以在半导体区域102中布置包括掺杂剂108的埋置的掺杂剂层108l，如图2a和图2d所示。

图2a、图2b、图2c和图2d分别以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件。

根据多个不同的实施方案，该方法可以包括在200a中，在半导体区域102中布置106掺杂剂108。在200a中布置106掺杂剂108可以被配置为与在100b中布置106掺杂剂108类似。

通过在半导体区域102中布置106掺杂剂108，可以形成包括半导体区域102的材料和掺杂剂的掺杂剂层108l(也被称为经掺杂的表面层)。掺杂剂层108l可以形成在半导体区域102的表面层102s中，其中半导体区域102的表面层102s包括半导体区域102的非结构化的表面204(例如，平坦表面204)。换言之，掺杂剂层108l可以形成在半导体区域102的非结构化的表面204与半导体区域102的基础区域102b之间。

根据多个不同的实施方案，该方法包括在200b中，对半导体区域102进行结构化以形成半导体区域102的结构化的表面104用于降低半导体区域102的反射率。在200b中对半导体区域102进行结构化可以配置为与在100a中对半导体区域102进行结构化类似。

形成半导体区域102的结构化的表面104可以包括对半导体区域102的非结构化的表面204进行加工。对半导体区域102进行结构化可以包括对掺杂剂层108l进行结构化以形成掺杂剂层108l的结构化的表面104。

根据多个不同的实施方案，该方法可以包括在200c中，通过用电磁辐射110至少部分辐照结构化的表面104从而至少部分地加热半导体区域102从而至少部分地活化掺杂剂108。换言之，可以提供活化的掺杂剂108a。在200c中，活化掺杂剂108可以配置为与在100c中活化掺杂剂108类似。半导体区域102可以至少部分地被加热意思是半导体区域102的至少表面层102s可以被加热。表面层102s可以任选地被分割。例如，表面层102s可以包括多个区段，其被加热至大于在区段之间的温度的温度。因此，可以使用露出表面层102s的多个区段的掩模1802。

根据多个不同的实施方案，加热过程可以包括非平衡加热过程(non-equilibriumheatingprocess)和非热的加热过程(non-thermalheatingprocess)中至少之一或由其形成。非热的加热过程可以包括通过电磁辐射源形成电磁辐射，其中电磁辐射的波长与电磁辐射源的温度不相关。例如，电磁辐射的波长可以通过电磁辐射源的材料(例如，光学活性材料)、电磁辐射源的谐振器和提供至电磁辐射源的能量中至少之一来限定。例如，电磁辐射源可以包括非热的电磁辐射源或由其形成。

根据多个不同的实施方案，电磁辐射源可以包括光学谐振器或者由其形成，例如在激光源的情况下。在这种情况下，电磁辐射可以包括激光辐射、偏振辐射、脉冲辐射和/或相干辐射或者由其形成。脉冲辐射可以包括至少一个电磁辐射脉冲(一个或更多个电磁辐射脉冲)。

非平衡加热过程可以包括在半导体区域102中形成温度梯度。例如，平衡加热过程可需要炉。示例性地，在非平衡加热过程中，在加热期间基本上不达到热平衡。例如，在非平衡加热过程中，半导体区域102的结构化的表面104可以吸收比其辐射的量更大量的电磁辐射，例如半导体区域102的结构化的表面104可以吸收至少为其发射量的两倍的电磁辐射，例如至少为其发射量的五倍的电磁辐射，例如至少为其发射量的十倍的电磁辐射，例如至少为其发射量的百倍的电磁辐射。可替选地或另外地，在非平衡加热过程中，在电磁辐射被切换或中断(例如在电磁辐射的脉冲之间)之后，由电磁辐射诱导的热能可以进一步传播(例如达到比加热深度更深的区域)。例如，非平衡加热过程可以包括或可以通过基本上仅加热半导体区域102的结构化的表面104来实现。如本文所使用的，加热表面可以理解为将热能传递(例如经由电磁辐射)到表面中和/或通过表面(进入与表面相邻的区域，也被称为表面区域)。热能可以至少被形成表面区域102s的材料吸收。例如，对表面进行加热可以包括通过电磁辐射对表面进行辐照，其中电磁辐射可以被表面和与表面相邻的区域吸收。在这方面，“与表面相邻的区域”或“表面区域102s”可以指达到高达20μm的深度的区域，例如高达15μm，例如高达10μm，例如高达5μm，例如高达3μm，例如高达2μm。

根据多个不同的实施方案，电磁辐射可以包括至少一个离散波长(一个或更多个离散波长，例如两个，三个，四个，五个；多于五个，例如十个或多于十个离散波长)。具有离散波长的辐射可以被理解为在离散波长处具有单独的(distinct)(例如线形的)辐射强度峰的辐射。辐射强度峰可以被加宽，从而限定离散波长附近的波长范围(例如，宽度)。辐射强度峰可以具有小于离散波长(的值)的约25％的宽度(例如，半高全宽(fwhm))，例如小于离散波长的约10％，例如小于离散波长的约5％，例如小于离散波长的约2.5％，例如小于离散波长的约1％。例如，具有小于峰位置的约25％(例如10％，5％或1％)和/或小于约10nm(例如5nm，1nm，0.5nm或0.1nm)的fwhm的辐射强度峰可以被理解为离散波长。如果电磁辐射包括多于一个离散波长(例如多于一个辐射强度峰)，则任选地至少两个相邻的离散波长可以部分交叠。例如，如果两个辐射强度峰之间的辐射强度下降到小于两个相邻辐射强度峰中具有较低的最大辐射强度的辐射强度峰的最大辐射强度的约50％(例如25％，10％，5％或1％)，则电磁辐射的两个相邻辐射强度峰可被认为是离散波长。可替选地或另外地，如果两个相邻辐射强度峰之间(例如，在它们的峰位置之间)的距离大于两个相邻辐射强度峰中具有较大宽度的辐射强度峰的宽度(例如fwhm)(例如大于宽度的200％，例如大于宽度的500％)，则电磁辐射的两个相邻辐射强度峰可被认为是离散波长。

根据多个不同的实施方案，用于辐照半导体区域102的结构化的表面104的电磁辐射可以包括或可以是如下电磁辐射范围(也称为吸收范围)内的电磁辐射(例如具有至少一个离散波长)，其中通过对半导体区域102结构化使得半导体区域102的反射率减少了至少约0.1的值，例如至少约0.2，例如至少约0.3，例如至少约0.4，例如至少约0.5。换言之，结构化可以限定吸收范围(例如，限定电磁辐射、波长范围、能量范围和频率范围中至少之一)，其中对半导体区域102进行结构化使半导体区域102的反射率降低了至少所述值。

根据多个不同的实施方案，电磁辐射的能量可主要由表面层(换言之，加热深度内)吸收，例如，大于约50％(例如大于约75％，例如大于约80％，例如大于约90％)的电磁辐射可以被表面层吸收。

根据多个不同的实施方案，对半导体区域102的结构化的表面104进行辐照可以包括或实现对结构化的表面104的多个突起和多个凹陷中至少之一(换言之，多个突起和/或多个凹陷)进行加热。

如图2d所示，在形成半导体区域102的结构化的表面104之后，掺杂剂层108l可以(例如至少部分地)被半导体区域102的(例如未掺杂的)材料覆盖。例如，掺杂剂层108l可以在形成半导体区域102的结构化的表面104之后至少部分地被埋置。可替选地，如图2b所示，形成半导体区域102的结构化的表面104可以去除更多的材料，例如，从而至少部分地露出埋置的掺杂剂层108l。例如，埋置的掺杂剂层108l可以通过结构化工艺(形成半导体区域102的结构化的表面104)至少部分地(部分地或完全地)露出。

图3a和图3b分别以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件。

根据多个不同的实施方案，在半导体区域102上方布置掺杂剂可以包括在300a中在半导体区域102上方形成掺杂剂源层302，例如在半导体区域102的非结构化表面204上方或在半导体区域102的结构化的表面104上方。掺杂剂源层302可利用物理气相沉积、化学气相沉积或流体沉积(例如旋涂)中至少之一形成。可替选地或另外地，掺杂剂源层302可包括掺杂氧化层或由掺杂氧化层形成。

掺杂剂源层302可以包括掺杂剂108，例如，布置在掺杂剂源层102的基质材料中或作为掺杂剂源层102的基质材料的一部分中至少之一，例如化学键合在基质材料中。可以通过在半导体区域102上方沉积基质材料来形成掺杂剂源层302，例如，在半导体区域102的非结构化表面204上方或在半导体区域102的结构化的表面104上方。

根据多个不同的实施方案，在半导体区域102中布置掺杂剂可以包括在300b中将掺杂剂108例如从掺杂剂源层302转移到半导体区域102中。掺杂剂源层302(例如，基质材料)可以被配置为例如通过对掺杂剂源层302进行加热来提供掺杂剂108。掺杂剂源层302可以通过用电磁辐射110辐照或回火中至少之一来加热。由掺杂剂源层302提供的掺杂剂108可以迁移(例如通过化学反应和/或扩散)到半导体区域102中，例如，形成掺杂剂层108l(参见图3b和图3c)。

根据多个不同的实施方案，通过用电磁辐射110对掺杂剂源层102进行辐照，可同时活化掺杂剂。换言之，在将掺杂剂108转移到半导体区域102中期间，可至少部分地活化掺杂剂108。

图3c以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件。

根据多个不同的实施方案，该方法可以包括在300c中在加热半导体区域102期间使半导体区域102的结构化的表面104平坦化。例如，在掺杂剂108的活化期间，可以使结构化的表面104平坦化。使结构化的表面104平坦化可以提供包括圆化突起304r(或相应的圆化凹陷)的结构化表面304(也称为第二结构化表面304，例如变形表面304)，例如具有结节状(nodular)突起304r的不规则表面304。换言之，通过使结构化的表面104(也称为第一结构化的表面104)平坦化，可以降低半导体区域102的粗糙度。第二结构化表面304可以包括结节状结构。

圆化突起304r(或相应的圆化凹陷)可以示例性地被理解为不具有边或角中至少之一。圆化突起304r(或相应的圆化凹陷)可以包括具有如下曲率半径的曲率：大于圆化突起304r的高度、圆化突起304r的宽度、半导体区域102的结构化表面304的粗糙度(例如均方根)以及半导体区域102的结构化表面304的相应最大高度差102中至少之一的约10％(例如大于约25％，例如大于约50％，例如大于约75％)。

为了平坦化，半导体区域102(例如，半导体区域102的表面区域102s)可以至少部分地(换言之部分地(例如局部地)或完全地)熔融。例如，在活化掺杂剂期间，半导体区域102的表面区域102s可以部分为熔融相并且部分为固相(混合相)。可替选地或另外地，半导体区域102可以至少部分为玻璃相(例如在固相和熔融相之间)。玻璃相可以具有大于半导体区域102的熔融相的粘度。

玻璃相或熔融相的半导体区域102(例如其材料)的透明度(透射系数)可以大于固相的半导体区域102的透明度。换言之，可以使半导体区域102至少部分熔融以增加电磁辐射的穿透深度。

为了平坦化，半导体区域102可以至少部分地(例如，半导体区域102的至少表面区域102s)被加热至等于或大于半导体区域102的熔融温度的温度，例如，大于1200℃(例如，以提供到玻璃相或熔融相中至少之一的转变)。可提供所述温度可以提供大于加热时间的时间。

根据多个不同的实施方案，对半导体区域102进行加热可以限定大于半导体区域102的熔融温度的70％的温度峰值(例如，在加热时间结束时的最大温度)，例如，大于900℃，例如大于半导体区域102的熔融温度。

根据多个不同的实施方案，增加电磁辐射110(例如包括激光)的吸收，换言之，增加吸收系数，可以导致经由半导体区域102的结构化的表面104转移至(从电磁辐射)半导体区域102的能量增加。增加电磁辐射的吸收(或相应的能量转移)可导致使半导体区域102的第一结构化的表面104平坦化，这是例如由于在加热半导体区域102的第一结构化的表面104期间的较高温度峰值。半导体区域102的第一结构化的表面104平坦化可以提供激光吸收(或相应的能量转移)增加的间接证据。如果熔融深度大于半导体区域的结构化的表面的粗糙度，则可发生半导体区域102的第一结构化的表面104的平坦化。熔融深度可以描述半导体区域102(例如，半导体区域102的表面区域102s)的温度等于或大于半导体区域102的熔融温度的范围(extension)。

根据多个不同的实施方案，半导体器件可以包括半导体区域102，半导体区域102包括第二结构化表面304和活化的掺杂剂108a。活化的掺杂剂108a可以邻近半导体区域102的结构化表面304布置。例如，活化的掺杂剂108a可以布置在半导体区域102的表面区域102s中。第二结构化表面304可以包括多个圆化突起或由其形成。

图4a和图4b分别以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件

根据多个不同的实施方案，该方法可以包括在400a中，通过入射在半导体区域102上的电磁辐射110(入射电磁辐射110)对半导体区域102的结构化的表面104进行辐照。

反射系数可以限定被反射的电磁辐射410相对于入射的电磁辐射110的比值。电磁辐射110(例如入射的电磁辐射110)可以通过对半导体区域102进行辐照来提供。电磁辐射110可以由电磁辐射源(例如激光源)提供。

根据多个不同的实施方案，反射系数可取决于入射的电磁辐射110与结构化的表面104的宏观表面平面404(例如，平均(mean)表面平面404)之间的入射角410w(也称为主入射角410w)。宏观表面平面404可以被布置和对准，使得其包括半导体区域102的结构化的表面104的最大数量的点(或最大程度地交叉)。

根据多个不同的实施方案，入射电磁辐射110可以沿基本上垂直于宏观表面平面404的方向。换言之，入射角110w可以在从约80°到约100°的范围内，例如，约90°。换言之，入射电磁辐射110可以基本上平行于结构化的表面104的宏观表面法线404n。结构化的表面104的宏观表面法线404n可以垂直于结构化的表面104的宏观表面平面404。

如果入射电磁辐射110沿基本上垂直于宏观表面平面404的方向，则反射系数可以最小化。反射系数可以取决于入射角、电磁辐射的波长和半导体区域102的材料。可替选地或另外地，反射系数可以取决于电磁辐射110的偏振。

由根据多个不同的实施方案的半导体区域102的结构化的表面104提供的反射系数也可以被称为总有效反射系数。由半导体区域102的平坦表面提供的反射系数也可以被称为参考反射系数。

总有效反射系数可以小于参考反射系数，例如小于约0.59(换言之，小于入射电磁辐射110的59％可以被反射)，例如小于约0.55，例如小于约0.5，例如小于约0.45，例如小于约0.4，例如小于约0.35，例如在约0.2至约0.5的范围内。

根据多个不同的实施方案，结构化的表面104可以包括多个突起412，或者由多个突起412形成，例如如图4b所示的锥形突起412。例如，多个突起412的每个突起可以是小面化的，例如，包括至少两个小面104a、104b，例如三个或更多个，例如，四个或多于四个小面104a、104b。在多个突起412之间，可以形成根据多个突起412而成形的多个凹陷。

半导体区域102的结构化的表面104可以包括相对于结构化的表面104的宏观表面法线404n倾斜的至少一个部分104a、104b(例如，包括侧壁104a、104b或由其形成)。侧壁104a、104b可以是多个突起412的突起的侧壁或者是相邻于突起的相应的多个凹陷的凹陷的侧壁。例如，多个突起412中的每个突起可以包括相对于结构化的表面104的宏观表面法线404n倾斜的至少一个部分104a、104b。

根据多个不同的实施方案，反射系数可取决于在入射电磁辐射110与半导体区域102的结构化的表面104(参见图4b，例如结构化的表面104的第一部分104a)之间的入射角110w(也称为第一有效入射角110w)。

如详细视图400b所示，半导体区域102的结构化的表面104可在400b中提供小于主入射角410w的有效入射角110w，例如小于约80°，例如小于约70°，例如小于约60°，例如小于约50°，例如小于约40°，例如约35.3°。

半导体区域102的结构化的表面104可以被配置为提供入射电磁辐射110的多重反射，如下所述。多重反射可以包括至少两重反射(第一反射和第二反射)。

入射电磁辐射110的第一部分110a(也称为第一反射电磁辐射110a)可以在结构化的表面104的第一部分104a(例如第一小面)处被反射(第一反射)。入射电磁辐射110的第二部分(例如，剩下的入射电磁辐射110)可以被引导至半导体区域102中以被半导体区域102吸收(用于将其能量转移至半导体区域102)。

第一有效入射角110w可以小于主入射角410w。因此，第一反射电磁辐射110a可以沿朝向结构化的表面104的第二部分104b(例如第二小面)的方向(辐射)。第一反射电磁辐射110a的第一部分410(也称为第二反射电磁辐射410)可以在结构化的表面104的第二部分104b处被反射(第二反射)。第一反射电磁辐射110a的第二部分(例如，剩余的第一反射电磁辐射110a)可以被引导至半导体区域102中以被半导体区域102吸收(用于将其能量转移至半导体区域102)。第二反射的反射系数(也称为第二反射系数)可以取决于第二反射电磁辐射410与结构化的表面104的第二部分104b之间的入射角120w(也称为第二有效入射角110w)。

第二反射电磁辐射410可以被引导远离半导体区域102，如图4b所示。可替选地，半导体区域102的结构化的表面104可以被配置为使得第二反射电磁辐射410可以被引导至结构化的表面104的另一部分。换言之，多重反射可以包括多于两重反射。

根据多个不同的实施方案，结构化的表面104的第一部分104a(也称为第一表面部分104a)与宏观表面平面404之间的第一结构角104w可以限定第一有效角110w。根据多个不同的实施方案，结构化的表面104的第二部分104b(也称为第二表面部分104b)与宏观表面平面404之间的第二结构角124w可以限定第二有效角120w。根据多个不同的实施方案，第一结构角104w和第二结构角124w可以彼此相差小于约30°，例如小于约20°，例如小于约10°，例如小于约5°，例如约0°(换言之，它们可以相等)。

根据多个不同的实施方案，反射系数和与其相关的入射角之间的相关性可取决于半导体区域102的材料和电磁辐射的波长。例如，反射系数可以随着有效入射角的减小而减小。

第一反射的反射系数(第一有效反射系数)可以基本上是半导体区域102的参考反射系数(例如，在围绕参考反射系数的10％的范围内)，例如，可以是0.57。第二反射的反射系数(第二有效反射系数)可以基本上是半导体区域102的参考反射系数(例如，在围绕参考反射系数的10％的范围内)，例如，可以是0.59。

总有效反射系数可以通过多重反射的所有有效反射系数(换言之，与多重反射的反射相关的每个有效反射系数)的叠加来限定。如果多重反射包括两重反射，如图4b所示，则总有效反射系数可以通过第一有效反射系数和第二有效反射系数的叠加来定义。例如，总有效反射系数可以小于参考反射系数，例如，小于参考反射系数的约90％，例如，小于参考反射系数的约80％，例如，小于参考反射系数的约70％，例如，小于参考反射系数的约60％，例如，小于参考反射系数的约50％，例如，小于参考反射系数的约40％，例如，小于参考反射系数的约30％。

示例性地，在结构化的表面104的一部分处反射的电磁辐射可以被引导到结构化的表面104的至少一个另外部分，使得电磁辐射的至少一个另外部分可以被结构化的表面104的所述至少一个另外部分吸收。例如，电磁辐射可以在半导体区域102内或外部中至少之一处被反射。例如，电磁辐射的至少一部分可以被传输到结构化的表面104的突起中并被突起的至少一个另外部分反射。

与此相反，减反射涂层基于相长干涉(在朝向半导体区域102的结构化的表面104的方向上)和相消干涉(在远离半导体区域102的结构化的表面104的方向上，换言之，在反射电磁辐射410的方向上)。任选地，可以在半导体区域102的结构化的表面104上方形成减反射涂层(也称为减反射层)(参见图19b)。

图5a在示意图500a中示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件的反射特性。示意图500a示出了在反射系数501和电磁辐射的能量503(以电子伏ev为单位)(例如对于基本上等于90°的主入射角)之间的反射特性502、504、506。

示意图500a示出了参考反射系数的反射特性502和反射特性504，换言之，参考反射系数与电磁辐射的能量503之间的相关性。反射特性502表示根据理论期望的参考反射系数501，并且反射特性504表示根据(例如，在半导体区域102的平坦表面处)测量的参考反射系数501。

示意图500a示出了关于总有效反射系数的反射特性506。反射特性506表示关于根据多个不同的实施方案的半导体区域102的结构化的表面104的反射系数501，其中在图500b中提供了详细视图。

根据多个不同的实施方案，电磁辐射可以包括从紫外辐射到红外辐射的范围内的辐射或者由其形成。例如，电磁辐射可以包括在约0.1ev(对应于约12400nm的波长，例如在中红外辐射中)至约12.4ev(对应于约100nm的波长，例如在真空紫外辐射中)的范围内的辐射，例如在约1ev(对应于约1240nm的波长，例如在近红外辐射中)至约7ev(对应于约180nm的波长，例如在真空紫外辐射中)的范围内，例如在约2ev(对应于约620nm的波长，例如在红色可见光辐射中)至约6ev(对应于约205nm的波长，例如在深紫外辐射中)的范围内，例如在约3ev(对应于约410nm的波长，例如在紫外可见辐射中)至约5ev(对应于约250nm的波长，例如在深紫外辐射中)的范围内，例如约4ev(对应于约308nm的波长，例如在中紫外辐射中)。根据多个不同的实施方案，辐射的波长可以在半导体区域102的反射率已经通过对半导体区域102进行结构化而得以减小的波长范围内。该波长范围在本文中也可以被称为“吸收范围”。

根据多个不同的实施方案，例如对于在从约3ev(对应于约415nm)至约7ev的范围(例如吸收范围)内(例如在约3.5ev(对应于约350nm)至约5ev(对应于约250nm)的范围内)的电磁辐射，半导体区域102的结构化的表面104的反射特性506(例如，总反射系数501)可以小于约0.5，例如小于约0.45，例如小于约0.4。电磁辐射可以沿着结构化的表面104的宏观表面法线的方向入射。结构化的表面104的宏观表面法线可以垂直于结构化的表面104的宏观表面平面404(参见例如，图4a和图4b)。

图5b在示意图500b中示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件的反射特性。示意图500b示出了跨越电磁辐射的波长505(以纳米(nm)计)(例如，对于基本上等于90°的主入射角)的反射特性512、506。

示意图500a示出了关于参考反射系数的反射特性512和关于总有效反射系数的反射特性506(换言之，关于根据多个不同的实施方案的半导体区域102的结构化的表面104)。

根据多个不同的实施方案，电磁辐射可以包括具有在吸收范围内的波长的辐射，或者由其形成，例如在约250nm(对应于约5ev)至约350nm(对应于约3.5ev)的范围内，例如在约300nm(对应于约4.1ev)至约320nm(对应于约3.88ev)的范围内，例如在约500nm(对应于约2.5ev)至约600nm(对应于约2ev)的范围内，例如包括绿光(例如，绿色激光)或由绿光形成。

较大的波长可以增加电磁辐射的穿透深度，其可以增加加热深度。可替选地或另外地，可以提供较大的波长以增加转移的能量，因为能量被分配至较大的加热深度。

图6a和图6b分别以示意性顶视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体区域102的结构化的表面。图6a示出了第一结构化的表面104(换言之，在活化掺杂剂之前)和图6b示出了第二结构化的表面304(换言之，在活化掺杂剂之后)。

在视图605a中和在视图605a的2倍放大的视图610a中示出了在活化掺杂剂之前(例如在用电磁辐射辐照之前)半导体区域102的第一结构化的表面104。在活化掺杂剂之前，可观察到结构化的表面104的锐利轮廓。

在视图605b中和在视图605b的2倍放大的视图610b中示出了在活化掺杂剂之后(例如，在用电磁辐射辐照之后)半导体区域102的第二结构化表面304。在活化掺杂剂之后，可观察到第二结构化表面304的圆化轮廓。根据多个不同的实施方案，锐利轮廓可以由于半导体区域102的结构化的表面104的部分熔融而变圆，例如，导致圆化突起。

图7以示意性顶视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体区域102的结构化的表面104。

在视图705、视图705的2倍放大的视图710和视图705的8倍放大的视图720中示出了在104之前和304之后活化掺杂剂(例如通过电磁辐照)的半导体区域102的结构化表面。示例性地，图7示出了在104之前和304之后活化掺杂剂的直接比较，例如在半导体区域102的(结构化后的)第一结构化的表面104与半导体区域102的(经辐照的)第二结构化表面304之间的界面处。

如可见的，半导体区域102的第一结构化的表面104的反射率低于半导体区域102的第二结构化表面304的反射率。示例性地，结构化后的(as-structured)结构化的表面104看起来比经辐照的结构化表面304更暗。

图8以示意性顶视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体区域102的第二结构化的表面304。

根据多个不同的实施方案，半导体区域102的结构化表面304的形式和形状可以取决于电磁辐射的能量密度。能量密度可以描述施加到半导体区域102的结构化的表面104的每单位面积的能量。电磁辐射可以被配置为提供在半导体区域102的结构化的表面104处的能量密度。例如，能量密度可以通过以下中至少之一来配置：准直电磁辐射，聚焦电磁辐射，用电磁辐射多次辐照(例如通过多于一个脉冲)。

根据多个不同的实施方案，在半导体区域102的结构化的表面104处提供的能量密度可以大于可以至少物理地或化学地改变半导体区域102(或其材料)的临界能量密度。临界能量密度可以由半导体区域102或掺杂剂中至少之一限定。

根据多个不同的实施方案，在半导体区域102的结构化的表面104处提供的能量密度可以在约2焦耳/平方厘米(j/cm²)至约50j/cm²的范围内，例如在约3j/cm²至约30j/cm²的范围内，例如在约3.5j/cm²至约20j/cm²的范围内。

在视图801中、在视图801的2倍放大的视图803和在视图801的5倍放大的视图805中示出了关于用第一能量密度802、第二能量密度804和第三能量密度806对结构化的表面104进行辐照的半导体区域102的第二结构化表面304。

第一能量密度802可以大于约0.5j/cm²，例如大于约1j/cm²，例如大于约2j/cm²，和/或在从约0.5j/cm²至约10j/cm²的范围内，例如在从约1j/cm²至约8j/cm²的范围内，例在从约3.5j/cm²至约4j/cm²的范围内，例如约3.8j/cm²。例如，可以通过具有第一能量密度802的电磁辐射(例如激光)的一个脉冲提供第一能量密度802。电磁辐射的一个脉冲可以限定第一辐照时间。

第二能量密度804可以大于第一能量密度802(例如多于或等于约两倍)，例如大于约1j/cm²，例如大于约2j/cm²，例如大于约4j/cm²，和/或在从约2j/cm²至约20j/cm²的范围内，例如在从约4j/cm²至约15j/cm²的范围内，例如在从约7j/cm²至约8j/cm²的范围内，例如约7.6j/cm²。例如，第二能量密度804可以通过两个电磁辐射脉冲(例如两个激光脉冲)提供，每个具有第一能量密度802或第一辐照时间中至少之一。可替选地，第二能量密度804可以通过具有第一辐照时间和两倍的第一能量密度802或者具有第一能量密度802和两倍的第一辐照时间的电磁辐射的一个脉冲提供。

第三能量密度806可以大于(例如大于或等于约两倍)第一能量密度802和/或第二能量密度804，例如大于约2j/cm²，例如大于约4j/cm²，例如大于约8j/cm²，和/或在从约4j/cm²至约50j/cm²的范围内，例如在从约8j/cm²至约25j/cm²的范围内，例如在从约10j/cm²至约20j/cm²的范围内，例如在从约14j/cm²至约16j/cm²的范围内，例如约15.2j/cm²。例如，第三能量密度806可以通过均具有第一能量密度802的四个电磁辐射脉冲(例如四个激光脉冲)提供。可替选地，第三能量密度806可以通过具有第一辐照时间和四倍的第一能量密度802或者具有第一能量密度802和四倍的第一辐照时间的一个电磁辐射脉冲提供。

根据多个不同的实施方案，可以使用每脉冲的其他元组的辐照时间和能量密度来提供指定的能量密度，例如包括多个脉冲。

根据多个不同的实施方案，活化掺杂剂可以包括使半导体区域102至少部分地再结晶，例如半导体区域102的结构化的表面104。例如，如果半导体区域102包括多晶材料或由其形成，则该多晶材料可以部分地再结晶，例如，在活化掺杂剂期间多晶材料的晶体尺寸会增加。可替选地或另外地，如果半导体区域102包括缺陷(例如，来自离子注入)，则通过再结晶缺陷会减少，例如在其尺寸方面或在量的方面。

根据多个不同的实施方案，在活化掺杂剂期间，半导体区域102(例如半导体区域102的结构化的表面104)例如通过利用第一能量密度802被至少部分地加热至小于半导体区域102(例如结构化的表面104的材料)的熔融温度的温度，例如小于半导体区域102(例如结构化的表面104的材料)的再结晶温度。结构化的表面104的材料可以等于半导体区域102的材料。

根据多个不同的实施方案，在活化掺杂剂期间，半导体区域102(例如半导体区域102的结构化的表面104)被至少部分地加热至小于半导体区域102(例如结构化的表面104的材料)的熔融温度的温度，例如大于半导体区域102(例如结构化的表面104的材料)的再结晶温度，例如大于半导体区域的熔融温度的70％，例如大于900℃(例如，通过利用第二能量密度804)。

根据多个不同的实施方案，在活化掺杂剂期间，半导体区域102(例如半导体区域102的结构化的表面104)可以例如利用第三能量密度806被至少部分地加热至大于半导体区域102(例如结构化的表面104的材料)的熔融温度的温度。

图9a和图9b分别以示意性分析图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化的表面。

在第一示意性分析图900a中，示出了关于半导体区域102的第一结构化的表面104(换言之，在活化掺杂剂之前)的第一形貌分析900t和第一剖面分析900p。

在第二示意性分析图900b中，示出了关于半导体区域102的第二结构化的表面304(换言之，在活化掺杂剂之后)的第二形貌分析910t和第二剖面分析910p。

第一形貌分析900t的第一高度刻度902可以大于第二形貌分析910t的第二高度刻度904。第一形貌分析900t的第一高度刻度902可以在从约5nm至约5.5μm的范围内，例如约5.3μm。第二形貌分析910t的第二高度刻度904可以在从约4.5μm至约5μm的范围内，例如约4.6μm。

第一形貌分析900t的第一方向901的第一最大高度差902x(例如，具有约150μm的长度的线性路径)，或第一形貌分析900t的第二方向903的第二最大高度差902y(例如，具有约150μm的长度的线性路径)中的至少之一可以大于第二形貌分析910t的第一方向911的第一最大高度差904x(例如，具有约150μm的长度的线性路径)或关于第二形貌分析910t的第二方向913的第二最大高度差904y(例如，具有约150μm的长度的线性路径)中至少之一。

第一形貌分析900t(换言之，在活化掺杂剂之前)的最大高度差902x、902y可以大于第二形貌分析910t(换言之，在活化掺杂剂之后)的最大高度差904x、904y。第一形貌分析900t的最大高度差902x、902y可以大于约3μm，例如在从约3μm至约5μm的范围内。第二形貌分析910t的最大高度差904x、904y可以小于约3μm，例如在从约2μm至约3μm的范围内。

例如，关于第一形貌分析900t的第一方向901和/或第一形貌分析900t的第二方向903的最大高度差902x可以在从约3μm至约5μm的范围内，例如约3.4μm至约4.6μm。

例如，关于第二形貌分析910t的第一方向911和/或第二形貌分析910t的第二方向913的最大高度差904x可以在从约2μm至约3μm的范围内，例如约2.7μm或约2.5μm。

根据多个不同的实施方案，对半导体区域102进行结构化可以包括使半导体区域102粗糙化。半导体区域102的第一结构化的表面104可以包括大于约0.1μm的粗糙度(均方根)，例如大于约0.2μm，例如大于约0.3μm，例如大于约0.4μm，例如大于约0.5μm，例如大于约0.6μm，例如大于约0.7μm。例如，在对半导体区域102进行结构化期间，半导体区域102的粗糙度(均方根)可以增加多于约0.1μm，例如多于约0.2μm，例如多于约0.3μm，例如多于约0.4μm，例如多于约0.5μm，例如多于约0.6μm，例如多于约0.7μm。

例如，第一形貌分析900t的粗糙度(均方根)可以在从约0.6μm至约0.8μm的范围内。

根据多个不同的实施方案，在活化掺杂剂期间，可以使半导体区域102平坦化。半导体区域102的第二结构化的表面304可以包括小于约0.6μm的粗糙度(均方根)，例如小于约0.5μm，例如小于约0.4μm，例如小于约0.3μm，例如小于约0.2μm，例如小于约0.1μm。例如，在活化掺杂剂期间，半导体区域102的粗糙度(均方根)可以被减小多于约0.1μm，例如多于约0.2μm，例如多于约0.3μm，例如多于约0.4μm，例如多于约0.5μm，例如多于约0.6μm。

例如，第二形貌分析910t的粗糙度(均方根)可以在从约0.01μm至约6μm的范围内，例如在从约0.05μm至约3μm的范围内，例如在从约0.1μm至约0.6μm的范围内。

图10a和图10b分别以示意性分析图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化的表面。

与之前描述的第一示意性分析图900a类似，在第一示意性分析图1000a中示出了关于半导体区域102的第一结构化的表面104的第一形貌分析900t和第一剖面分析900p。与之前描述的第二示意性分析图900b类似，在第二示意性分析图900b中示出了关于半导体区域102的第二结构化的表面304的第二形貌分析910t和第二剖面分析910p。

根据多个不同的实施方案，第一形貌分析900t的第一展开的(developed)界面面积比(第一sdr)可以大于第二形貌分析910t的第二展开的界面面积比(第二sdr)。换言之，半导体区域102的第一结构化的表面104(在活化掺杂剂之前)的第一sdr可以大于半导体区域102的第二结构化的表面304(在活化掺杂剂之后)的第二sdr。

根据多个不同的实施方案，sdr(展开的界面面积比)可以表示为与具有测量区域的尺寸的理想平面(平面表面)相比，结构表面贡献的附加表面积的百分比。示例性地，sdr可以用于区域分具有相似幅度和平均粗糙度的表面。

在活化掺杂剂期间，结构化的表面104的sdr可以减少多于约1％，例如减少多于约5％，例如减少多于约10％，例如减少多于约20％。例如，第一sdr可以大于约10％，例如在从约10％至约50％的范围内，例如约25％。第二sdr可以小于约10％，例如在从约1％至约10％的范围内，例如约8％。

图11a和图11b分别以示意性分析图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化的表面。

与之前所描述的第一示意性分析图900a相似，在第一示意性分析图1100a中示出了关于半导体区域102的第一结构化的表面104的第一形貌分析900t和第一剖面分析900p。与之前描述的第二示意性分析图900b相似，在第二示意性分析图1100b中示出了关于半导体区域102的第二结构化的表面304的第二形貌分析910t和第二剖面分析910p。

根据多个不同的实施方案，在活化掺杂剂之前，第一表面部分104a与宏观表面平面404之间的第一结构角或第二表面部分104b与宏观表面平面404之间的第二结构角中至少之一(参见1100a)可以比在活化掺杂剂之后的大(参见1100b)。通常，表面部分(例如，第一表面部分104a或第二表面部分104b中至少之一)与宏观表面平面404之间的结构角(例如，第一结构角或第二结构角中至少之一)在活化掺杂剂期间会减少，例如减少大于约1°，例如大于约5°，例如大于约10°，例如大于约15°，例如大于约20°，例如在约5°至约40°的范围内。

例如，在活化掺杂剂之前第一结构角或第二结构角中至少之一可以大于约35°，例如在从约35°至约60°的范围内，例如约45°或约35°。例如，在活化掺杂剂之后，第一结构角或第二结构角中至少之一可以小于约35°，例如在从约5°至约35°的范围内，例如约23°或约34°。

图12a和图12b分别以关于第一结构化的表面104的第一示意性透视图1200a和关于第二结构化的表面304的第二示意性透视图1200b的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体区域102的结构化的表面。所示出的区域可以具有约150μm乘以约150μm的尺寸。

在活化掺杂剂之前第一高度刻度1202可以在从大约5μm到大约5.5μm的范围内，例如约5.2μm。活化掺杂剂之后第二高度刻度1204可以在约4.5μm至约5μm的范围内，例如约4.6μm。

如在比较第一示意透视图1200a和第二示意透视图1200b时可见，在活化掺杂剂期间，特征尺寸(例如，突起宽度或突起高度中至少之一)减小，提供多个圆化特征(例如，突起)，例如降低突起宽度或突起高度中至少之一。

图13a和13b分别以关于第一结构化的表面104的第一示意性透视图1300a和关于第二结构化表面304的第二示意性透视图1300b的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化表面。所示区域可以具有约150μm乘以约150μm的尺寸。黑色强度标度对应于反射的电磁辐射的量。换言之，活化掺杂剂之后反射的电磁辐射的比例可以比活化掺杂剂之前大。

图14a和图14b分别以关于第一结构化的表面104的第一示意性透视图1400a和关于第二结构化的表面304的第二示意性透视图1400b的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的结构化的表面。

在活化掺杂剂之前，第一高度刻度1402可以在从约3.5μm至约4.5μm的范围内，例如约4μm。在活化掺杂剂之后，第二高度刻度1404可以在从约5.5μm至约6μm的范围内，例如约5.9μm。

图15a以示意性透视图1500a(例如，在关于宏观表面平面404的约45°的视图方向上)以及图15b以示意性截面图1500b(例如，在平行于宏观表面平面404的视图方向上)的形式以多种不同的放大倍率示出了在根据多个不同的实施方案(在活化掺杂剂之前)的方法中根据多个不同的实施方案的第一结构化的表面104。长度刻度1502对于第一倍率1501可以具有约100μm的长度，对于第二倍率1503可以具有约20μm的长度，对于第三倍率1505可以具有约10μm的长度。

根据多个不同的实施方案，对半导体区域102(例如，其表面)进行结构化可以包括形成棱锥结构。棱锥结构可以包括多个突起412，每个突起412为棱锥(换言之，多个棱锥)的形式。例如，多个棱锥的尺寸(例如，高度或宽度中至少之一)可以例如根据所选择的结构化工艺而在半导体区域102的结构化的表面104上方变化(又称为无规棱锥)。例如，在活化掺杂剂之前的最大高度差1510可以大于约3μm，例如，在约3μm至约10μm的范围内，约5.4μm。

根据多个不同的实施方案，棱锥结构可以提供半导体区域102的结构化的表面104的高吸收系数。入射电磁辐射(例如激光)可以被多重反射。棱锥结构可以使用诸如包括碱性蚀刻剂的湿法蚀刻工艺形成。例如，棱锥结构的形状(例如，结构角)可以由蚀刻剂-半导体组合限定。例如，如果半导体区域102包括硅或由硅形成，则形成棱锥结构可以包括由蚀刻剂-硅组合提供的各向异性蚀刻。

棱锥结构可以通过各向异性蚀刻工艺形成，例如，通过使用各向异性蚀刻剂，例如将各向异性蚀刻剂施加到半导体区域102上。各向异性蚀刻剂可包括至少一种碱性蚀刻剂或由其形成，例如包括四甲基氢氧化铵(tmah)和氢氧化钾(koh)中的至少一种或由其形成。可替选地或另外地，可通过使用氢氧化钠(naoh)、氢氧化锂(lioh)和乙二胺邻苯二酚(edp)中的至少一种来提供各向异性蚀刻工艺。任选地，各向异性蚀刻工艺可以包括使用具有蚀刻剂的添加剂(例如在混合物中)、如异丙醇的湿润剂(也称为表面活性剂)、溶解的盐和诸如过氧化氢的氧化剂中的至少一种。

也可以通过使用碱性蚀刻剂和酸性蚀刻剂中的至少一种来获得其他结构化表面(例如，参见图17c)。碱性蚀刻剂可以包括上面列出的蚀刻剂之一或由其形成。酸性蚀刻剂可以包括以下蚀刻剂中的至少一种或者由其形成：氢氟酸(hf)、硝酸(hno3)、硫酸(h2so4)、磷酸(h3po4)。

根据多个不同的实施方案，多个突起412(结构化的表面104的突起412)的纵横比可以大于约0.5，例如大于约0.6，例如大于约0.7，例如大于约0.8，例如大于约0.9，例如大于约1。纵横比可以描述结构化的表面104的突起412的高度1504h(突起高度)与宽度1504w(突起宽度)之比。纵横比可以由结构角限定(例如，等于结构角的正切值的约一半)。突起412的宽度1504w可以在突起412的底部处测量，其中突起的高度可以从突起412的底部测量。纵横比可以是空间平均纵横比(例如，多个突起412的每个突起的平均)。

与图15a和图15b相似，图16a以示意性透视图1600a(例如，在关于宏观表面平面404的约45°的视图方向上)以及图16b以示意性截面图1600b(例如，在平行于宏观表面平面404的视图方向上)的形式以多种不同的放大倍数1501、1503和1505示出了在根据多个不同的实施方案的方法中(在活化掺杂剂之后)根据多个不同的实施方案的第二结构化表面304。

如图16a和图16所示，在活化掺杂剂期间，多个突起412可能平坦化。例如，在活化掺杂剂之后的最大高度差1610可以小于约3μm，例如在从约1μm至约3μm的范围内，例如约2.9μm。

根据多个不同的实施方案，在活化掺杂剂期间纵横比可减少多于约0.1，例如多于约0.2，例如多于约0.3，例如多于约0.4，例如多于约0.5，例如多于约0.6。例如，在活化掺杂剂之后半导体区域102的结构化的表面104的纵横比可以小于约0.5，例如小于约0.4，例如小于约0.3，例如小于约0.2，例如小于约0.1。

图17a以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件1700a。

在活化掺杂剂之前，可以对半导体区域102进行结构化以在半导体区域102的第二侧102b处形成半导体区域102的第一结构化的表面104以用于降低在半导体区域102的第二侧102b处半导体区域102的反射率(见图1a至图1b)。例如，第一侧102t可以是顶侧并且第二侧可以是底侧。第一结构化的表面104可以转变为第二结构化的表面304。

根据多个不同的实施方案，半导体器件1700a可以包括半导体区域102的第二结构化的表面304。半导体区域102的第二结构化的表面304可以包括圆化表面突起或由其形成(见图3c)。

半导体器件1700a可以包括布置为与第二结构化的表面304相邻(例如，与半导体区域102的第二结构化的表面304物理接触)的活化的掺杂剂108a。活化的掺杂剂108a可以布置在与第二结构化的表面304相邻(例如，与半导体区域102的第二结构化的表面304接触)的掺杂剂层108l中。

任选地，半导体器件1700a可以包括在半导体区域的第一侧102t处在半导体区域之中或之上这两者中的至少之一处形成的半导体电路元件1702(例如功率半导体电路元件1702)。例如，半导体电路元件1702可以包括电接触1704至半导体区域102的第二结构化的表面304的至少一个晶体管(换言之，一个或更多个晶体管)或者由其形成。

任选地，半导体器件1700a可以包括以电接触至半导体区域102的第二结构化的表面304的形式形成的至少一个第一接触焊盘1706(例如至少一个集电极接触焊盘1706)。换言之，所述至少一个第一接触焊盘1706可以电连接至半导体电路元件1702。可替选地或另外地，半导体器件1700a可以包括以电接触1710至半导体电路元件1702的形式形成的至少一个第二接触焊盘1708(例如，源极/漏极接触焊盘1708)。至少一个第二接触焊盘1708可以任选地包括栅极接触焊盘，例如其可以形成为与半导体区域102电绝缘。

根据多个不同的实施方案，半导体电路元件1702可以包括绝缘栅双极型晶体管或由其形成。

图17b以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件1700b。

根据多个不同的实施方案，对半导体区域102进行结构化可以包括对半导体区域102进行粗糙化或由其形成。换言之，例如，在对半导体区域102的第二侧102b进行结构化之前提供的第一表面204(例如非结构化的表面204)相比于例如在对半导体区域102的第二侧102b进行结构化之后提供的半导体区域102的第一结构化的表面104可以包括较小的粗糙度。

根据多个不同的实施方案，对半导体区域102进行结构化可以包括以下中至少之一或者由其形成：化学加工半导体区域102、电化学加工半导体区域102或机械加工半导体区域102。换言之，对半导体区域102进行结构化可以包括选自以下工艺的至少一种工艺或者由其形成：化学加工半导体区域102、电化学加工半导体区域102或机械加工半导体区域102。根据多个不同的实施方案，机械加工可以包括砂磨、研磨、锯切、喷砂、碾磨(milling)中的至少一种或由其形成。

可替选地或另外地，化学加工可以包括湿法化学蚀刻或干法化学蚀刻(例如，等离子体蚀刻)中的至少一种或由其形成，例如以下至少之一：染色蚀刻、金属辅助化学蚀刻、反应性离子蚀刻或深反应性离子蚀刻。可替选地或另外地，电化学加工可包括使用承载在半导体区域102的结构化的表面104与电极之间流动的电流的电解质。

根据多个不同的实施方案，对半导体区域102进行结构化可以包括对半导体区域102进行减薄(例如通过背面研磨)或由其形成。换言之，在对半导体区域102进行结构化期间，半导体区域102的厚度102d(例如，从第一侧102t延伸至第二侧102b)可减小，例如减小至小于约50％，例如减小至小于约25％，例如减小至小于约10％。可替选地或另外地，半导体区域102的厚度102d可以被减小至小于约500μm，例如减小至小于约250μm，例如减小至小于约100μm，例如减小至小于约50μm，例如在从约10μm至约200μm的范围内。

根据多个不同的实施方案，半导体减薄(例如，晶片减薄)可配置为以在半导体减薄结束时提供第一结构化的表面104。例如，用于半导体减薄的蚀刻剂可以被配置为提供第一结构化的表面104。可替选地或另外地，用于半导体减薄的研磨剂可以被配置为提供第一结构化的表面104。例如，用于半导体减薄的蚀刻剂或用于半导体减薄的研磨剂可以被配置为使半导体区域102粗糙化。

图17c以示意性截面图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体区域102的第一结构化的表面104。

根据多个不同的实施方案，半导体区域102的第一结构化的表面104可以包括用于增加电磁辐射(例如激光)的吸收的多种不同的结构。例如，半导体区域102的第一结构化的表面104可以包括粗糙表面(例如通过粗糙蚀刻形成)，例如见图14a和14b。可替选地或另外地，半导体区域102的结构化的表面104可以包括选自以下结构类型中的至少一种结构类型或由其形成：沟槽结构1704t、棱锥结构(参见图15a和图15b)、多孔(porous)结构1704p、针状结构1704n或孔洞(hole)结构1704h。

根据多个不同的实施方案，半导体区域102的结构化的表面104可以包括沟槽结构1704t或由上述沟槽结构1704t形成。沟槽结构1704t可以包括由多个沟槽(多个沟槽412r)形式的多个凹陷412r彼此隔开的多个突起412，或者由多个突起412形成。多个沟槽412r中的每个沟槽可以在平行于宏观表面法线404n的方向上延伸。多个沟槽412r的沟槽在平行于宏观表面法线的方向上的延伸可以大于它们之间的距离或它们的平行于宏观表面法线404n的延伸中至少之一。换言之，多个沟槽412r的沟槽可以是细长的。任选地，多个突起412的每个突起可以是锥形的。可替选地或另外地，多个突起412的每个突起可以是小面化的。可以利用蚀刻或锯切来形成多个沟槽412r。

根据多个不同的实施方案，半导体区域102的第一结构化的表面104可以包括多孔结构1704p或由多孔结构1704p形成。多孔结构1704p可以包括多个孔(pore)(示例性地，腔)形式的多个凹陷412r(也称为多个孔412r)，或者由其形成。多个孔412r中的每个孔可以穿过半导体区域102的结构化的表面104开口。任选地，多个孔412r中的至少一部分孔可以通过彼此邻接和/或通过其它孔彼此互连。多个孔412r的孔之间的距离可以小于它们平行于宏观表面法线404n的延伸或它们垂直于宏观表面法线404n的延伸中至少之一。任选地，多个孔412r中的每个孔可以是锥形的。可替选地或另外地，多个孔412r中的每个孔可以是小面化的。

根据多个不同的实施方案，半导体区域102的第一结构化的表面104可以包括针状结构1704n或由针状结构1704n形成。针状结构1704n可以包括彼此远离布置的针状物形式的多个突起412(多个针状物412)或由其形成。针状结构1704n可以包括黑硅或由其形成。针状结构1704n可以通过反应性离子蚀刻形成。多个针状物412中的每个针状物可以在垂直于宏观表面法线404n的方向上延伸。多个针状物412的针状物的延伸可以大于它们之间的距离或它们的平行于宏观表面法线404n的延伸中至少之一。换言之，多个针状物412的针状物可以是细长的。任选地，多个针状物412中的每个针状物可以是锥形的。可替选地或另外地，多个针状物412中的每个针状物可以是小面化的。

根据多个不同的实施方案，半导体区域102的第一结构化的表面104可以包括孔洞结构1704h或者由其形成。孔洞结构1704h可以包括孔洞形式的多个凹陷412r(也称为多个孔洞412r)或者由其形成。多个孔洞412r中的每个孔洞可以延伸到半导体区域102中，其中多个孔洞412r可以彼此分离。多个孔洞412r的孔洞到半导体区域102中的延伸可以大于它们平行于宏观表面法线404n的延伸或它们彼此间的距离中至少之一。任选地，多个孔洞412r中的每个孔洞可以是锥形的。可替选地或另外地，多个孔洞412r中的每个孔洞可以是小面化的。

图18a以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件1800a。

根据多个不同的实施方案，对半导体区域102进行结构化可以包括利用掩模1802。因此，掩模1802可以形成在半导体区域102上方，例如在半导体区域102的非结构化的表面204上方。可以在对半导体区域102进行结构化之前形成掩模1802。掩模1802可以包括露出半导体区域102(例如半导体区域102的非结构化的表面204)的多个开口1804。

根据多个不同的实施方案，多个开口1804的开口可以例如以周期性的(例如在二维中)图案(例如，棋盘结构)形式布置。根据多个不同的实施方案，掩模1802可以包括诸如半导体氧化物或金属氧化物的氧化物或由其形成。

使用掩模1802可以布置为在半导体区域102中形成周期性结构，例如，周期性棱锥，周期性针状物，周期性沟槽，周期性孔洞，周期性孔中至少之一。这可以在半导体区域102的第一结构化的表面104(包括周期性结构)上方提供均匀的吸收。

对半导体区域102进行结构化可以包括通过所述多个开口1804中的开口加工半导体区域102，换言之，加工半导体区域102的露出的部分。

可替选地或另外地，掩模1802可配置成形成反射特性不同的第一区域1904a和第二区域1904b(见图19c或见图5a和图5b)。

图18b以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件1800b。

根据多个不同的实施方案，对半导体区域102进行结构化可以包括利用激光源1812(激光源)对半导体区域102的结构化的表面104进行辐照或由其形成。激光源1812可以配置为提供包括光学相干的电磁辐射(例如激光)的激光束1814。

根据多个不同的实施方案，激光源1812可配置为提供脉冲激光束1814。可替选地或另外地，激光源1812可以配置为提供连续的激光束1814。

根据多个不同的实施方案，对半导体区域102的结构化的表面104进行辐照可以包括用诸如激光束1814的电磁辐射对半导体区域102的结构化的表面104进行扫描或者通过其形成。换言之，诸如激光束1814的电磁辐射可以例如根据预定的辐射图案在半导体区域102的结构化的表面104上方移动。

激光束1814可以包括在从约2j/cm²至约10j/cm²的范围内，在从约3j/cm²至约5j/cm²的范围内，例如约3.8j/cm²的能量密度(例如，每个脉冲)，或由其形成。

图18c以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件1800c。

根据多个不同的实施方案，半导体器件1800c可以包括形成在半导体区域上方(例如在半导体区域102的第二结构化表面304上方)的金属化层1822。金属化层1822可以相对于半导体区域102的第二结构化的表面304共形地形成或者交替地非共形地(inanalternativenon-conformal)形成。

根据多个不同的实施方案，金属化层1822可以包括至少一个接触焊盘或者由其形成。根据多个不同的实施方案，金属化层1822(例如至少一个接触焊盘)可以包含不透明材料或由其形成。换言之，金属化层1822(例如至少一个接触焊盘)可以是不透明的。

图19a以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件1900a。

根据多个不同的实施方案，半导体器件1900a可以包括彼此并行地电连接1904并且与半导体区域102的结构化的表面304电接触的多个半导体电路元件1702a、1702b、1702c。

任选地，半导体器件1900a可以包括在半导体区域102的第一侧102t上的第一金属化1922。多个半导体电路元件1702a、1702b、1702c中的每个半导体电路元件可以电连接1904至第一金属化1922。至少一个第二接触焊盘1708可以由第一金属化1922形成。

根据多个不同的实施方案，多个半导体电路元件1702a、1702b、1702c中的每个半导体电路元件可以包括二极管结构或晶体管结构(也被称为晶体管单元)或由其形成。

可替选地或另外地，半导体器件1900a可以包括在半导体区域102的第二侧102b上的第二金属化1822。多个半导体电路元件1702a、1702b、1702c中的每个半导体电路元件可以例如经由半导体区域102的结构化的表面304电连接1904至第二金属化1822。至少一个第一接触焊盘1706可以由第二金属化1822形成。

根据多个不同的实施方案，多个半导体电路元件1702a、1702b、1702c可以是功率半导体电路元件的一部分或者形成功率半导体电路元件。

根据多个不同的实施方案，多个半导体电路元件1702a、1702b、1702c(例如功率半导体电路元件)中的每个半导体电路元件可以包括垂直结构或者由其形成。垂直结构可以被理解为提供例如垂直于结构化的表面104的宏观表面平面404从半导体区域102的第一侧102t向半导体区域102的第二侧102b或者是从半导体区域102的第二侧102b向半导体区域102的第一侧102t流动的电流。

根据多个不同的实施方案，多个半导体电路元件1702a、1702b、1702c(例如，功率半导体电路元件)中的每个半导体电路元件可以包括至少一个栅极接触焊盘。所述至少一个栅极接触焊盘可以通过第一金属化1922中至少之一(如果存在的话)提供(例如由其形成)。

根据多个不同的实施方案，多个半导体电路元件1702a、1702b、1702c(例如，功率半导体电路元件)中的每个半导体电路元件可以包括晶体管(例如功率晶体管)或者由其形成。

图19b以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件1900b。

根据多个不同的实施方案，半导体器件1900b可以包括例如在半导体区域102中布置掺杂剂之前或者在半导体区域102中布置掺杂剂之后形成在半导体区域102的第一结构化的表面104上方的层1912(也被称为光学改性层1912)。

通常，形成在半导体区域102上方的光学改性层1912可以影响活化掺杂剂的结果。例如，在活化掺杂剂期间，光学改性层1912的原子(杂质原子)可以扩散到半导体区域102中。可替选地或另外地，光学改性层1912可在活化掺杂剂期间在半导体区域102中诱发晶体缺陷(例如，源自光学改性层1912的机械应力)。

根据多个不同的实施方案，可根据半导体区域102的结构化的表面104或掺杂剂中至少之一来配置光学改性层1912以避免杂质原子从光学改性层1912扩散到半导体区域102中(例如，引起不期望的掺杂)或者在半导体区域102中的晶体缺陷中至少之一。例如，光学改性层1912的材料可以被配置为类似于半导体区域102或掺杂剂中至少之一，使得扩散入半导体区域102的原子可以类似于(或等于)半导体区域102或掺杂剂中至少之一的原子。可替选地或另外地，结构化的表面104可被加热至小于其熔融温度的温度。由于由根据多个不同的实施方案的结构化的表面104提供的增加的加热深度，仍可将足够的能量转移至掺杂剂以活化掺杂剂而不使结构化的表面104熔融。这可避免光学改性层1912与半导体区域102的结构化的表面104混合。

为了避免机械应力对半导体区域102的影响，例如在活化掺杂剂期间，光学改性层1912可以包括层堆叠体1912s(也称为应力补偿堆叠体1912s)或由其形成，层堆叠体1912s包括由第一材料制成的至少一个第一层和由第二材料制成的至少一个第二层，例如以交替顺序，例如在两个第二层之间一个第一层，例如在两个另外的第一层之间两个第二层等。第一材料或其厚度(至少一个第一层的厚度)中至少之一可以被配置为至少部分地补偿由第二材料产生的机械应力。可替选地或另外地，第二材料或其厚度(至少一个第二层的厚度)中的至少之一可以配置为至少部分补偿由第一材料产生的机械应力。换言之，从层堆叠体1912s转移至半导体区域102的机械应力可以小于第一材料的机械应力或第二材料的机械应力中至少之一。

任选地，可以在活化掺杂剂之后去除光学改性层1912。

根据多个不同的实施方案，光学改性层1912可包括减反射涂层(例如，包括至少一个减反射层)或由其形成。减反射涂层可以被配置为降低半导体区域102的结构化的表面104(例如，半导体区域102的第一结构化的表面104)的反射率。换言之，减反射涂层的反射系数可以小于半导体区域102的反射系数。

可替选地或另外地，光学改性层1912可包括吸收涂层(例如包括至少一个吸收层)或由其形成。吸收涂层可以被配置为增加半导体区域102的结构化的表面104的吸收。换言之，吸收涂层的吸收系数可以大于半导体区域102(例如，半导体区域102的第一结构化的表面104)的吸收系数。吸收涂层可以将电磁辐射至少部分地转换成热能，例如经由半导体区域102的第一结构化的表面104将热能转移至半导体区域102。

图19c以示意性截面图或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件1900c。

根据多个不同的实施方案，对半导体区域进行结构化可以包括形成第一区域1904a和第二区域1904b。

根据多个不同的实施方案，半导体区域102的第一结构化的表面104可以包括第一区域1904a和第二区域1904b或者由其形成。在例如描述依赖波长的反射系数的反射特性方面第一区域1904a可以与第二区域1904b不同(见图5a和图5b)。

根据多个不同的实施方案，结构化的表面104的第一区域1904a和结构化的表面104的第二区域1904b在选自以下结构特征中的至少一种结构特征方面可以不同：粗糙度(均方根)、展开的界面面积比、结构类型、空间平均结构高度、空间平均结构宽度；光学改性层1912。

可以提供第一区域1904a和第二区域1904b以例如根据预定图案或调制来调整半导体区域102的结构化的表面104的吸收。换言之，对半导体区域102进行结构化可以包括调节半导体区域102的空间分布的反射率。这可以使得能够例如，经由半导体区域102的结构化的表面104调节到半导体区域102的空间解析(resolved)的能量传输。

图20a以示意性截面图(例如以示意性截面图2106，见图21)或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件2000a，例如半导体电路元件1702a、1702b、1702c，例如功率半导体电路元件1702。

半导体器件2000a可以包括形成在第二侧102b上的掺杂剂层108l。掺杂剂层108l(换言之，活化的掺杂剂)可以包括第一掺杂类型或由其形成。掺杂剂层108l可以包括集电极区域(以集电极区域形式的掺杂区域)或者由其形成。

半导体器件2000a还可以包括以集电极接触焊盘1706(例如漏极接触焊盘)形式的第一接触焊盘1706。第一接触焊盘1706可以电接触掺杂剂层108l。第一接触焊盘1706可以包括金属化层或由其形成。第一接触焊盘1706可以覆盖多于掺杂剂层108l的一半，基本覆盖掺杂剂层108l(例如多于掺杂剂层108l的80％)。第一接触焊盘1706可以包括不透明层或者由其形成。

另外，半导体器件2000a可以包括第一掺杂区域2006。第一掺杂区域2006可以包括基极区域或者由其形成。第一掺杂区域2006可以包括例如与掺杂剂层108l(换言之，掺杂剂层108l的掺杂剂)的掺杂类型相同的掺杂类型(例如，第一掺杂类型)的掺杂剂。半导体器件2000a还可以包括电接触第一掺杂区域2006的第二接触焊盘1708a。第二接触焊盘1708a可以包括发射极接触焊盘1708a(例如源极接触焊盘1708a)或由其形成。第二接触焊盘1708a可以包括金属化层或者由其形成。

另外，半导体器件2000a可以包括在第一掺杂区域2006与掺杂剂层108l之间的第二掺杂区域2004。第二掺杂区域2004可以包括漂移区域或者由其形成。第二掺杂区域2004可以包括例如与掺杂剂层108l的掺杂类型不同掺杂类型(第二掺杂类型)的掺杂剂。第二掺杂区域2004可以包括外延形成层。

半导体器件2000a还可以包括另一第二接触焊盘1708b。另一第二接触焊盘1708b可以包括栅极接触焊盘1708b或由其形成。另一第二接触焊盘1708b可以形成为例如通过形成在另一第二接触焊盘1708b与第二掺杂区域2004之间的电绝缘层而电绝缘于第二掺杂区域2004。所述另一第二接触焊盘1708b可以包括金属化层或由金属化层形成。

另外，半导体器件2000a可以包括第三掺杂区域2008。第三掺杂区域2008可以包括发射极区域或者由其形成。第三掺杂区域2008可以包括例如与掺杂剂层108l的掺杂类型不同掺杂类型(例如第二掺杂类型)的掺杂剂。第三掺杂区域2008的掺杂剂浓度可以大于第二掺杂区域2004。

任选地，半导体器件2000a可以包括在第二掺杂区域2004与掺杂剂层108l之间的第四掺杂区域2002。第四掺杂区域2002可以包括场截止区域或由其形成。第四掺杂区域2002可以包括与掺杂剂层108l的掺杂类型不同掺杂类型的掺杂剂。第四掺杂区域2002可以包括高于第二掺杂区域2004的掺杂剂浓度。

根据多个不同的实施方案，第一掺杂类型可以是n-掺杂类型，第二掺杂类型可以是p-掺杂类型。可替选地，第一掺杂类型可以是p-掺杂类型，第二掺杂类型可以是n-掺杂类型。

任选地，掺杂剂层108l可以包括具有第一掺杂类型的多个第一区段和具有第二掺杂类型的多个第二区段或者由其形成。换言之，多个第一区段可以包括与多个第二区段的掺杂类型不同的掺杂类型。多个第一区段的区段和多个第二区段的区段可以以交替的顺序布置，例如，彼此相邻。

半导体器件2000a(例如，半导体电路元件1702)可以包括晶体管结构(例如平面晶体管结构(提供垂直电流流动))或者由其形成。晶体管结构可以包括多个p-n结或者由其形成。p-n结可以通过具有不同的掺杂类型的两个掺杂区域的界面(例如第一掺杂区域2006与第二掺杂区域2004之间的界面，第一掺杂区域2006与第三掺杂区域2008之间的界面，第二掺杂区域2004与掺杂剂层108l之间的界面，掺杂剂层108l与第四掺杂区域2002(如果存在的话，在igbt中)之间的界面中至少之一)形成。

根据多个不同的实施方案，第二掺杂区域2004和第四掺杂区域2002可以包括相同的掺杂类型。如上所述，掺杂剂层108l可以在掺杂类型上不同于第二掺杂区域2004和第四掺杂区域2002。在这种情况下，掺杂剂层108l可以提供背侧发射极区域(例如，用于igbt)。可替选地，掺杂剂层108l可以具有与第二掺杂区域2004和第四掺杂区域2002相同的掺杂类型。在这种情况下，掺杂剂层108l可以提供接触增强区域(例如，用于垂直金属氧化物半导体场效应晶体管)。

根据多个不同的实施方案，半导体器件2000a(例如，半导体电路元件1702)可以包括绝缘栅双极型晶体管或者由其形成。

图20b以示意性截面图(例如以示意性截面图2106，见图21)或侧视图的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件2000b，例如半导体电路元件1702a、1702b、1702c，例如功率半导体电路元件1702。

半导体器件2000b可以包括形成在第二侧102b上的掺杂剂层108l。掺杂剂层108l(换言之，活化的掺杂剂)可以包括第一掺杂类型或由其形成。

半导体器件2000b还可以包括电接触掺杂剂层108l的第一接触焊盘1706。第一接触焊盘1706可以包括电极接触焊盘或由其形成。第一接触焊盘1706可以包括金属化层或由其形成。第一接触焊盘1706可以基本覆盖掺杂剂层108l。第一掺杂区域2006的延伸(例如，沿着从第一侧102t指向第二侧102b的方向，换言之垂直方向)可以小于第二掺杂区域2004的延伸(例如，沿着从第一侧102t指向第二侧102b的方向)。示例性地，第一掺杂区域2006可以提供薄的掺杂区域和/或第二掺杂区域2004可以提供厚的漂移区。第一掺杂区域2006可以电连接和/或物理连接第二接触焊盘1708。

另外，半导体器件2000b可以包括第一掺杂区域2006。第一掺杂区域2006可以包括第一结区域或由其形成。第一掺杂区域2006可以包括具有与掺杂剂层108l(换言之，掺杂剂层108l的掺杂剂)的掺杂类型不同掺杂类型(例如第二掺杂类型)的掺杂剂。半导体器件2000b还可以包括电接触第一掺杂区域2006的第二接触焊盘1708。第二接触焊盘1708可以包括电极接触焊盘或由其形成。第二接触焊盘1708a可以包括金属化层或由其形成。另外，半导体器件2000b可以包括形成在第一掺杂区域2006与掺杂剂层108l之间的第二掺杂区域2004。第二掺杂区域2004可以包括第二结区域或者由其形成。第二掺杂区域2004可以包括与掺杂剂层108l的掺杂类型相同掺杂类型(例如第一掺杂类型)的掺杂剂。

任选地，半导体器件2000b可以包括在第二掺杂区域2004与掺杂剂层108l之间的第三掺杂区域2002。第三掺杂区域2002可以包括场截止区域或者可以由其形成。第三掺杂区域2002可以包括例如与掺杂剂层108l的掺杂类型相同掺杂类型的掺杂剂。第三掺杂区域2002可以包括高于第二掺杂区域2004的掺杂剂浓度。

半导体器件2000b，例如半导体电路元件1702，例如功率半导体电路元件可以包括二极管结构(例如平面二极管结构(提供垂直电流流动))或由其形成。二极管结构可以包括p-n结或者由其形成，例如由具有不同的掺杂类型的两个掺杂区域的界面(例如在第一掺杂区域2006与第二掺杂区域2004之间的界面)形成。

任选地，掺杂剂层108l可以包括具有第一掺杂类型的多个第一区段和具有第二掺杂类型的多个第二区段或者由其形成。所述多个第一区段的区段和所述多个第二区段的区段可以以交替的顺序布置。在这种情况下，掺杂剂层108l可以是反向二极管结构的一部分。

图21以示意性顶视图(示出半导体器件2100的顶侧)的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件2100。

该器件可以包括第一接触端子2708a和第二接触端子2708b。第二接触端子2708a可以覆盖半导体器件2100的有源区，在有源区中可以布置多个半导体电路元件2106(例如晶体管结构或二极管结构)，如在详细(放大的)顶视图2104中可见的。

第一接触端子2708a(例如，源极接触端子2708a)可以电连接至多个半导体电路元件2106中的每个半导体电路元件的第二接触焊盘1708a(例如，源极接触焊盘1708a)。第二接触端子2708b(例如，栅极接触端子2708b)可以电连接至多个半导体电路元件2106中的每个半导体电路元件的另外的第二接触焊盘1708b(例如，栅极接触焊盘1708b)。因此，多个半导体电路元件2106可以并联连接。

多个半导体电路元件2106中的每个半导体电路元件可以具有条形单元(stripecell)或四方单元(quadraticcell)的形状，任选地包括用于栅极端子的沟槽结构(见图23b)，如以下详细描述的。例如，多个半导体电路元件2106中的每个半导体电路元件可以包括绝缘栅双极型晶体管(igbt)(例如场截止igbt(包括场截止区域))或者由其形成。

该器件可以包括边缘终端结构2102，其可以电绝缘于第二接触端子2708b。边缘终端结构2102可以与第一接触端子2708a电连接。

图22以示意性截面图的形式示出了与半导体器件2000a类似的在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件2200，例如以示意性截面图2106v(见图21)的形式，示出在半导体区域102上方的电场分布2202。所述至少一个第一接触焊盘1706可以电连接至第三接触端子2710(例如，集电极端子2710)。

半导体器件2200可以包括穿透结构或由其形成。

另一第二接触焊盘1708b可以形成为例如通过形成在所述另一第二接触焊盘1708b与第二掺杂区域2004之间的电绝缘层2208以及形成在所述另一第二接触焊盘1708b与第二接触焊盘1708a之间的电绝缘层2208而电绝缘于第二掺杂区域2004。

图23a和图23b分别以示意性截面图(例如，示意性截面图2106v(见图21))的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件2300a。

半导体器件2300a可以包括非穿通结构或由其形成。半导体器件2300b可以包括沟槽-场截止结构或者由其形成。

第二掺杂区域2004可以是具有第二掺杂类型(例如，n-型掺杂类型)的衬底(例如，半导体衬底)的一部分。掺杂剂层108l可以例如通过掺杂剂注入形成在衬底中。掺杂剂层108l可以提供以下中的至少之一：半导体器件2300a、2300b的更好的可调节性、较低的开关损耗、较高的开关稳健性和直流功能。例如，掺杂剂层108l的掺杂浓度可以限定半导体器件2300a、2300b的导电模式下的电压降。掺杂剂层108l可以提供背侧发射极。

根据多个不同的实施方案，半导体器件2300b可以包括沟槽结构2308，其中另一第二接触焊盘1708b(例如，栅极接触焊盘1708b)可以延伸。换言之，另一第二接触焊盘1708b可以延伸至第二掺杂区域2004，例如在第一掺杂区域2006与第二掺杂区域2004之间。

第四掺杂区域2002可以例如通过掺杂剂注入形成在衬底中。第四掺杂区域2002可以形成在掺杂剂层108l与第二掺杂区域2004之间。第四掺杂区域2002可以使得能够减小第二掺杂区域2004(例如，包括基础(base)区域或由其形成)的厚度而不降低半导体器件2300b的稳健性。根据多个不同的实施方案，半导体器件2300b的稳健性可以与半导体器件2300a相较。另外，第四掺杂区域2002可以降低集电极-发射极饱和电压(vcesat)。

第一掺杂区域2006可以包括具有第一掺杂类型(例如p-掺杂类型)的高掺杂的半导体区域或由其形成。掺杂剂层108l可以包括具有第一掺杂类型的高掺杂的半导体区域或由其形成。第二掺杂区域2004可以包括具有第二掺杂类型的低掺杂半导体区域或由其形成。第三掺杂区域2008和第四掺杂区域2002分别可以包括具有第二掺杂类型的高掺杂的半导体区域或由其形成。低掺杂区域可以包括与高掺杂区域相比更低的掺杂浓度。

图24a、图24b和图24c分别以示意性截面图(例如示意性截面图2106v(见图21))的形式示出了在根据多个不同的实施方案的方法中根据多个不同的实施方案的半导体器件。

图24a示出了具有二极管结构的例如与半导体器件2000b相似的半导体器件2400a。第二接触焊盘1708(例如，阳极接触焊盘1708)可以电连接至第一接触端子2708(例如，阳极接触端子2708)。第一掺杂区域2006可以包括具有第一掺杂类型的高掺杂的半导体区域或由其形成。掺杂剂层108l可以包括具有第二掺杂类型的高掺杂的半导体区域或者由其形成。第二掺杂区域2004可以包括具有第二掺杂类型的低掺杂的半导体区域或由其形成。

图24b示出了具有晶体管结构的半导体器件2400b，例如与半导体器件2300b类似的半导体器件2400b。第一掺杂区域2006可以包括具有第一掺杂类型的第一高掺杂的半导体区域2006a和具有第一掺杂类型的第二高掺杂的半导体区域2006b或者由其形成，其中第一高掺杂的半导体区域2006a的掺杂剂浓度可以高于第二高掺杂的半导体区域2006b。掺杂剂层108l可以包括具有第一掺杂类型的高掺杂的半导体区域或由其形成。第二掺杂区域2004可以包括具有第二掺杂类型的低掺杂的半导体区域或由其形成。第三掺杂区域2008和第四掺杂区域2002分别可以包括具有第二掺杂类型的高掺杂的半导体区域或由其形成。

图24c示出了具有晶体管结构(例如，反向晶体管结构)的半导体器件2400c，例如与半导体器件2300b类似的半导体器件2400c，其中，掺杂剂层108l包括布置在两个第二区段2404(例如，多个第二区段中的两个第二区段2404)之间的至少一个第一区段2402(例如多个第一区段2402中的至少一个第一区段2402)。第一区段2402(例如，多个第一区段)可以包括具有第二掺杂类型(例如，不同于第二掺杂区域2004的掺杂类型)的高掺杂的半导体区域或由其形成。所述两个第二区段2404(例如，多个第二区段中的)可以包括具有第一掺杂类型(例如等于第二掺杂区域2004的掺杂类型)的高掺杂的半导体区域或由其形成。多个第一区段中的区段和多个第二区段中的区段可以以交替顺序布置，例如彼此相邻。

另外，以下将描述优选的实施方案。

根据多个不同的实施方案，一种方法可以包括：对半导体区域进行结构化以形成半导体区域的结构化的表面，从而降低半导体区域的反射率；在半导体区域中(例如，通过结构化的表面)布置掺杂剂；以及通过用电磁辐射至少部分辐照结构化的表面，从而至少部分地对半导体区域进行加热从而至少部分地活化掺杂剂。

根据多个不同的实施方案，一种方法可以包括：对半导体区域进行结构化以形成半导体区域的结构化的表面，从而降低半导体区域的反射率；在半导体区域中布置掺杂剂；以及通过用具有至少一个离散波长的电磁辐射至少部分辐照结构化的表面，从而至少部分地对半导体区域进行加热从而至少部分地活化掺杂剂。

根据多个不同的实施方案，一种方法可以包括：对半导体区域进行结构化以形成半导体区域的结构化的表面，从而降低半导体区域的反射率；在半导体区域中布置掺杂剂；以及通过用激光辐射至少部分辐照结构化的表面，从而至少部分地对半导体区域进行加热从而至少部分地活化掺杂剂。

根据多个不同的实施方案，一种方法可以包括：对半导体区域进行结构化以形成半导体区域的结构化的表面，从而降低半导体区域的反射率；在半导体区域中布置掺杂剂；以及通过用脉冲电磁辐射(例如具有至少一个离散波长)至少部分辐照结构化的表面，从而至少部分地对半导体区域进行加热从而至少部分地活化掺杂剂。

根据多个不同的实施方案，一种方法可以包括：对半导体区域进行结构化以形成半导体区域的结构化的表面，从而降低半导体区域的反射率；在半导体区域中布置掺杂剂；以及通过用电磁辐射(例如具有至少一个离散波长)至少部分辐照结构化的表面，从而以非热平衡加热过程至少部分地对半导体区域进行加热从而至少部分地活化掺杂剂。

根据多个不同的实施方案，一种方法可以包括：对半导体区域进行结构化以形成半导体区域的结构化的表面，从而降低半导体区域的反射率；在半导体区域中布置掺杂剂；以及通过用非热形成的(non-thermallyformed)(非热生成的，non-thermallygenerated)电磁辐射至少部分辐照结构化的表面，从而至少部分地对半导体区域进行加热从而至少部分地活化掺杂剂。

根据多个不同的实施方案，基本上仅半导体区域的结构化的表面或半导体区域的一侧(例如在半导体区域的结构化的表面所布置的一侧)中的至少之一可以被加热至例如至少掺杂剂活化温度。例如，可以在半导体区域中形成温度梯度。温度梯度可以指向结构化的表面。

根据多个不同的实施方案，一种方法可以包括：对半导体区域进行结构化以形成半导体区域的结构化的表面，从而降低半导体区域的反射率；在半导体区域中布置掺杂剂；以及通过用电磁辐射(例如具有至少一个离散波长)至少部分辐照结构化的表面，从而至少部分地基本上仅对结构化的表面(或者基本上仅对结构化的表面的相应侧)进行加热(例如加热至掺杂剂活化温度)从而至少部分地活化掺杂剂。

根据多个不同的实施方案，掺杂剂活化温度可以大于约400℃，例如至少约600℃，例如至少约800℃，例如至少约900℃。

根据多个不同的实施方案，通过对半导体区域的结构化的表面进行辐照可以形成至少200k/μm的温度梯度。温度梯度可以指向结构化的表面。

根据多个不同的实施方案，电磁辐射可以包括脉冲辐射、偏振辐射、至少一个离散波长和相干辐射中至少之一或由其形成。

根据多个不同的实施方案，对半导体区域进行加热可以包括非热平衡(thermalnon-equilibrium)加热过程或者可以通过非热平衡加热过程实现。非热平衡加热过程可以包括在半导体区域中形成温度梯度。

根据多个不同的实施方案，基本上仅半导体区域的结构化的表面可以被加热(例如至少在加热深度内)。例如，半导体区域可以仅经由结构化的表面被加热。换言之，半导体区域可以基本上仅通过结构化的表面被加热。又换言之，用于加热的能量可以基本上仅通过结构化的表面进入半导体区域。

根据多个不同的实施方案，该方法还可以包括在与掺杂剂相反的一侧的在半导体区域之中或之上这两者中的至少之一处形成掺杂区域(例如，掺杂的半导体区域)，其中所述掺杂区域包括与掺杂剂的掺杂类型不同的掺杂类型以形成包括掺杂剂和掺杂区域的功率半导体电路元件。

根据多个不同的实施方案，掺杂区域可以包括漂移区域、发射极区域、结区域中至少之一或者由其形成。

根据多个不同的实施方案，掺杂区域可以是二极管结构(例如垂直二极管结构)的一部分。

根据多个不同的实施方案，掺杂区域可以是晶体管结构(例如，垂直晶体管结构)的一部分。

根据多个不同的实施方案，该方法还可以包括在活化掺杂剂之后在结构化的表面上方形成不透明层。

根据多个不同的实施方案，不透明层可以是导电的。

根据多个不同的实施方案，不透明层可以包括金属或者由其形成。

根据多个不同的实施方案，不透明层可以覆盖多于一半的结构化的表面。

根据多个不同的实施方案，对半导体区域进行结构化可以包括使半导体区域粗糙化或者由其形成。

根据多个不同的实施方案，对半导体区域进行结构化，使得结构化的表面的第一区域的第一反射特性不同于结构化的表面的第二区域的第二反射特性(例如，对于某一波长或者波长范围)。

根据多个不同的实施方案，对半导体区域进行结构化可以包括以下至少之一或者由其形成：化学加工、电化学加工或机械加工。换言之，对半导体区域进行结构化可以包括以下加工类型中至少一种加工类型或者由其形成：化学加工、电化学加工或机械加工。

根据多个不同的实施方案，对半导体区域进行结构化可以包括以下至少之一或者由其形成：对半导体区域进行蚀刻，对半导体区域进行砂磨，对半导体区域进行研磨，对半导体区域进行锯切，对半导体区域进行喷砂处理或半导体区域进行碾磨。

根据多个不同的实施方案，对半导体区域进行结构化可以包括以下至少之一或者由其形成：电化学蚀刻、染色蚀刻、金属辅助化学蚀刻、反应性离子蚀刻或深反应性离子蚀刻(黑硅)。

根据多个不同的实施方案，结构化的表面可以包括以下至少之一或者由其形成：小面化结构(facettedstructure)、棱锥结构、沟槽结构、针状结构、孔洞结构或多孔结构。根据多个不同的实施方案，结构化的表面可以包括以下至少之一或者由其形成：多个面、多个棱锥、多个沟槽、多个针状物、多个孔洞或多个孔。

根据多个不同的实施方案，对半导体区域进行结构化包括通过各向异性蚀刻半导体区域形成无规棱锥。

根据多个不同的实施方案，结构化的表面可以包括多个锥形突起或由其形成。

根据多个不同的实施方案，多个锥形的突起中的每个锥形的突起是小面化的。

根据多个不同的实施方案，多个锥形的突起中的每个锥形的突起可以包括相对于结构化的表面的宏观表面的法线倾斜的至少一个侧壁或者由其形成。

根据多个不同的实施方案，结构化的表面可以包括多个锥形的凹陷或者由其形成。

根据多个不同的实施方案，多个锥形的凹陷中的每个锥形的凹陷是小面化的。

根据多个不同的实施方案，多个锥形的凹陷中的每个锥形的凹陷可以包括相对于结构化的表面的宏观表面的法线倾斜的至少一个侧壁或者由其形成。

根据多个不同的实施方案，对半导体区域进行结构化可以包括利用用于调节结构化的表面的反射率的空间分布的掩模。

根据多个不同的实施方案，结构化的表面在活化掺杂剂期间加热至小于结构化的表面的蒸发温度的温度。

根据多个不同的实施方案，电磁辐射可以包括从紫外辐射到红外辐射的范围内的辐射或者由其形成。换言之，电磁辐射还可以包括紫外辐射、可见辐射或红外辐射中至少之一。例如，电磁辐射可以包括紫外辐射或由紫外辐射形成。可替选地或另外地，电磁辐射可以包括红外辐射或由其形成。可替选地或另外地，电磁辐射可以包括可见光辐射和/或离散光谱(具有一个或更多个离散波长的辐射)或由其形成。

根据多个不同的实施方案，布置掺杂剂可以包括以下至少之一或由其形成：将离子注入到半导体区域中(例如通过用离子对半导体区域进行辐照)，该离子包括掺杂剂(也被称为掺杂离子)或者由其形成；在半导体区域上方形成包括掺杂剂的层；以及使半导体区域暴露于包括掺杂剂的气体中。换言之，布置掺杂剂可以包括将掺杂剂注入到半导体区域中以在半导体区域中形成包括掺杂剂的层。

根据多个不同的实施方案，活化掺杂剂可以包括增加半导体区域(例如至少半导体区域的结构化的表面)的电导率或者由其形成。

根据多个不同的实施方案，活化掺杂剂可以包括将掺杂剂至少部分地结合到半导体区域的晶格结构中或者由其形成。

根据多个不同的实施方案，活化掺杂剂可以包括使半导体区域(例如半导体区域的至少布置有掺杂剂的一部分)至少部分地再结晶或者由其形成。

根据多个不同的实施方案，在活化掺杂剂期间，半导体区域至少部分地被加热至小于半导体区域的熔融温度的温度。

根据多个不同的实施方案，在活化掺杂剂期间，半导体区域至少部分地被加热至半导体区域的熔融温度的至少约70％的温度，例如半导体区域的熔融温度的至少约80％的温度，例如半导体区域的熔融温度的至少约90％的温度。可替选地或另外地，在活化掺杂剂期间，半导体区域至少部分地被加热至小于半导体区域的熔融温度的温度。

根据多个不同的实施方案，在活化掺杂剂期间，半导体区域至少部分地被加热至至少约900℃(多于900℃)的温度，例如至少约1000℃的温度，例如至少约1100℃的温度，例如至少约1200℃的温度，例如至少约1500℃的温度，例如至少约2000℃的温度。

根据多个不同的实施方案，在活化掺杂剂期间，半导体区域至少部分地被加热至大于半导体区域的熔融温度的温度，例如大于半导体区域的熔融温度的110％，例如大于半导体区域的熔融温度的120％，例如大于半导体区域的熔融温度的140％，例如大于半导体区域的熔融温度的160％。

根据多个不同的实施方案，在活化掺杂剂期间，厚度大于约0.4μm的结构化的表面的表面层被加热至例如所述温度。

根据多个不同的实施方案，在对半导体区域进行结构化(换言之，使半导体区域粗糙化)期间，半导体区域的粗糙度增加；并且在活化掺杂剂(换言之，使半导体区域平坦化)期间，半导体区域的粗糙度降低。

根据多个不同的实施方案，在活化掺杂剂期间，结构化的表面平坦化(换言之，粗糙度降低)。

根据多个不同的实施方案，对结构化的表面进行辐照可以包括利用如激光源的光学谐振器。换言之，电磁辐射可以包括激光或者由激光形成。

根据多个不同的实施方案，对结构化的表面进行辐照可以包括用电磁辐射对结构化的表面进行扫描。

根据多个不同的实施方案，电磁辐射可以包括在从约500nm至600nm范围内的波长或者由其形成。

根据多个不同的实施方案，电磁辐射可以包括在从约350nm至500nm范围内的波长或者由其形成。

根据多个不同的实施方案，电磁辐射可以包括在从约250nm至350nm范围内的波长或者由其形成。

根据多个不同的实施方案，电磁辐射可以包括脉冲电磁辐射或者由其形成。

根据多个不同的实施方案，对结构化的表面进行辐照可以包括激光热退火或由其形成。

根据多个不同的实施方案，该方法还包括在活化掺杂剂之后在半导体区域上方形成金属化层。

根据多个不同的实施方案，该方法还包括形成电接触至结构化的表面的至少一个晶体管。该晶体管可以形成在半导体区域中或半导体上的至少之一。

根据多个不同的实施方案，该方法还包括例如在结构化的表面上方形成电接触至结构化的表面的至少一个栅极接触焊盘。

根据多个不同的实施方案，该方法还包括形成彼此并联电连接并且电接触至结构化的表面的多个半导体电路元件。

根据多个不同的实施方案，半导体区域可以包括单晶半导体材料或由其形成。

根据多个不同的实施方案，半导体区域可以包括多晶半导体材料或由其形成。

根据多个不同的实施方案，对半导体区域进行结构化可以包括对半导体进行减薄。换言之，在对半导体区域进行结构化期间使半导体区域变薄。

根据多个不同的实施方案，活化掺杂剂可以包括在半导体区域内形成经掺杂的表面层。换言之，在活化掺杂剂期间，可以在半导体区域内形成经掺杂的表面层。

根据多个不同的实施方案，经掺杂的表面层可以包括掺杂剂和半导体区域的材料。

根据多个不同的实施方案，经掺杂的表面层可以包括在半导体区域的材料中被活化的掺杂剂。

根据多个不同的实施方案，经掺杂的表面层可以相邻于结构化的表面。

根据多个不同的实施方案，经掺杂的表面层可以包括结构化的表面。

根据多个不同的实施方案，结构化的表面和对结构化的表面的辐照被配置成在结构化的表面处或者在结构化的表面中至少之一处提供电磁辐射的多重反射。

根据多个不同的实施方案，结构化的表面被配置成提供对入射在结构化的表面上的电磁辐射的多重反射。

根据多个不同的实施方案，该方法还包括在活化掺杂剂之前在半导体区域的结构化的表面上方形成减反射涂层。

根据多个不同的实施方案，对于在从约250nm至约350nm范围内并且沿着结构化的表面的宏观表面法线方向(adirectionofamacroscopicsurfacenormalofthestructuredsurface)入射的电磁辐射，结构化的表面的反射率(反射系数)小于约0.5。例如，反射率可以小于约0.45，例如小于约0.4，例如小于约0.3。

根据多个不同的实施方案，对于在从约500nm至约600nm范围内并且沿着结构化的表面的宏观表面法线方向入射的电磁辐射，结构化的表面的反射率(反射系数)为小于约0.5。例如，反射率可以小于约0.45，例如小于约0.4，例如小于约0.3。

根据多个不同的实施方案，一种方法可以包括：对半导体区域进行结构化以在半导体区域的第一侧处形成半导体区域的结构化的表面；在半导体区域的第一侧的半导体区域之中或之上这两者中的至少之一处布置掺杂剂；通过用电磁辐射(例如具有至少一个离散波长)至少部分辐照结构化的表面，从而加热半导体区域的在半导体区域的第一侧处的至少一部分从而至少部分地活化掺杂剂，以及在半导体区域的与第一侧相对的第二侧的半导体区域之中或之上这两者中的至少之一处形成掺杂区域，其中掺杂区域包括与掺杂剂不同的掺杂类型以形成包括掺杂剂和掺杂区域的功率半导体电路元件。

根据多个不同的实施方案，功率半导体电路元件可以包括至少一个晶体管结构或由其形成。

根据多个不同的实施方案，功率半导体电路元件可以包括垂直结构或由其形成。

根据多个不同的实施方案，功率半导体电路元件可以包括至少一个栅极接触焊盘(换言之，一个栅极接触焊盘或更多个栅极接触焊盘)。

根据多个不同的实施方案，功率半导体电路元件可以包括彼此并联连接的多个半导体电路元件或由其形成。

根据多个不同的实施方案，对半导体区域进行结构化可以包括对半导体区域进行减薄。

根据多个不同的实施方案，一种半导体器件可以包括：半导体区域，其包括结构化的表面和活化的掺杂剂，其中所述活化的掺杂剂布置为与所述结构化的表面相邻；其中所述结构化的表面包括多个圆化突起或多个圆化凹陷中至少之一或者由其形成。