技术总结
一种低压VDMOS器件，包括N型衬底、外延层、P体区、N+源区、源极金属、栅氧化层和多晶硅层；N型衬底位于器件最底部，N型衬底设置有连接漏极的接口；外延层为“凹”型，且其设于N型衬底的上部，外延层的厚度为3.5μm，外延层的电阻率为0.1437Ω·cm；P体区设置于外延层的凹部的上表面；N+源区设于P体区的上部；源极金属位于N+源区的上部，源极金属设有连接源极的接口；多晶硅层设置于外延层凸部的上表面，多晶硅层设有连接栅极的接口；栅氧化层设于多晶硅层的下端。本实用新型通过降低外延层的电阻率、外延层厚度、减小元胞尺寸等方法，从而达到减少工艺步骤和生产成本，同时满足设计要求。
技术研发人员：张国光;王自鑫;郭建平;邱晓辉;张顺;姚剑锋;严向阳
受保护的技术使用者：佛山市蓝箭电子股份有限公司
文档号码：201621187877
技术研发日：2016.10.28
技术公布日：2017.06.09